JP6938118B2 - 表面実装形薄膜抵抗ネットワーク - Google Patents

表面実装形薄膜抵抗ネットワーク Download PDF

Info

Publication number
JP6938118B2
JP6938118B2 JP2016126651A JP2016126651A JP6938118B2 JP 6938118 B2 JP6938118 B2 JP 6938118B2 JP 2016126651 A JP2016126651 A JP 2016126651A JP 2016126651 A JP2016126651 A JP 2016126651A JP 6938118 B2 JP6938118 B2 JP 6938118B2
Authority
JP
Japan
Prior art keywords
lead
island
thin film
chip
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016126651A
Other languages
English (en)
Other versions
JP2018006376A (ja
Inventor
敏志 鐘ヶ江
敏志 鐘ヶ江
小口　友規
友規 小口
昇 柏木
昇 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2016126651A priority Critical patent/JP6938118B2/ja
Priority to CN201780037034.XA priority patent/CN109314091B/zh
Priority to US16/311,858 priority patent/US20190198203A1/en
Priority to PCT/JP2017/020591 priority patent/WO2018003402A1/ja
Priority to DE112017003204.0T priority patent/DE112017003204T5/de
Publication of JP2018006376A publication Critical patent/JP2018006376A/ja
Application granted granted Critical
Publication of JP6938118B2 publication Critical patent/JP6938118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034—Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、電子部品に係り、特に金属皮膜からなる薄膜抵抗集積アレイを形成したチップを、モールド樹脂で封止した表面実装形薄膜抵抗ネットワークに関する。
特許文献１には、アイランドと、該アイランドを外枠部に連結する吊りリードと、該外枠部に連結した複数のリード端子を備えたリードフレームのアイランドに、チップを固定し、チップとリード端子をワイヤボンドで接続し、モールド樹脂で封止し、リードフレームの外枠部等を切断して形成した、モールド樹脂封止の半導体装置が記載されている。
このような半導体装置においては、アイランドを外枠部に連結する吊りリードは、モールド樹脂で封止した後で、モールド樹脂の端面に沿って切断される。
特開２０１２−６０１０５号公報
上記の表面実装形（ガルウィングタイプ）の半導体装置のチップ上に金属皮膜からなる薄膜抵抗集積アレイを形成し、高電圧印加試験を行うと、モールド樹脂の表面で微小放電が繰り返されることにより、モールド樹脂の表面に導電性の経路（炭化導電路）が形成され、絶縁破壊に至るトラッキング現象が発生してしまうことが懸念される。
本発明は、上述の事情に基づいてなされたもので、高電圧印加試験において、広い電圧範囲でトラッキング現象が発生しないようにした表面実装形薄膜抵抗ネットワークを提供することを目的とする。
本発明の表面実装形薄膜抵抗ネットワークは、薄膜抵抗集積アレイを形成したチップと、該チップを固定したアイランドと、該アイランド周辺を囲み外方に伸びる複数のリード端子と、前記チップに形成した抵抗の電極と前記リード端子を接続したワイヤと、該ワイヤを含む部分を封止したモールド樹脂と、を備え、前記アイランドから延伸する吊りリードは二股に分かれており、前記モールド樹脂で封止したパッケージ端面において、前記二股に分かれている部分が切断されていて、前記パッケージ端面から露出した前記吊りリードの切断部に電気的絶縁が施されており、前記切断部は、前記パッケージ端面の中央よりも外側に位置していることを特徴とする。
高電圧印加試験においては、モールド樹脂の表面に導電性の経路（炭化導電路）が形成され、絶縁破壊に至るトラッキング現象が生じると考えられる。本発明によれば、高電圧印加試験において、高電圧が印加される対角のピンの近くに配置された吊り端子の切断部に電気的絶縁が施されているので、トラッキング現象が生じないような沿面距離を確保することができる。これにより、高電圧印加試験において、広い電圧範囲でトラッキング現象の発生を抑えることができる。
本発明の一実施例の一区画分のリードフレームの平面図である。 上記リードフレームから、外枠部、タイバーの連結部等を切断して除去した段階の平面図である。 本発明の一実施例のパッケージの側面図であり、吊りリードの切断部が露出した状態を示す。 本発明の一実施例のパッケージの側面図であり、吊りリードの切断部に電気的絶縁が施された状態を示す。 本発明の一実施例のパッケージの平面図である。 本発明の一実施例のパッケージの正面図である。 高電圧印加試験結果の一例を示すグラフである。
以下、本発明の実施形態について、図１Ａ乃至図４を参照して説明する。なお、各図中、同一または相当する部材または要素には、同一の符号を付して説明する。
図１Ａは、リードフレームの一区画１１のアイランド１２にチップ１３を固定し、該アイランド周辺を囲み外方に伸びる多数のリード端子１４とチップ上の対応する抵抗の電極をワイヤ１５により接続し、モールド樹脂２０で封止した段階を示す。リードフレームは銅または銅合金の薄板からなり、多数の区画が連続的に設けられている。
チップ１３には、薄膜（金属皮膜）抵抗の集積アレイが形成されている。チップとして、半導体シリコンのチップが用いられている。この実施例では、１２個の抵抗体が形成され、それぞれの抵抗体の両端が合計２４個のリード端子１４に接続されている。なお、チップ１３は半導体チップに限らず、セラミックス等のチップでもよい。
片側１２個のリード端子１４はタイバー１６により交差して連結され、且つ外枠部１７に連結されている。チップ１３を搭載するアイランド１２は吊りリード１８を介して外枠部１７に連結されている。そして、図中の破線で囲まれた部分がモールド樹脂２０で封止した部分である。この部分には、アイランド１２、チップ１３、ワイヤ１５が完全に、リード端子１４および吊りリード１８が部分的に封止される。
図１Ｂは、リード端子を交差して連結するタイバー１６の連結部分とリード端子の外枠部１７への連結部分と吊りリード１８の外枠部１７への連結部分等の不要部を切断して除去した段階を示すものである。この段階で、モールド樹脂２０から多数のリード端子１４が突出する。そして、リード端子１４を折り曲げ加工することで、図２Ａ−２Ｂおよび図３Ａ−３Ｂに示す表面実装形の薄膜抵抗ネットワーク（電子部品）が得られる。
一例としてこの電子部品のサイズは、モールド樹脂２０の長さが約９ｍｍ、幅が約４ｍｍ、高さが約２ｍｍである。リード端子１４はピッチが０．６３５ｍｍ、端子幅が０．２５ｍｍである。なお、２４ピンタイプの他に、２０ピンタイプ、１６ピンタイプ等があり、これらも同様の形状・寸法を備えている。
吊りリード１８はモールド樹脂２０の長手方向端面２０ａで切断される。従って、吊りリード１８の切断部１８ａがモールド樹脂２０の端面２０ａに露出する（図２Ａ参照）。そして、吊りリード１８の切断部１８ａに絶縁性の樹脂または無機質の膜等からなる電気的絶縁２１が施される（図２Ｂ参照）。
ここで、無機質の膜の材質としては、窒化シリコン、酸化シリコン、アルミナなどを使うのが良く、絶縁性の樹脂の材質としては、エポキシ系樹脂、ポリイミド系樹脂などを使うのが良い。また、電気的絶縁を施す方法としては、絶縁性の樹脂の形成にあたっては、ディスペンサーによる塗布やディップによる塗布後に乾燥させて形成し、無機質の膜の形成にあたっては、熱酸化法、ＣＶＤ法、スパッタリング法などにより形成される。
すなわち、切断部１８ａは絶縁性の樹脂または無機質の膜によって覆われている。パッケージ両端もしくは片端における吊りリード１８の切断部１８ａを覆う電気的絶縁２１は、絶縁材であれば良い。これにより、放電経路の沿面距離を延ばすことができ、高電圧印加試験において、高い耐圧が得られる。
高電圧印加試験は対角のリード端子（例えばＰ１とＰ２４）間に電圧を印加し、電圧を徐々に上げていき、放電電圧を計測する（図３Ａ参照）。図４は高電圧印加試験結果の一例を示すグラフである。図中●は絶縁２１が無く、吊りリード１８の切断部１８ａが露出している場合（図２Ａ参照）を示す。図中□は絶縁２１があり、吊りリード１８の切断部１８ａが絶縁２１で覆われている場合（図２Ｂ参照）を示す。
図４は、吊りリード１８の端部１８ａを絶縁２１によって覆った場合と覆わなかった場合とを、印加電圧を上昇させていった際の放電電圧を比較したものである。放電が始まるまで印加電圧を高めていったところ、グラフから明らかなように吊りリード１８の露出部分が絶縁被覆無しでは、Ａ（ｋＶ）で放電が開始するのに対して、絶縁被覆有りでは、Ｂ（ｋＶ）から放電が発生するようになっている。
以上の試験結果から、樹脂または無機質の膜等の絶縁材によって吊りリードの切断面を覆うことにより、放電の沿面距離が延長され、同一製品（同型同サイズ）のパッケージ構成でありながら、耐電圧特性が向上したことがわかる。
すなわち、図中●の吊りリード１８の切断部１８ａが露出している場合（図２Ａ参照）には、放電経路は、端子Ｐ１→吊りリード１８→アイランド１２→吊りリード１８→端子Ｐ２４と考えられる（図１Ｂ参照）。図中□の吊りリード１８の切断部１８ａが絶縁２１で覆われている場合（図２Ｂ参照）には、放電経路は、端子Ｐ１→パッケージ上面を斜め経由→端子Ｐ１３−Ｐ２４のいずれかを経て→Ｐ２４になると考えられる（図３Ａ参照）。これにより、放電の沿面距離を確保することができるようになり、沿面距離が延びた分に応じて高電圧の印加が可能となると考えられる。
このように吊りリードの切断面１８ａを絶縁２１で覆うことによる効果は、沿面距離を延長させることばかりではなく、パッケージ内部への水分等の侵入を抑えることも可能となる。すなわち、侵入する水分やパッケージ表面の樹脂中の不純物が原因で、チップ表面での配線金属との電池反応による配線の腐食が起こることについても、防止することができる。
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。
本発明は、薄膜抵抗ネットワーク等のリードフレームに搭載したチップをモールド樹脂で封止した電子部品に好適に利用可能である。

Claims (4)

  1. 薄膜抵抗集積アレイを形成したチップと、
    該チップを固定したアイランドと、
    該アイランド周辺を囲み外方に伸びる複数のリード端子と、
    前記チップに形成した抵抗の電極と前記リード端子を接続したワイヤと、
    該ワイヤを含む部分を封止したモールド樹脂と、を備え、
    前記アイランドから延伸する吊りリードは二股に分かれており、前記モールド樹脂で封止したパッケージ端面において、前記二股に分かれている部分が切断されていて、前記パッケージ端面から露出した前記吊りリードの切断部に電気的絶縁が施されており、
    前記切断部は、前記パッケージ端面の中央よりも外側に位置していることを特徴とする表面実装形薄膜抵抗ネットワーク。
  2. 前記切断部は、絶縁性の樹脂によって覆われていることを特徴とする請求項１に記載の表面実装形薄膜抵抗ネットワーク。
  3. 前記切断部は、無機質の膜によって覆われていることを特徴とする請求項１に記載の表面実装形薄膜抵抗ネットワーク。
  4. アイランドと、該アイランド周辺を囲み外方に伸びる複数のリード端子と、該リード端子を連結する外枠部と、前記アイランドを外枠部に連結し、二股に分かれている吊りリードと、前記リード端子に交差して複数の該リード端子を連結するタイバーとを含むリードフレームを準備し、
    薄膜抵抗集積アレイを形成したチップを前記アイランドに固定し、
    前記チップの抵抗の電極と前記リード端子をワイヤにより接続し、
    該ワイヤにより接続した部分を含めてモールド樹脂で封止し、
    前記外枠部と前記タイバーの連結部とを含む前記リード端子に連結した不要部を切断し、前記吊りリードの前記二股に分かれている部分を前記モールド樹脂で封止した端面において切断し、
    前記モールド樹脂で封止した前記端面から露出し、前記端面の中央よりも外側に位置する前記吊りリードの切断部に電気的絶縁を施すことを特徴とする表面実装形薄膜抵抗ネットワークの製造方法。
JP2016126651A 2016-06-27 2016-06-27 表面実装形薄膜抵抗ネットワーク Active JP6938118B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016126651A JP6938118B2 (ja) 2016-06-27 2016-06-27 表面実装形薄膜抵抗ネットワーク
CN201780037034.XA CN109314091B (zh) 2016-06-27 2017-06-02 表面安装型薄膜电阻网络
US16/311,858 US20190198203A1 (en) 2016-06-27 2017-06-02 Surface-mountable thin film resistor network
PCT/JP2017/020591 WO2018003402A1 (ja) 2016-06-27 2017-06-02 表面実装形薄膜抵抗ネットワーク
DE112017003204.0T DE112017003204T5 (de) 2016-06-27 2017-06-02 Oberflächen-anbringbares dünnfilmwiderstandsnetzwerk

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016126651A JP6938118B2 (ja) 2016-06-27 2016-06-27 表面実装形薄膜抵抗ネットワーク

Publications (2)

Publication Number Publication Date
JP2018006376A JP2018006376A (ja) 2018-01-11
JP6938118B2 true JP6938118B2 (ja) 2021-09-22

Family

ID=60787073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016126651A Active JP6938118B2 (ja) 2016-06-27 2016-06-27 表面実装形薄膜抵抗ネットワーク

Country Status (5)

Country Link
US (1) US20190198203A1 (ja)
JP (1) JP6938118B2 (ja)
CN (1) CN109314091B (ja)
DE (1) DE112017003204T5 (ja)
WO (1) WO2018003402A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023126249A1 (de) 2022-09-28 2024-03-28 Koa Corporation Elektronisches Bauteil

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7397783B2 (ja) * 2019-11-21 2023-12-13 順▲徳▼工業股▲分▼有限公司 リードフレームストリップ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484213A (en) * 1982-02-19 1984-11-20 Solitron Devices, Inc. Binary weighted resistor and package
JPS5963736A (ja) * 1982-10-04 1984-04-11 Matsushita Electronics Corp 樹脂封止型半導体装置の製造方法
JPS6164143A (ja) * 1984-09-05 1986-04-02 Nec Corp 樹脂封止半導体装置
JPS61208257A (ja) * 1985-03-12 1986-09-16 Matsushita Electric Ind Co Ltd 集積回路装置
JP2013153129A (ja) * 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
JP6284397B2 (ja) * 2014-03-10 2018-02-28 エイブリック株式会社 半導体装置及びその製造方法
US20170323708A1 (en) * 2016-05-03 2017-11-09 Texas Instruments Incorporated Component sheet and method of singulating

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023126249A1 (de) 2022-09-28 2024-03-28 Koa Corporation Elektronisches Bauteil

Also Published As

Publication number Publication date
CN109314091A (zh) 2019-02-05
JP2018006376A (ja) 2018-01-11
DE112017003204T5 (de) 2019-03-07
CN109314091B (zh) 2022-07-05
US20190198203A1 (en) 2019-06-27
WO2018003402A1 (ja) 2018-01-04

Similar Documents

Publication Publication Date Title
TWI658478B (zh) 電子零件及其製造方法
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
US11552006B2 (en) Coated semiconductor devices
US2989578A (en) Electrical terminals for semiconductor devices
CN111816633B (zh) 半导体装置及半导体装置的制造方法
JP6938118B2 (ja) 表面実装形薄膜抵抗ネットワーク
JP6305176B2 (ja) 半導体装置及び製造方法
US9620266B2 (en) Electrical device
US6072230A (en) Exposed leadframe for semiconductor packages and bend forming method of fabrication
JPWO2008069190A1 (ja) 静電気対策部品およびその製造方法
JP2005142189A (ja) 半導体装置
WO2017154546A1 (ja) 抵抗器
CN108604580A (zh) 半导体装置
US6498308B2 (en) Semiconductor module
JP6500299B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
WO2021149687A1 (ja) 半導体装置及びモジュール
KR102005381B1 (ko) 전자 장치
US20180166413A1 (en) Electrically conductive bond between at least two electrical components at a carrier mounted with electronic and/or electrical devices, said bond being formed by a bond wire
JP2000260601A (ja) 抵抗器およびその製造方法
US11456261B2 (en) Semiconductor package structures and methods of manufacturing the same
JPH05101975A (ja) 面実装用の磁器コンデンサ
CN114068813A (zh) 电路基板
JP2015053402A (ja) 半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード
US9699915B2 (en) Method of manufacture an electric circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210901

R150 Certificate of patent or registration of utility model

Ref document number: 6938118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250