DE112017003204T5 - Oberflächen-anbringbares dünnfilmwiderstandsnetzwerk - Google Patents

Oberflächen-anbringbares dünnfilmwiderstandsnetzwerk Download PDF

Info

Publication number
DE112017003204T5
DE112017003204T5 DE112017003204.0T DE112017003204T DE112017003204T5 DE 112017003204 T5 DE112017003204 T5 DE 112017003204T5 DE 112017003204 T DE112017003204 T DE 112017003204T DE 112017003204 T5 DE112017003204 T5 DE 112017003204T5
Authority
DE
Germany
Prior art keywords
island
thin film
chip
film resistor
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017003204.0T
Other languages
English (en)
Inventor
Satoshi Kanegae
Tomonori Oguchi
Noboru Kashiwagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Publication of DE112017003204T5 publication Critical patent/DE112017003204T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034—Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

Es ist ein Oberflächen-anbringbares Dünnfilmwiderstandsnetzwerk vorgesehen, welches einen Chip aufweist, auf welchem eine integrierte Anwendung eines Dünnfilmwiderstandnetzwerks gebildet ist, und ein Formharzgehäuse, welches den Chip einkapselt. Das Oberflächen-anbringbare Dünnfilmwiderstandsnetzwerk ist mit einem Chip (13) versehen, auf welchem eine integrierte Anwendung eines Dünnfilmwiderstands gebildet wurde; eine Insel (12), auf welcher der Chip angebracht ist; eine Vielzahl von Leiteranschlüssen (14), die sich nach außen um den Umfang der Insel herum erstrecken; Drähte (15), die Elektroden der Widerstände, welche auf dem Chip angebracht sind, mit den Leiteranschlüssen verbinden; und ein Formharzgehäuse (20), das einen Teile einkapselt, welcher die Drähte aufweist; wobei eine Aufhängungsverbindung (18), die sich von der Insel erstreckt, an einer Endoberfläche des Formharzgehäuses abgeschnitten ist, und eine elektrische Isolierung (21) an den abgeschnittenen Abschnitt der Aufhängungsverbindung aufgebracht ist wird.

Description

  • Technisches Gebiet
  • Die Erfindung bezieht sich auf elektronische Teile, insbesondere auf Oberflächen-anbringbare Dünnfilmwiderstandsnetzwerke.
  • Hintergrund
  • Die Japanische Patentoffenlegungsschrift 2012-60105 zeigt eine Halbleitervorrichtung, welche in einem geformten Harzkörper eingekapselt ist. Ein Stanzgitter weist eine Insel auf, eine Aufhängungsverbindung, die die Insel mit den äußeren Rahmen verbindet und eine Vielzahl von Leiteranschlüssen, die mit dem äußeren Rahmen verbunden ist. Ein Chip ist an der Insel fixiert und der Chip ist mit den Leiteranschlüssen durch einen Drahtanschluss verbunden. Diese sind in einem Formharzkörper eingekapselt und unnötige äußere Rahmennteile etc. sind zum Bilden der Halbleitervorrichtung, die in dem Formharzkörper eingekapselt ist, weggeschnitten.
  • Bei diesen Halbleitervorrichtungen wird die Aufhängungsverbindung, die die Insel mit dem äußeren Rahmen verbindet, an einer Gehäuseoberfläche weggeschnitten, nachdem sie in dem Formharzköper eingekapselt wurde.
  • Zusammenfassung der Erfindung
  • Technische Probleme
  • Eine integrierte Anordnung eines Dünnfilmwiderstandsnetzwerks bestehend aus einem Metallfilm ist auf einem Chip in einer Halbleitervorrichtung gebildet, welche Oberflächen-anbringbar ist, wie beispielsweise des Knickflügeltyps. Wenn ein Hochspannungsanlegetest durchgeführt wird, welcher eine hohe Spannung an die Vorrichtung anlegt, ist es möglich, dass infolge von wiederholten Mikroentladungen ein karbonisierter elektrisch leitender Pfad auf einer Oberfläche des Formharzgehäuses gebildet wird, und dann ist es möglich, dass ein Kriechwegphänomen auftritt, welches einen Isolierungs-Breakdown verursachen kann.
  • Die Erfindung wurde aufgrund der oben erwähnten Umstände gemacht. Daher ist es ein Ziel der Erfindung, ein Oberflächen-anbringbares Dünnfilmwiderstandsnetzwerk vorzusehen, dass ein Kriechwegphänomen verhindern kann, das in dem Hochspannungsanlegetest auftritt.
  • Lösung des Problems
  • Das Oberflächen-anbringbare Dünnfilmwiderstandsnetzwerk der Erfindung weist einen Chip auf, an dem eine integrierte Anordnung eines Dünnfilmwiderstands gebildet wurde; eine Insel, auf der der Chip fixiert ist; eine Vielzahl von Leiteranschlüssen, die sich nach außen um den Umfang der Insel herum erstrecken; Drähte, die Elektroden von Widerständen, die an dem Chip angebracht sind, mit den Leiteranschlüssen verbinden; und ein Formharzgehäuse, das einen Teil einkapselt, welcher die Drähte aufweist;
    wobei sich eine Aufhängungsverbindung von der Insel erstreckt, die an der Endoberfläche des Formharzgehäuses abgeschnitten ist, und wobei eine elektrische Isolierung an den abgeschnittenen Teil der Aufhängungsverbindung aufgebracht ist.
  • In einem Hochspannungsanlegetest ist es möglich, dass auf einer Oberfläche des Formharzgehäuses ein karbonisierter elektrisch leitender Pfad gebildet wird, und dann ein Kriechwegphänomen auftritt, welches einen Isolierungs-Breakdown verursachen kann. Gemäß der vorliegenden Erfindung kann dadurch, dass eine elektrische Isolierung an dem abgeschnittenen Abschnitt der Aufhängungsverbindung, die an gegenüberliegenden Seiten angeordnet ist, aufgebracht wird, eine Kriechstrecke zum Verhindern des Kriechwegphänomens an der Oberfläche des Formharzgehäuses verlängert werden. Dann kann in dem Hochspannungsanlegetest ein Erzeugen eines Kriechwegphänomens über einen breiten Spannungsbereich unterdrückt werden.
  • Figurenliste
    • [1A] 1A ist eine Draufsicht eines Abschnitts eines Stanzgitters gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
    • [1B] 1B ist eine Draufsicht bei einem Schritt, in dem Verbindungsteile des äußeren Rahmens, Verbindungsschiene, usw. von dem Stanzgitter der 1A weggeschnitten wurden.
    • [2A] 2A ist eine Seitenansicht des Gehäuses, in welchem der abgeschnittenen Abschnitt der Aufhängungsverbindung freiliegt, gemäß dem Ausführungsbeispiel der Erfindung.
    • [2B] 2B ist eine Seitenansicht des Gehäuses, in welchem die elektrische Isolierung an dem abgeschnittenen Abschnitt der Aufhängungsverbindung aufgebracht ist, gemäß dem Ausführungsbeispiel der Erfindung.
    • [3A] 3A ist eine Draufsicht auf das Gehäuse gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
    • [3B] 3B ist eine Frontansicht des Gehäuses gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
    • [4] 4 ist ein Graph, der ein Beispiel des Ergebnisses des Hochspannungsanlegetests darstellt.
  • Beschreibung der Ausführungsbeispiele
  • Ausführungsbeispiele der vorliegenden Erfindung werden unten unter Bezug auf die 1A bis 4 beschrieben. Selbe oder entsprechende Teile oder Elemente werden über die Ansichten hinweg mit denselben Bezugszeichen bezeichnet.
  • 1A zeigt einen Herstellungsschritt des Oberflächen-anbringbaren Dünnfilmwiderstandsnetzwerks. Ein Chip 13 ist an einer Insel 12 eines Abschnitts 11 eines Stanzgitters angebracht. Eine Vielzahl von Leiteranschlüssen 14 erstreckt sich nach außen um einen Umfang der Insel 12 herum. Ein Ende des Leiteranschlusses 14 ist mit einer entsprechenden Elektrode verbunden, d.h. ein Ende eines Widerstands (nicht gezeigt) durch einen Draht 15. Diese sind in einem Formharzgehäuse 20 eingekapselt. Das Stanzgitter besteht aus einer dünnen Platte aus Kupfer oder Kupferlegierung und viele der Abschnitte 11 werden kontinuierlich gebildet.
  • Eine integrierte Anordnung eines Dünnfilm-(Metallfilm-)Widerstandsnetzwerks wurde auf dem Chip 13 gebildet. Ein Halbleiter-Silizium-Chip wird für den Chip 13 verwendet. In dem Ausführungsbeispiel werden 12 Stücke von Widerstandskörpern auf dem Chip (nicht gezeigt) gebildet. Beide Enden der 12 Widerstandskörper, d.h. insgesamt 24 Enden der 12 Widerstandskörper sind mit insgesamt 24 Leiteranschlüssen 14 durch Drähte 15 verbunden. Der Chip 13 ist nicht auf einen Halbleiterchip beschränkt, sondern auch Keramikchips usw. können verwendet werden.
  • Eine Verbindungsschiene 16 auf einer Seite kreuzt und verbindet insgesamt 12 Leiteranschlüsse 14 auf einer Seite. Darüber hinaus sind insgesamt 12 Leiteranschlüsse auf einer Seite mit dem äußeren Rahmennteil 17 verbunden. Eine Insel 12, auf welcher der Chip 13 angebracht ist, ist mit dem äußeren Rahmennteil 17 über Aufhängungsverbindungen 18 verbunden. Ein Teil 20, das von gestrichelten Linien in 1A und 1B umgeben ist, ist in einem geformten Formharzgehäuse eingekapselt. Das Teil 20 kapselt die gesamte Insel 12, Chip 13 und Drähte 15 und einen Teil der Leiteranschlüsse 14 und Aufhängungsverbindungen 18 ein.
  • 1B zeigt einen Schritt, in dem unnötige Stanzgitterteile weggeschnitten wurden. Das heißt, unnötige Teile umfassen Verbindungsteile der Verbindungsschiene 17 mit Leiteranschlüssen, wo die Verbindungsschiene 17 die Leiteranschlüsse kreuzt und verbindet, und Verbindungsteile des äußeren Rahmennteils 17 mit Leiteranschlüssen und Verbindungsteilen der Aufhängungsverbindungen 18 mit dem äußeren Rahmennteil 17. In dem Schritt überragen viele der Leiteranschlüsse 14 das Formharzgehäuse 20. Danach werden die Leiteranschlüsse 14 gebogen und dann wird ein Oberflächen-anbringbares Dünnfilmwiderstandsnetzwerk (elektronische Teile) wie in FIGen.2A-2B und FIGen.3A-3B gezeigt, gebildet.
  • Als ein Beispiel haben die elektronischen Teile eine Abmessung, bei der eine Länge des Formharzgehäuses 20 ungefähr 9 mm ist, eine Breite des Gehäuses 20 ungefähr 4 mm ist und eine Höhe des Gehäuses 20 ungefähr 2 mm ist. Der Leiteranschluss 14 hat eine Abmessung, bei der ein Zwischenraum 0,635 mm ist, und eine Breite 0,25 mm ist. Statt des 24-Pintyps gibt es auch 20-Pintyp, 16-Pintyp usw. Diese haben ebenso ähnliche Struktur und Abmessungen.
  • Die Aufhängungsverbindung 18 wird an einer Endoberfläche 20a in Längsrichtung des Formharzgehäuses 20 abgeschnitten. Demgemäß, ist ein abgeschnittener Abschnitt 18a der Aufhängungsverbindung 18 an einer Endoberfläche 20a des Formharzgehäuses 20 (siehe 2A) freigelegt. Und eine elektrische Isolierung 21 bestehend aus einem isolierenden Harzfilm oder einem isolierenden inorganischen Film wird an den abgeschnittenen Abschnitt 18A der Aufhängungsverbindung 18 (siehe 2B) aufgebracht.
  • Als Material für den isolierenden inorganischen Film kann ein Siliziumnitridfilm, ein Siliziumoxidfilm oder ein Aluminiumoxidfilm usw. verwendet werden. Als das Material für den isolierenden Harzfilm kann ein Epoxidsystemharzfilm oder ein Polyimidsystemharzfilm, usw. verwendet werden. Als das Verfahren zum Anlegen einer elektrischen Isolierung, kann der isolierende Harzfilm durch Verteilen mit Spender oder durch Eintauchen in Flüssig-Phasen-Harz und Trocknen gebildet werden. Auch kann der isolierende inorganische Film durch ein thermisches Oxidationsverfahren, ein CVD-Verfahren oder ein Sputterverfahren gebildet werden.
  • Das heißt, der abgeschnittene Abschnitt 18a ist durch isolierendes Harz oder einen inorganischen Film abgedeckt. Die elektrische Isolierung 21, welche den abgeschnittenen Abschnitt 18a der Aufhängungsverbindung 18 an einer Endoberfläche oder beiden Endoberflächen des Formharzgehäuses abdeckt, kann ein isolierendes Material sein. Demgemäß kann die Kriechstrecke des Entladepfades verlängert werden und eine höhere Breakdown-Spannung kann im Hochspannungsanlegetest erhalten werden.
  • In dem Hochspannungsanlegetest wird eine Hochspannung zwischen Leiteranschlüssen angelegt, die an entgegengesetzten Seiten (zum Beispiel P1 und P24) angeordnet sind, dann wird die Spannung erhöht und die Breakdown-Spannung (siehe 3A) gemessen. 4 zeigt einen Graph, der ein Beispiel für einen Hochspannungsanlegetest zeigt. ● Zeichen (in 4) zeigt keine elektrische Isolierung 21, das heißt, der abgeschnittenen Abschnitt 18a der Aufhängungsverbindung 18 ist freigelegt (siehe 2A). □ Zeichen (in 4) zeigt die elektrische Isolierung 21 abgedeckt, d.h. der abgeschnittenen Abschnitt 18a der Aufhängungsverbindung 18 ist durch die elektrische Isolierung 21 (siehe 2B) abgedeckt.
  • 4 zeigt, dass die Entladefrequenz bei Erhöhen der angelegten Spannung durch den abgeschnittenen Abschnitt 18a, der durch die elektrische Isolierung 21 abgedeckt wird oder nicht, verglichen wird. Bei Erhöhen der angelegten Spannung im Falle von keiner elektrischen Isolierung 21 an dem abgeschnittenen Abschnitt 18a der Aufhängungsverbindung 18, beginnt die Entladung bei A kV (siehe 4). Jedoch bei Erhöhen der angelegten Spannung im Falle der elektrischen Isolierung 21, die an dem abgeschnittenen Abschnitt 18a der Aufhängungsverbindung 18 angelegt wird, beginnt die Entladung bei B kV (siehe 4).
  • Gemäß dem Ergebnis des Hochspannungsanlegetests kann durch das Isoliermaterial, wie dem isolierenden Harzfilm oder dem isolierenden inorganischen Film, usw., das den abgeschnittenen Abschnitt 18a der Aufhängungsverbindung 18 abdeckt, die Kriechstrecke des Entladepfades verlängert werden. Während des Beibehaltens derselben Gehäusestruktur, derselben Abmessung und derselben Funktion werden die Hochspannungswiderstandmerkmale verbessert.
  • Wie gezeigt (● in 4), gilt im Falle, dass der abgeschnittenen Abschnitts 18a der Aufhängungsverbindung 18 freigelegt ist (siehe 2A), der Entladepfad durch Leiteranschluss (P1) → Aufhängungsverbindung 18 → Insel 12 → Aufhängungsverbindung 18 → Leiteranschluss (P24). (siehe 1B) Wie gezeigt (□ in 4), geht im Falle, dass der abgeschnittenen Abschnitt 18a der Aufhängungsverbindung 18 durch elektrische Isolierung 21 abgedeckt ist (siehe 2B), der Entladepfad durch Leiteranschluss (P1) → diagonal über das Gehäuse 20 →­ durch irgendein von P13 - P24 → Leiteranschluss (P24). (siehe 3A) Demgemäß kann die Kriechstrecke des Entladepfades so angebracht werden, dass sie länger ist, und eine höhere Spannung kann infolge der verlängerten Kriechstrecke angelegt werden.
  • Darüber hinaus ermöglicht der Effekt durch Abdecken an der Schnittoberfläche 18a mit elektrischer Isolierung 21 nicht nur die Verlängerung der Kriechstrecke des Entladepfades, sondern auch das Unterdrücken des Eindringens von Feuchtigkeit usw. in das Gehäuse. Das heißt, dass Korrosion der Drähte verhindert werden kann, welches durch Zellreaktion mit der Feuchtigkeit oder der Unreinheit an der Oberfläche des Gehäuses und des Drahtmetalls verursacht wird.
  • Wenngleich Ausführungsbeispiele der Erfindung beschrieben wurden, ist die Erfindung nicht auf die obigen Ausführungsbeispiele beschränkt und verschiedene Änderungen und Modifikationen können innerhalb des Umfangs des technischen Konzepts der Erfindung durchgeführt werden.
  • Industrielle Anwendbarkeit
  • Die Erfindung kann angewandt werden für elektrische Teile, wie beispielsweise Dünnfilmwiderstandnetzwerke, welche in Formharzgehäusen eingekapselt sind.

Claims (4)

  1. Ein Oberflächen-anbringbares Dünnfilmwiderstandsnetzwerk, das Folgendes aufweist: einen Chip, auf welchem eine integrierte Anordnung eines Dünnfilmwiderstands gebildet wurde; eine Insel, auf der der Chip fixiert ist; eine Vielzahl von Leiteranschlüssen, die sich nach außen um den Umfang der Insel herum erstrecken; Drähte, die Elektroden von Widerständen, die an dem Chip angebracht sind, mit den Leiteranschlüssen verbinden; und ein Formharzgehäuse, das einen Teil einkapselt, welcher die Drähte aufweist; wobei eine Aufhängungsverbindung, die sich von der Insel erstreckt, an der Endoberfläche des Formharzgehäuses abgeschnitten ist, und wobei eine elektrische Isolierung an dem abgeschnittenen Teil der Aufhängungsverbindung angebracht ist.
  2. Das Dünnfilmwiderstandsnetzwerk nach Anspruch 1, wobei der abgeschnittene Abschnitt durch ein isolierendes Harz abgedeckt ist.
  3. Das Dünnfilmwiderstandsnetzwerk nach Anspruch 1, wobei der abgeschnittene Abschnitt durch einen isolierenden inorganischen Film abgedeckt ist.
  4. Ein Verfahren zum Herstellen eines Oberflächen-anbringbaren Dünnfilmwiderstandsnetzwerks, das Folgendes aufweist: Bereitstellen eines Stanzgitters mit einer Insel, einer Vielzahl von Leiteranschlüssen, die sich nach außen um den Umfang der Insel herum erstreckt, einem äußeren Rahmennteil, der die Vielzahl der Leiteranschlüsse verbindet, einer Aufhängungsverbindung, die die Insel mit dem äußeren Rahmennteil verbindet, einer Verbindungsschiene, die die Vielzahl von Leiteranschlüssen kreuzt und die Vielzahl von Leiteranschlüssen verbindet; Anbringen eines Chips, auf welchem eine integrierte Anordnung eines Dünnfilmwiderstands gebildet wurde, auf der Insel; Verbinden einer Elektrode eines Widerstands auf dem Chip mit dem Leiteranschluss durch einen Draht; Einkapseln eines Teils mit den Widerständen und den Leiteranschlüssen, die mit den Drähten verbunden sind, in einem Formharzgehäuse; Abschneiden von unnötigen Teilen der Leiteranschlüsse, welche mit dem äußeren Rahmenteil und dem Verbindungsschienen-Verbindungsteil verbunden sind, und Abschneiden der Aufhängungsverbindung an einer Endoberfläche des Formharzgehäuses, und Aufbringen einer elektrischen Isolierung an einen abgeschnittenen Abschnitt der Aufhängungsverbindung.
DE112017003204.0T 2016-06-27 2017-06-02 Oberflächen-anbringbares dünnfilmwiderstandsnetzwerk Pending DE112017003204T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-126651 2016-06-27
JP2016126651A JP6938118B2 (ja) 2016-06-27 2016-06-27 表面実装形薄膜抵抗ネットワーク
PCT/JP2017/020591 WO2018003402A1 (ja) 2016-06-27 2017-06-02 表面実装形薄膜抵抗ネットワーク

Publications (1)

Publication Number Publication Date
DE112017003204T5 true DE112017003204T5 (de) 2019-03-07

Family

ID=60787073

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017003204.0T Pending DE112017003204T5 (de) 2016-06-27 2017-06-02 Oberflächen-anbringbares dünnfilmwiderstandsnetzwerk

Country Status (5)

Country Link
US (1) US20190198203A1 (de)
JP (1) JP6938118B2 (de)
CN (1) CN109314091B (de)
DE (1) DE112017003204T5 (de)
WO (1) WO2018003402A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7397783B2 (ja) * 2019-11-21 2023-12-13 順▲徳▼工業股▲分▼有限公司 リードフレームストリップ
JP2024048418A (ja) 2022-09-28 2024-04-09 Koa株式会社 電子部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484213A (en) * 1982-02-19 1984-11-20 Solitron Devices, Inc. Binary weighted resistor and package
JPS5963736A (ja) * 1982-10-04 1984-04-11 Matsushita Electronics Corp 樹脂封止型半導体装置の製造方法
JPS6164143A (ja) * 1984-09-05 1986-04-02 Nec Corp 樹脂封止半導体装置
JPS61208257A (ja) * 1985-03-12 1986-09-16 Matsushita Electric Ind Co Ltd 集積回路装置
JP2013153129A (ja) * 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
JP6284397B2 (ja) * 2014-03-10 2018-02-28 エイブリック株式会社 半導体装置及びその製造方法
US20170323708A1 (en) * 2016-05-03 2017-11-09 Texas Instruments Incorporated Component sheet and method of singulating

Also Published As

Publication number Publication date
CN109314091A (zh) 2019-02-05
US20190198203A1 (en) 2019-06-27
JP2018006376A (ja) 2018-01-11
CN109314091B (zh) 2022-07-05
WO2018003402A1 (ja) 2018-01-04
JP6938118B2 (ja) 2021-09-22

Similar Documents

Publication Publication Date Title
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE60224131T2 (de) Leiterrahmen-Packung in Chipgrösse
DE3913221A1 (de) Halbleiteranordnung
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102015100129A1 (de) Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür
DE3212442A1 (de) Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen
DE2653833A1 (de) Halbleitervorrichtung
DE102014116379A1 (de) Verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE112006000568T5 (de) Leistungshalbleiterbaugruppe
EP1034555A1 (de) Halbleiterbauelement mit definiertem verhalten bei einem ausfall und verfahren zur herstellung eines solchen
DE102014107088A1 (de) Halbleiterpackage mit kleiner grundfläche
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE2238185A1 (de) Metalloxid-varistorkoerper mit elektronischer schaltungseinheit
DE112017003204T5 (de) Oberflächen-anbringbares dünnfilmwiderstandsnetzwerk
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE4234700B4 (de) Gehäuste Halbleiteranordnung
DE102019002210A1 (de) Halbleiterleistungsmodul zu m schutz vor einem kurzschlussereignis
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität
DE102018100078B4 (de) Halbleitervorrichtung mit einem Aussparungen definierenden Verkapselungsmaterial und Verfahren zu deren Herstellung
DE102017103476B4 (de) Gehäuseanordnung in Source-Schaltung
DE102012208246B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed