DE60224131T2 - Leiterrahmen-Packung in Chipgrösse - Google Patents
Leiterrahmen-Packung in Chipgrösse Download PDFInfo
- Publication number
- DE60224131T2 DE60224131T2 DE60224131T DE60224131T DE60224131T2 DE 60224131 T2 DE60224131 T2 DE 60224131T2 DE 60224131 T DE60224131 T DE 60224131T DE 60224131 T DE60224131 T DE 60224131T DE 60224131 T2 DE60224131 T2 DE 60224131T2
- Authority
- DE
- Germany
- Prior art keywords
- chip
- aperture
- die attach
- lead frame
- csp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0616—Random array, i.e. array with no symmetry
- H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
- H01L2224/06165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf Leiterrahmen-Packungen in Chipgröße (CSPs/Chip Scale Packages) und insbesondere auf Leiterrahmen-Packungen in Chipgröße (CSPs) mit einem verbesserten Leiterrahmen, der Gießmassen-Leiterrahmenhaftung fördert und HF-Erdungskennwerte (Hochfrequenz) verbessert.
- Die Packungen in Chipgröße (CSPs) sind Packungen, die Chip(s) inkorporieren, die gewisse dimensionale Anforderungen erfüllen, bei denen der Packungsbereich geringfügig größer als der Chip-Bereich, aber kleiner als konventionelle Chippackungen ist. Leiterrahmen-CSPs sind CSPs, die nicht die peripheren Leitungen haben, die sich typisch aus konventionellen Chippackungen erstrecken. Aufgrund dieser Struktur und dieses Designs sind die Leiterrahmen-CSPs für ihre Kostenwirksamkeit, Kompaktheit und verbesserte HF-Performance bekannt. Eine Vielfalt verschiedener Typen von Leiterrahmen-CSPs ist auf dem Markt erhältlich, wie beispielsweise Mikroleiterpackungen (MLPs), Mikroleiterrahmen (MLFs), drahtlose Packungs-Chipträger (LPCC), usw. Die (amerikanische) Normbehörde für elektronische Bauelemente und IC-Fassungen (Joint Electron Device Engineering Council/JEDEC), die ein Ausschuss ist, der Industriestandards und Packungsfassungen erstellt, hat gewisse Packungsfassungen für Leiterrahmen-CSPs definiert. In den Packungsfassungen, die als "MO-220", bekannt sind, hat der Ausschuss die Leiterrahmen-CSPs als HP-VFQFP-Ns oder HP-WFQFP-Ns klassifiziert. Weitere Informationen über derartige Packungen sind auf der Website von http:/www.iedec.org/home/about_jedec.htm, verfügbar.
- Die
1A der zugehörigen Zeichnungen ist eine Draufsicht eines konventionellen Leiterrahmen-CSP5 , wie einem konventionellen LPCC und die1B ist eine Querschnittsansicht des konventionellen Leiterrahmen-CSP entlang der Schnittlinie 1B-1B der1A . Die konventionelle Rahmenleiter-CSP5 umfasst, wie in den1A and1B gezeigt, einen Leiterrahmen10 mit einer mittigen Bondinsel oder Chipbefestigungs-Bondinsel12 , die mittig darin positioniert ist und eine Mehrheit von Drahtbondinseln14 , die peripher darin positioniert sind, mindestens einen Baustein oder Chip16 , der auf der Chipbefestigungs-Bondinsel12 angeordnet ist, eine Mehrheit von Bonddrähten18 zum elektrischen Anschließen des Chips16 an die Drahtbondinseln14 und eine Gießmasse20 (in der1B gezeigt), wie beispielsweise Kunststoff zum Einkapseln dieser Komponenten in eine Packungsstruktur. Typisch wird die Gießmasse20 um den Leiterrahmen10 gegossen, nach dem die Bonddrähte16 und die Bonddrähte18 an den Leiterrahmen10 montiert worden sind. Die Gießmasse20 verbessert die Befestigung dieser Komponenten in der Packung und verhindert elektrische Kurzschlüsse zwischen den Bonddrähten und dem/den Chip/Chips und Einführen von Feuchte, Staub oder anderen Verunreinigungssubstanzen in die Packung. - Ein bedeutendes Problem kommt aber in solchen konventionellen Leiterrahmen-CSPs auf, weil die Gießmasse häufig nicht richtig an der Oberfläche der Chipbefestigungs-Bondinsel haftet. Dieses Problem kann gewisse Lücken zwischen den Oberflächen der Gießmasse und der Chipbefestigungs-Bondinsel (auch als Schichtentrennung/Delaminierung bekannt) verursachen, was die Wahrscheinlichkeit erhöht, dass Feuchte und andere Verunreinigungssubstanzen durch solche Lücken in die Packung sickern. Dies verschlechtert den Feuchteempfindlichkeitsgrad (MSL) der Packung, was die Feuchteempfänglichkeit der Chippackung anzeigt. Die Verschlechterung des Feuchteempfindlichkeitsgrads (MSL) und das unzureichende Bonden der Gießmasse mit der Chipbefestigungs-Bondinsel verschlechtert die elektrische Performance der konventionellen Leiterrahmen-CSPs.
- Die vorliegende Erfindung besteht in einer HF-Chippackung, die einen Leiterrahmen einschließlich einer Chipbefestigungs-Bondiesel und eine Mehrheit von peripher positionierten Drahtbondinseln; mindestens einen Chip auf der Chipbefestigungs-Bondinsel; mindestens einen Bonddraht, der den Chip/die Chips und die Drahtbondinseln elektrisch verbindet; und eine Gießmasse, die den Chip/die Chips und den Bonddraht bzw. die Bonddrähte einkapselt, um eine Chippackung zu bilden, umfasst; dadurch gekennzeichnet, dass mindestens eine Apertur völlig durch die Chipbefestigungs-Bondinsel hindurchgebildet ist, um die Chipbefestigungs-Bondiesel in Abschnitte zu trennen, wobei die besagte Gießmasse in der/den Apertur/Aperturen liegt und der mindestens eine Chip auf einem der besagten Abschnitte montiert ist und dadurch die Länge der Erdungsstrecken bzw. -wege reduziert.
- Die Erfindung stellt eine verbesserte Leiterrahmen-CSP bereit, die fähig ist, die Haftung einer Gießmasse an eine Chipbefestigungs-Bondiesel zu verbessern. Insbesondere stellt die Leiterrahmen-CSP der Erfindung eine Apertur in der Chipbefestigungs-Bondinsel breit, die den Haftungsoberflächenbereich der Chipbefestigungs-Bondiesel für die Gießmasse erhöht. Die Erfindung verbessert außerdem die Performance-Kennwerte und die Zuverlässigkeit der Leiterrahmen-CSP.
- Die Erfindung wird jetzt, beispielhaft, mit Bezug auf die zugehörigen Zeichnungen beschrieben, in denen:
- Die
1A ist eine Draufsicht einer konventionellen Leiterrahmen-CSP. - Die
1B ist eine Querschnittsansicht der konventionellen Leiterrahmen-CSP entlang der Schnittlinie 1B-1B der1A . - Die
2A ist eine Draufsicht einer Leiterrahmen-CSP gemäß einer ersten Ausführungsform der vorliegenden Erfindung. - Die
2B ist eine Querschnittsansicht der konventionellen Leiterrahmen-CSP entlang der Schnittlinie 2B-2B der2A . - Die
2C ist eine Querschnittsansicht einer Leiterrahmen-CSP, die eine Ausführungsform der vorliegenden Erfindung ist. - Die
2D ist eine Querschnittsansicht der Leiterrahmen-CSP, gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. - Die
3 ist eine Draufsicht einer Leiterrahmen-CSP gemäß einer dritten Ausführungsform der vorliegenden Erfindung. - In den Zeichnungen werden die gleichen Bezugszeichen zur Anzeige der gleichen Elemente verwendet.
- Wie in den
2A und2B gezeigt, umfasst eine Leiterrahmen-CSP50 einen Leiterrahmen51 einschließlich einer Chipbefestigungs-Bondinsel52 , die darin mittig positioniert ist und eine Mehrheit von Drahtbondinseln54 , die darin peripher positioniert sind, auf der Chipbefestigungs-Bondinsel52 monierte Chips56 , eine Mehrheit von Bonddrähten58 , um die Chips56 und die Drahtbondinseln54 elektrisch zu verbinden, mindestens eine Apertur65 , die in der Chipbefestigungs-Bondiesel52 zwischen den Chips56 angeordnet ist und eine Gießmasse60 (in der2B gezeigt) zum Einkapseln dieser Komponenten in eine Packungsstruktur. Der Leiterrahmen51 ist aus einem leitfähigen Material, wie beispielsweise Metall, hergestellt. Die Apertur65 ist durch die Chipbefestigungs-Bondinsel52 hindurch, unter Einsatz bekannter Ätzverfahren wie Vollätzprozess, Halbätzprozess, einer Kombination von Voll- und Halbätzprozessen, eines beliebigen anderen geeigneten Ätzprozesses, Stanzen, Prägen oder irgendeinem anderen geeigneten Leiterrahmenherstellungsprozess, gebildet. Diese Apertur65 stellt einen größeren Oberflächenbereich bereit, an dem die Gießmasse60 haften kann, wodurch die Adhäsion der Gießmasse an die Chipbefestigungs-Bondinsel52 verbessert wird. Das heißt, die Apertur65 vergrößert den Adhäsionsoberflächenbereich für die Gießmasse60 ohne die Gesamtabmessungen der CSP50 zu beeinträchtigen. Der vergrößerte Adhäsionsoberflächenbereich verhindert die Verschlechterung des Feuchteempfindlichkeitsgrads (MSL) der CSP50 , die Einführung von Verunreinigungssubstanzen wie beispielsweise Staube in die CSP50 und das Auftreten elektrischer Kurzschlüsse in der CSP50 . - Überdies verbessert die Apertur
65 in einigen Anwendungen, wie Geräten hohen dynamischen Bereichs (z. B., bei –30 dB arbeitend), die HF-Erdungskennwerte solcher elektronischer Geräte. Übermäßig lange Erdungswege können den Effekt haben, den Geräuschpegel für die Geräte hohen dynamischen Bereichs zu erhöhen. Durch Trennen der Chipbefestigungs-Bondinsel52 in Abschnitte durch Bilden der Apertur65 in der Chipbefestigungs-Bondinsel der Geräte hohen dynamischen Bereichs stellt die vorliegende Erfindung Mittel zum Reduzieren der Länge der Erdungsstrecken/-wege und Beschränken der HF-Erdrückleitungsströme auf spezifische Teile der Leiterplatte bereit. Dies verbessert die HF-Erdungskennwerte der Geräte hohen dynamischen Bereichs. - Die in der
2C gezeigte Leiterrahmen-CSP ist mit der Leiterrahmen-CSP in der2B , mit Ausnahme einer Apertur66 , identisch. Wie in der2C gezeigt, die keine Ausführung der Erfindung ist, ist die Apertur66 teilweise durch die Chipbefestigungs-Bondinsel52 , unter Einsatz bekannter Ätzverfahren, wie einen Halbätzprozess, gebildet. Weil die Apertur66 den Adhäsionsoberflächenbereich für die Gießmasse durch Bereitstellen eines größeren Oberflächenbereichs vergrößert, an den sich die Gießmasse haften kann, verbessert die Apertur66 die Performance-Kennwerte und Zuverlässigkeit der Leiterrahmen-CSP. - Die als identisch mit der Leiterrahmen CSP in der
2D gezeigte Leiterrahmen-CSP ist mit der Leiterrahmen-CSP in der2B , mit Ausnahme einer Apertur67 , identisch. Wie in der2D gezeigt, ist die Apertur67 , in dieser Ausführungsform, mithilfe einer Kombination eines Vollätzprozesses und eines Halbätzprozesses gebildet und vergrößert den Adhäsionsoberflächenbereich für die Gießmasse, wodurch die Leiterrahmen-CSP verbessert wird. - In der, in der
3 gezeigten Ausführungsform umfasst die Leiterrahmen-CSP80 einen Leiterrahmen70 einschließlich einer darin mittig positionierten Chipbefestigungs-Bondinsel72 und einer Mehrheit peripher darin positionierter Drahtbondinseln74 , Chips76 , die mittels Bondmaterialien auf der Chipbefestigungs-Bondinsel72 montiert sind, einer Mehrheit von Bonddrähten78 zum elektrischen Verbinden der Chips76 und der Drahtbondinseln74 und einer Gießmasse (nicht gezeigt) zum Einkapseln dieser Komponenten in eine Packungsstruktur. - In dieser Ausführungsform gibt es eine Mehrheit von Aperturen
85a ,85b ,85c , die in der Chipbefestigungs-Bondinsel72 positioniert sind. Diese Aperturen85a ,85 ,85c (zusammen85 ) haben eine ovale Form und erstrecken sich senkrecht oder horizontal, können sich aber in beliebiger Richtung, z. B., diagonal, erstrecken. Die Apertur85 kann teilweise oder ganz durch die Chipbefestigungs-Bondinsel72 hindurch, wie oben besprochen, unter Einsatz eines Vollätzprozess, Halbätzprozess, einer Kombination von Voll- und Halbätzprozessen, eines beliebigen anderen geeigneten Ätzprozesses, Stanzen, Prägen oder irgendeinem anderen geeigneten Leiterrahmenherstellungsprozess, gebildet werden. Die Aperturen85 stellen einen größeren Oberflächenbereich bereit, an den sich die Gießmasse haften kann. Dies verhindert Einführung von Verunreinigungssubstanzen und Feuchte in die Packung und verbessert die elektrischen Kennwerte der Packung. - Gemäß der vorliegenden Erfindung kann/können die Apertur(en) (z. B., Apertur(en)
65 ,66 ,67 ,85 ), die in der Chipbefestigungs-Rindinsel der Leiterrahmen-CSP gebildet ist/sind in einer beliebigen Form, Konfiguration oder Größe, mithilfe konventioneller Ätzverfahren gebildet werden, solange die Apertur den Adhäsionsoberflächenbereich im Chip-Bondinselbereich für die Gießmasse vergrößert. Die Apertur kann, beispielsweise, ein Rechteck, ein Oval, ein Kreis, ein Quadrat, ein Dreieck oder irgendeine Kombination davon sein. Zudem könnte eine Mehrheit solcher Aperturen in der Chipbefestigungs-Bondinsel (z. B., wie in der3 gezeigt) gebildet werden. Alle diese Variationen werden als Teil der vorliegenden Erfindung in Erwägung gezogen. - Folglich stellt die vorliegende Erfindung mindestens eine Apertur zwischen Chips in der Chipbefestigungs-Bondinsel einer Chippackung bereit, um den Adhäsionsoberflächenbereich für die Gießmasse im Chipbefestigungs-Bondinselbereich zu vergrößern, wodurch sie die Verschlechterung des Feuchteempfindlichkeitsgrads (MSL) der Leiterrahmen-CSP, die Einführung von Verunreinigungssubstanzen wie Staube in die Leiterrahmen-CSP und das Auftreten elektrischer Kurzschlüsse in der Leiterrahmen-Packung in Chipgröße (CSP) verhindert. Die vorliegende Erfindung verbessert außerdem die HF-Erdungskennwerte der Chippackung.
Claims (6)
- HF-Chip-Packung (
50 ,80 ) umfassend: einen Leiterrahmen (51 ,70 ) einschließlich einer Chipbefestigungs-Bondinsel (52 ,72 ) und einer Mehrheit peripher positionierter Drahtbondinseln (54 ,74 ); mindestens einen Chip (56 ,76 ) auf der Chipbefestigungs-Bondinsel; mindestens einen Bonddraht, der den (die) Chip(s) und die Drahtbondinseln elektrisch verbindet; und eine Gießmasse (60 ), die den (die) Chip(s) und den (die) Bonddraht(-drähte) einkapselt, um eine Chippackung zu bilden, dadurch gekennzeichnet, dass mindestens eine Apertur (65 ,67 ,85 ), die völlig durch die Chipbefestigungs-Bondinsel (52 ,72 ) hindurch gebildet ist, um die Chipbefestigungs-Bondinsel in Abschnitte zu trennen, wobei die Gießmasse (60 ) in der(den) Apertur(en) liegt und der mindestens eine Chip (56 ,76 ) auf einem der Abschnitte montiert ist und dadurch die Länge der Erdungsstrecken reduziert. - Chippackung nach Anspruch 1, wobei die oder jede Apertur (
65 ,67 ,85 ) mithilfe eines Vollätzprozesses gebildet ist. - Chippackung nach Anspruch 1 oder 2, wobei die Form der oder jeder Apertur (
65 ,67 ,85 ) eine der Folgenden ist: ein Rechteck, ein Quadrat, ein Oval, ein Dreieck, ein Kreis oder eine Kombination davon. - Chippackung des Anspruchs 1, 2 oder 3, wobei die Chippackung eine Leiterrahmen-Packung in Chipgröße (
50 ) ist. - Chippackung nach einem beliebigen vorherigen Anspruch, die eine Mehrheit der Aperturen (
85a ,85b ,85c ) umfasst, die um den (die) Chip(s) (76 ) herum gebildet sind. - Chippackung nach Anspruch 5, die mindestens einen ersten und einen zweiten Chip (
76 ) umfasst, wobei mindestens eine Apertur der Mehrheit von Aperturen (85a ) zwischen den ersten und zweiten Chips angeordnet ist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US966222 | 1992-10-26 | ||
US28402901P | 2001-04-16 | 2001-04-16 | |
US284029P | 2001-04-16 | ||
US09/966,222 US7034382B2 (en) | 2001-04-16 | 2001-09-28 | Leadframe-based chip scale package |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60224131D1 DE60224131D1 (de) | 2008-01-31 |
DE60224131T2 true DE60224131T2 (de) | 2008-12-04 |
Family
ID=26962373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60224131T Expired - Fee Related DE60224131T2 (de) | 2001-04-16 | 2002-04-16 | Leiterrahmen-Packung in Chipgrösse |
Country Status (3)
Country | Link |
---|---|
US (1) | US7034382B2 (de) |
EP (1) | EP1253640B1 (de) |
DE (1) | DE60224131T2 (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314030A (ja) * | 2001-04-12 | 2002-10-25 | Mitsubishi Electric Corp | 半導体装置 |
US6794738B2 (en) * | 2002-09-23 | 2004-09-21 | Texas Instruments Incorporated | Leadframe-to-plastic lock for IC package |
US20040124505A1 (en) * | 2002-12-27 | 2004-07-01 | Mahle Richard L. | Semiconductor device package with leadframe-to-plastic lock |
SG157957A1 (en) * | 2003-01-29 | 2010-01-29 | Interplex Qlp Inc | Package for integrated circuit die |
US7309923B2 (en) * | 2003-06-16 | 2007-12-18 | Sandisk Corporation | Integrated circuit package having stacked integrated circuits and method therefor |
US6984881B2 (en) * | 2003-06-16 | 2006-01-10 | Sandisk Corporation | Stackable integrated circuit package and method therefor |
US20050248041A1 (en) * | 2004-05-05 | 2005-11-10 | Atm Technology Singapore Pte Ltd | Electronic device with high lead density |
DE102004025773B4 (de) * | 2004-05-26 | 2008-08-21 | Siemens Ag | Elektronisches Bauelement mit thermisch voneinander isolierten Bereichen |
US20060267173A1 (en) * | 2005-05-26 | 2006-11-30 | Sandisk Corporation | Integrated circuit package having stacked integrated circuits and method therefor |
US7790504B2 (en) * | 2006-03-10 | 2010-09-07 | Stats Chippac Ltd. | Integrated circuit package system |
US8044418B2 (en) * | 2006-07-13 | 2011-10-25 | Cree, Inc. | Leadframe-based packages for solid state light emitting devices |
US7960819B2 (en) * | 2006-07-13 | 2011-06-14 | Cree, Inc. | Leadframe-based packages for solid state emitting devices |
US7977773B1 (en) * | 2006-07-17 | 2011-07-12 | Marvell International Ltd. | Leadframe including die paddle apertures for reducing delamination |
JP2008078445A (ja) * | 2006-09-22 | 2008-04-03 | Yamaha Corp | リードフレーム |
DE102006060429B4 (de) * | 2006-12-20 | 2013-08-22 | Epcos Ag | Elektrisches Bauelement mit Leadframe-Strukturen |
KR101391924B1 (ko) * | 2007-01-05 | 2014-05-07 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 |
US8067825B2 (en) * | 2007-09-28 | 2011-11-29 | Stats Chippac Ltd. | Integrated circuit package system with multiple die |
TWI392065B (zh) * | 2009-06-08 | 2013-04-01 | Cyntec Co Ltd | 電子元件封裝模組 |
JP6210818B2 (ja) * | 2013-09-30 | 2017-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
KR102179297B1 (ko) | 2014-07-09 | 2020-11-18 | 삼성전자주식회사 | 모노 패키지 내에서 인터커넥션을 가지는 반도체 장치 및 그에 따른 제조 방법 |
KR102229942B1 (ko) | 2014-07-09 | 2021-03-22 | 삼성전자주식회사 | 멀티 다이들을 갖는 멀티 채널 반도체 장치의 동작 방법 및 그에 따른 반도체 장치 |
JP6252412B2 (ja) | 2014-09-10 | 2017-12-27 | 三菱電機株式会社 | 半導体装置 |
CN113823569A (zh) * | 2020-06-18 | 2021-12-21 | 吴江华丰电子科技有限公司 | 一种制作电子装置的方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57133655A (en) * | 1981-02-10 | 1982-08-18 | Pioneer Electronic Corp | Lead frame |
US4862246A (en) * | 1984-09-26 | 1989-08-29 | Hitachi, Ltd. | Semiconductor device lead frame with etched through holes |
US4918511A (en) * | 1985-02-01 | 1990-04-17 | Advanced Micro Devices, Inc. | Thermal expansion compensated metal lead frame for integrated circuit package |
US4884124A (en) * | 1986-08-19 | 1989-11-28 | Mitsubishi Denki Kabushiki Kaisha | Resin-encapsulated semiconductor device |
US4942452A (en) * | 1987-02-25 | 1990-07-17 | Hitachi, Ltd. | Lead frame and semiconductor device |
USRE37690E1 (en) * | 1987-02-25 | 2002-05-07 | Hitachi, Ltd. | Lead frame and semiconductor device |
US5150193A (en) * | 1987-05-27 | 1992-09-22 | Hitachi, Ltd. | Resin-encapsulated semiconductor device having a particular mounting structure |
US4952999A (en) * | 1988-04-26 | 1990-08-28 | National Semiconductor Corporation | Method and apparatus for reducing die stress |
EP0503769B1 (de) * | 1991-02-12 | 1998-12-23 | Matsushita Electronics Corporation | Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür |
JPH0575006A (ja) | 1991-09-18 | 1993-03-26 | Fujitsu Ltd | リードフレーム及び樹脂封止型半導体装置 |
JP3572628B2 (ja) * | 1992-06-03 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
US5233222A (en) * | 1992-07-27 | 1993-08-03 | Motorola, Inc. | Semiconductor device having window-frame flag with tapered edge in opening |
JPH07153896A (ja) | 1993-11-29 | 1995-06-16 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
JPH0878605A (ja) * | 1994-09-01 | 1996-03-22 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
JP2767404B2 (ja) * | 1994-12-14 | 1998-06-18 | アナムインダストリアル株式会社 | 半導体パッケージのリードフレーム構造 |
JP2611748B2 (ja) * | 1995-01-25 | 1997-05-21 | 日本電気株式会社 | 樹脂封止型半導体装置 |
JPH08236683A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | リードフレーム |
US5729049A (en) * | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
KR100231086B1 (ko) * | 1996-09-06 | 1999-11-15 | 윤종용 | 관통 슬릿이 형성된 다이패드를 포함하는 반도체 칩 패키지 |
US6046501A (en) | 1996-10-02 | 2000-04-04 | Matsushita Electric Industrial Co., Ltd. | RF-driven semiconductor device |
US5834837A (en) * | 1997-01-03 | 1998-11-10 | Lg Semicon Co., Ltd. | Semiconductor package having leads with step-shaped dimples |
TW330337B (en) * | 1997-05-23 | 1998-04-21 | Siliconware Precision Industries Co Ltd | Semiconductor package with detached die pad |
JPH11307713A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | 半導体装置用リードフレーム |
US6143981A (en) * | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
TW398057B (en) * | 1998-07-30 | 2000-07-11 | Siliconware Precision Industries Co Ltd | A semiconductor device that has a chip seat with a bend part |
KR100298692B1 (ko) * | 1998-09-15 | 2001-10-27 | 마이클 디. 오브라이언 | 반도체패키지제조용리드프레임구조 |
JP3062691B1 (ja) * | 1999-02-26 | 2000-07-12 | 株式会社三井ハイテック | 半導体装置 |
US6258629B1 (en) * | 1999-08-09 | 2001-07-10 | Amkor Technology, Inc. | Electronic device package and leadframe and method for making the package |
KR100335480B1 (ko) * | 1999-08-24 | 2002-05-04 | 김덕중 | 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지 |
JP3895570B2 (ja) * | 2000-12-28 | 2007-03-22 | 株式会社ルネサステクノロジ | 半導体装置 |
US6608375B2 (en) * | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
-
2001
- 2001-09-28 US US09/966,222 patent/US7034382B2/en not_active Expired - Lifetime
-
2002
- 2002-04-16 DE DE60224131T patent/DE60224131T2/de not_active Expired - Fee Related
- 2002-04-16 EP EP02252687A patent/EP1253640B1/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE60224131D1 (de) | 2008-01-31 |
US7034382B2 (en) | 2006-04-25 |
EP1253640A2 (de) | 2002-10-30 |
EP1253640A3 (de) | 2004-03-03 |
EP1253640B1 (de) | 2007-12-19 |
US20020149091A1 (en) | 2002-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60224131T2 (de) | Leiterrahmen-Packung in Chipgrösse | |
DE102011053871B4 (de) | Multichip-Halbleitergehäuse und deren Zusammenbau | |
DE10201781B4 (de) | Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben | |
DE10231385B4 (de) | Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung | |
DE69530037T2 (de) | Automatische Bandmontage für Halbleiteranordnung | |
US6521987B1 (en) | Plastic integrated circuit device package and method for making the package | |
DE19821715B4 (de) | Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung | |
DE19520700B4 (de) | Halbleiterbausteinanordnung | |
DE10147955A1 (de) | Halbleitervorrichtung | |
EP1155449A1 (de) | Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung durch eine metallfolie | |
DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
EP0860876A2 (de) | Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile | |
DE19743767A1 (de) | Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben | |
DE102007002707A1 (de) | System-in Package-Modul | |
DE112006001036T5 (de) | Elektronisches Bauelement und elektronische Anordnung | |
DE10004410A1 (de) | Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung | |
DE69004581T2 (de) | Plastikumhüllte Hybrid-Halbleiteranordnung. | |
DE112006000568T5 (de) | Leistungshalbleiterbaugruppe | |
DE102014116379A1 (de) | Verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens | |
DE69421750T2 (de) | Vergossene Kunststoffverkapselung für elektronische Anordnungen | |
DE19526511A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage | |
DE69418037T2 (de) | Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau | |
DE102021125094A1 (de) | Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal | |
DE102018130965A1 (de) | Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung | |
DE102021102421A1 (de) | Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: M/A-COM TECHNOLOGY SOLUTIONS HOLDINGS, INC., L, US |
|
8339 | Ceased/non-payment of the annual fee |