DE112006000568T5

DE112006000568T5 - Leistungshalbleiterbaugruppe

Info

Publication number: DE112006000568T5
Application number: DE112006000568T
Authority: DE
Inventors: Christopher P. Fallbrook Schaffer
Original assignee: International Rectifier Corp USA
Current assignee: Infineon Technologies Americas Corp
Priority date: 2005-03-10
Filing date: 2006-03-09
Publication date: 2008-01-24
Also published as: US20060202320A1; WO2006099102A3; TW200701414A; KR20070100849A; WO2006099102A2; JP2008533722A; KR100903429B1

Abstract

Halbleiterbaugruppe, umfassend:
einen Halbleiterchip, der einer erste Vielzahl an Leistungselektroden und eine zweite Vielzahl an Leistungselektroden aufweist, die auf einer Hauptfläche davon angeordnet sind, wobei jede erste Leistungselektrode von einer zweiten Leistungselektrode beabstandet ist und dieser gegenüberliegt;
einen Leiterrahmen, der einen ersten Leiterabschnitt und einen zweiten Leiterabschnitt beinhaltet, wobei der erste Leiterabschnitt eine Vielzahl beabstandeter erster Finger beinhaltet, die jeweils elektrisch und mechanisch mit einer entsprechenden ersten Leistungselektrode verbunden sind, und ein erstes Leiterfeld, das elektrisch mit den beabstandeten ersten Fingern verbunden ist und eine erste Außenfläche aufweist, die für einen elektrischen Außenanschluss konfiguriert ist, und wobei der zweite Leiterabschnitt eine Vielzahl beabstandeter zweiter Finger beinhaltet, die jeweils elektrisch und mechanisch mit einer entsprechenden zweiten Leistungselektrode verbunden sind, und ein zweites Leiterfeld, das elektrisch mit den beabstandeten zweiten Fingern verbunden ist und eine zweite Außenfläche aufweist, die für einen elektrischen Außenanschluss konfiguriert ist; und
ein gegossenes...

Description

VERWANDTE ANMELDUNG
Diese Anmeldung beruht auf der am 10. März 2005 eingereichten vorläufigen US-Anmeldung Nr. 60/660,399 mit dem Titel PACKAGING STRUCTURE FOR GALLIUM NITRIDE DEVICES, deren Priorität und Nutzen beansprucht und auf deren Offenbarung hier Bezug genommen wird.
HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung betrifft Halbleiterpakete bzw. Halbleiterbaugruppen.
Es ist wohlbekannt, dass zur Aufnahme einer Halbleitervorrichtung in eine Schaltung, wie eine Leistungsversorgungs- oder eine Leistungsregulierungsschaltung, die Halbleitervorrichtung paketiert bzw. verpackt (packaged) werden muss. Die Paketierung kann jedoch eine verhältnismäßig große Fläche auf einer Schaltplatte bzw. Platine einnehmen. Daher wurde eine Art der Paketierung in Chipgrößenordnung entwickelt, um die Fläche, die durch ein Paket bzw. eine Baugruppe eingenommen wird, zu verringern.
Bei einer Art eines Pakets bzw. einer Baugruppe in Chipgrößenordnung, wird eine Leistungselektrode der Halbleitervorrichtung zum direkten Anschluss durch einen leitenden Klebstoff an ein leitendes Feld auf einer Schaltplatte vorbereitet. Obwohl dieses Konzept gegenwärtig zur Verringerung der Größe eines Halbleiterpakets bzw. einer Halbleiterbaugruppe beiträgt, ist es in der Zukunft möglicherweise kein brauchbares Konzept. Da insbesondere die Größe des Chips mit der Verbesserung der Chip-Bearbeitungstechnologie und der Materialien abnimmt, nehmen auch die physikalischen Abmessungen der Elektroden des Chips ab. Die Verringerung der Abmessungen der Elektroden verbunden mit der Verbesserung bei der stromführenden Dichte der Halbleitervorrichtungen kann zu unerwünschten Ergebnissen, wie etwa einer verfrühten Beschädigung des leitenden bzw. leitfähigen Klebstoffs aufgrund der erhöhten bzw. vergrößerten Stromdichte, die durch den Anschluss- bzw. Verbindungspunkt verläuft, einem hohen Widerstand aufgrund des verringerten Anschluss- bzw. Verbindungsquerschnitts, und einer Erschwernis bei der Montage des Chips durch direkten Anschluss der Elektroden an ein leitendes Feld auf einer Schaltplatte erneut aufgrund der verringerten Größe der Elektrode führen.
Es ist daher wünschenswert, über eine Paketierungslösung für kleine Chips zu verfügen, die die möglichen Probleme, die sich aus der Verringerung der Größe der Elektroden ergeben, überwinden kann.
KURZDARSTELLUNG DER ERFINDUNG
Ein Halbleiterpaket bzw. eine Halbleiterbaugruppe gemäß der vorliegenden Erfindung beinhaltet einen Halbleiterchip, der eine erste Vielzahl an Leistungselektroden und eine zweite Vielzahl an Leistungselektroden aufweist, die auf einer Hauptfläche davon angeordnet sind, wobei jede erste Leistungselektrode von einer zweiten Leistungselektrode beabstandet ist und dieser gegenüberliegt, einen Leiterrahmen, der einen ersten Leiterabschnitt und einen zweiten Leiterabschnitt beinhaltet, wobei der erste Leiterabschnitt eine Vielzahl beabstandeter erster Finger beinhaltet, die jeweils elektrisch und mechanisch mit einer entsprechenden ersten Leistungselektrode verbunden sind, und ein erstes Leiterfeld beinhaltet, das elektrisch mit den beabstandeten ersten Fingern verbunden ist und eine erste Außenfläche aufweist, die für einen elektrischen Außenanschluss gestaltet bzw. konfiguriert ist, und wobei der zweite Leiterabschnitt eine Vielzahl beabstandeter zweiter Finger beinhaltet, die jeweils elektrisch und mechanisch mit einer entsprechenden zweiten Leistungselektrode verbunden sind, und ein zweites Leiterfeld beinhaltet, das elektrisch mit den beabstandeten zweiten Fingern verbunden ist und eine zweite Außenfläche aufweist, die für einen elektrischen Außenanschluss gestaltet bzw. konfiguriert ist, und ein gegossenes Gehäuse, das zumindest den Halbleiterchip und Abschnitte des ersten Leiterfelds und des zweiten Leiterfelds einkapselt, wobei die erste Außenfläche und die zweite Außenfläche durch das gegossene Gehäuse frei liegen.
Gemäß einem Gesichtspunkt der vorliegenden Erfindung gestatten die Finger einen Anschluss an die Elektroden der Leistungshalbleitervorrichtung, während die Außenanschlussfläche jedes Leiterfelds zum Beispiel eine vergrößerte Fläche für den Außenanschluss an ein jeweiliges leitendes Feld einer Schaltplatte gestatten. Die vergrößerte Anschlussfläche gestattet eine leichtere Montage des Pakets bzw. der Baugruppe, während die Stromdichte durch den Anschluss zwischen dem Paket bzw. der Baugruppe und dem leitenden Feld verringert wird.
Ein Leiterrahmen in einem Paket gemäß der vorliegenden Erfindung kann ferner mindestens eine weitere Leitung bzw. einen Leiter zum Anschluss an die Steuerelektrode der Halbleitervorrichtung, oder zwei Leitungen, die jeweils zum Anschluss an eine jeweilige Steuerelektrode dienen (z.B., wenn die Vorrichtung bidirektional ist), oder eine Leitung, die als ein Leiteranschluss an eine Steuerelektrode dient, und die andere, die als eine Stromabfühlleitung dient, beinhalten. In der bevorzugten Ausführungsform der vorliegenden Erfindung können die Anschlussflächen aller Leitungen zur leichteren Montage an einem Substrat koplanar sein.
Die Halbleitervorrichtung in einem Paket bzw. einer Baugruppe gemäß der vorliegenden Erfindung kann eine III-Nitridbasierte Leistungshalbleitervorrichtung, wie etwa eine Schottky-Vorrichtung, ein HEMT, ein MOSHFET, ein MISHFET oder dergleichen sein.
Ein Paket gemäß einer anderen Ausführungsform der vorliegenden Erfindung beinhaltet eine Wärmestreueinrichtung, die thermisch mit der Halbleitervorrichtung verbunden ist und durch das gegossene Gehäuse frei bzw. exponiert liegt. Vorzugsweise ist die freiliegende Fläche der Wärmestreueinrichtung mit der Außenfläche des gegossenen Gehäuses, durch die sie frei liegt, koplanar.
Andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung, die sich auf die beiliegenden Zeichnungen bezieht, ersichtlich.
KURZE BESCHREIBUNG DER FIGUREN
1 veranschaulicht eine Draufsicht auf einen Halbleiterchip, der in einem Paket bzw. einer Baugruppe gemäß der ersten Ausführungsform der vorliegenden Erfindung verwendet wird.
2 veranschaulicht eine Draufsicht auf einen Leiterrahmen, der in einem Paket gemäß der ersten Ausführungsform der vorliegenden Erfindung verwendet wird.
3 veranschaulicht eine Ansicht auf die Unterseite eines Pakets gemäß der ersten Ausführungsform der vorliegenden Erfindung.
4 veranschaulicht eine in der Richtung der Pfeile gesehene Querschnittansicht entlang der Linie 4-4 in 3.
5 veranschaulicht eine in der Richtung der Pfeile gesehene Querschnittansicht entlang der Linie 5-5 in 3.
6 veranschaulicht eine perspektivische Ansicht eines Leiterrahmens und eines Chips (in einem nicht zusammengesetzten Zustand), die in einem Paket gemäß der zweiten Ausführungsform der vorliegenden Erfindung verwendet werden.
7 veranschaulicht eine perspektivische Ansicht eines Leiterrahmens und eines Chips (in einem zusammengesetzten Zustand), die in einem Paket gemäß der zweiten Ausführungsform der vorliegenden Erfindung verwendet werden.
8 veranschaulicht eine perspektivische Ansicht eines unteren Abschnitts eines Pakets gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
9 veranschaulicht den Aufbau von 7 mit einer optionalen Wärmestreueinrichtung.
10 veranschaulicht eine perspektivische Draufsicht auf ein Paket gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
11A bis 11D veranschaulichen eine zusätzliche Ausführungsform der vorliegenden Erfindung.
12A bis 12D veranschaulichen eine weitere Ausführungsform der vorliegenden Erfindung.
13A bis 13D veranschaulichen eine weitere Ausführungsform der vorliegenden Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Mit Bezug auf 1 beinhaltet eine Leistungshalbleitervorrichtung 10 in einem Paket bzw. in einer Baugruppe gemäß der vorliegenden Erfindung eine Vielzahl langgestreckter erster Leistungselektroden 12 und eine Vielzahl langgestreckter zweiter Leistungselektroden 14. Wie dargestellt, ist jede erste Leistungselektrode von einer zweiten Leistungselektrode beabstandet, doch liegt sie ihr gegenüber. Daher sind die ersten Leistungselektroden 12 und die zweiten Leistungselektroden 14 abwechselnd angeordnet.
Mit weiterem Bezug auf 2 beinhaltet ein Paket gemäß der vorliegenden Erfindung ferner einen Leiterrahmen, der zumindest einen ersten Leiterabschnitt 16 und einen zweiten Leiterabschnitt 18 aufweist. Der erste Leiterabschnitt 16 beinhaltet eine Vielzahl beabstandeter erster Finger 20, die sich von einem ersten Leiterfeld 22 erstrecken, und wobei der zweite Leiterabschnitt 18 eine Vielzahl beabstandeter zweiter Finger 24 beinhaltet, die sich von einem zweiten Leiterfeld 26 erstrecken.
Nach einem Gesichtspunkt der vorliegenden Erfindung ist jeder erste Finger 20 durch einen leitenden Klebstoff, wie etwa ein Lot bzw. Lötmetall oder ein leitendes Epoxidharz, elektrisch und mechanisch mit einer ersten Leistungselektrode 12 verbunden, und wobei jeder zweite Finger 24 durch einen leitenden Klebstoff, wie ein Lot bzw. Lötmetall oder ein leitendes Epoxidharz, elektrisch und mechanisch mit einer zweiten Leistungselektrode 14 verbunden. Der Aufbau des Halbleiterchips 10 und der Leiterrahmenabschnitten 16, 18 wird dann mit einer Vergussmischung (mold compound) übergossen. Die Vergussmischung verkapselt den Chip 10 und zumindest Abschnitte des Leiterrahmens und dient dadurch als das gegossene Gehäuse des Pakets. Es ist zu beachten, dass die Finger 12, 14 vorzugsweise zurückgesetzt sind, um der Vergussmischung zu gestatten, dieselbe einzukapseln.
Mit weiterem Bezug auf 3, 4 und 5 beinhaltet das erste Leiterfeld 22 nach einem anderen Gesichtspunkt der vorliegenden Erfindung eine erste Außenfläche 28, und das zweite Leiterfeld 26 beinhaltet eine zweite Außenfläche 30. Jede Außenfläche liegt durch das gegossene Gehäuse 32 frei und ist für einen Außenanschluss vorzugsweise durch einen leitenden Klebstoff (Lot bzw. Lötmetall oder leitendes Epoxidharz) oder dergleichen an ein entsprechendes leitendes Feld auf zum Beispiel, einer Schaltplatte, gestaltet. Vorzugsweise sind die erste und die zweite Außenanschlussfläche 28, 30 koplanar. Darüber hinaus ist die Fläche des Chips, die den Leistungselektroden 12, 14 gegenüberliegt, vorzugsweise elektrisch inaktiv, und kann entweder durch einen direkten Anschluss oder durch einen dazwischenliegenden Wärmekörper thermisch mit einer Wärmestreueinrichtung 34 verbunden sein. Es ist zu beachten, dass die Außenfläche der Wärmestreueinrichtung 34 vorzugsweise mit der Außenfläche des gegossenen Gehäuses 32, durch die die Wärmestreueinrichtung 34 frei liegt, koplanar ist.
Der Halbleiterchip 10 in einem Paket gemäß der ersten Ausführungsform kann eine Schottky-Vorrichtung wie etwa eine Heteroübergangs-III-Nitrid-Schottky-Vorrichtung auf Basis des InAlGan-Systems, zum Beispiel eine GaN-basierte Vorrichtung, sein. Ein Paket gemäß der vorliegenden Erfindung ist jedoch nicht auf eine Schottky-Vorrichtung beschränkt.
Beispielsweise mit Bezug auf 6 kann der Halbleiterchip 36 in einer zweiten Ausführungsform der vorliegenden Erfindung zusätzlich zur ersten und zur zweiten Leistungselektrode 12, 14 mehrere Elektroden beinhalten. Zum Beispiel kann der Halbleiterchip 36 zwei weitere Elektroden 38, 40 beinhalten. In einer Ausführungsform können die Elektroden 38, 40 jeweils eine Steuerelektrode sein. Eine derartige Vorrichtung kann zum Beispiel eine bidirektionale Vorrichtung sein. In einer anderen Ausführungsform kann die Elektrode 38 eine Steuerelektrode sein, und die Elektrode 40 kann eine Stromabfühlelektrode sein. In beiden Fällen kann der Leiterrahmen ferner einen Leiter 42 beinhalten, der elektrisch mit der Elektrode 36 verbunden ist, und einen anderen Leiter 44 beinhalten, der elektrisch mit der Elektrode 40 verbunden ist. Sobald der Chip 36 auf dem Leiterrahmen montiert bzw. angeordnet ist (siehe 7), wird der Aufbau mit einer Vergussmischung übergossen. Dadurch liegen wie in 8 ersichtlich die Anschlussflächen 28, 30 der Leiterfelder 22, 24, wie auch die Anschlussflächen 46, 48 der Leiter 42, 44 frei. Es ist zu beachten, dass vorzugsweise alle Anschlussflächen 46, 48 koplanar sind.
Der Chip 36 in einem Paket gemäß der zweiten Ausführungsform kann ein HEMT, ein MOSHFET, ein MISHFET oder dergleichen sein, und kann vorzugsweise eine III-Nitrid-Heteroübergangsvorrichtung auf Basis des InAlGan-Systems, zum Beispiel eine GaN-basierte Vorrichtung, sein.
Mit Bezug auf 9 kann optional eine Wärmestreueinrichtung 34 thermisch auf dem Chip 36 und in einer thermischen Verbindung mit diesem angebracht werden, bevor dieser in der Vergussmischung untergebracht wird. In diesem Beispiel wird die Wärmestreueinrichtung 34 vorzugsweise durch das gegossene Gehäuse frei liegen. Alternativ kann die Wärmestreueinrichtung 34 weggelassen werden, in welchem Fall die Vergussmischung die Rückseite des Chips 36, wie durch 10 veranschaulicht wird, bedecken wird.
In der bevorzugten Ausführungsform kann die Wärmestreueinrichtung 34 aus Kupfer oder einer Kupferlegierung bestehen, während der erste Leiterrahmenabschnitt 16 und der zweite Leiterrahmenabschnitt 18 aus Kupfer oder einer Kupferlegierung bestehen können und mit einer lötbaren Außenfläche, wie etwa Nickel, endbearbeitet sein können.
Die 11A bis 13D veranschaulichen drei zusätzliche Ausführungsformen eines Pakets gemäß der vorliegenden Erfindung. Die 11A bis 11D veranschaulichen ein Paket für eine bidirektionale Vorrichtung, die zwei Gateelektroden 38, 40 aufweist, wobei Gatefelder 42 und 44 an gegenüberliegenden Ecken, der der Baugruppe benachbart gegenüberliegenden Seiten angeordnet sind. 11D veranschaulicht die Unteransicht des Pakets, nachdem dieses mit einer Vergussmischung übergossen wurde.
Die 12A bis 12D veranschaulichen eine zusätzliche Ausführungsform, die nur ein Gatefeld 42 beinhaltet. Es ist zu beachten, dass das Feld 22 in diesem Beispiel kleiner als das Feld 26 ist. Die 12D veranschaulicht eine Ansicht von unten nach dem Übergießen mit einer Vergussmischung.
Die 13A bis 13D veranschaulichen eine zusätzliche Ausführungsform, die ebenfalls nur ein Gatefeld 42 beinhaltet. Es ist zu beachten, dass das Feld 26 in diesem Beispiel kleiner als das Feld 22 ist. 13D veranschaulicht die Ansicht von unten nach dem Übergießen mit einer Vergussmischung.
Es ist zu beachten, dass die Halbleitervorrichtung in 11C, 12C, 13C zu Erläuterungszwecken transparent gemacht wurde.
Obwohl die vorliegende Erfindung mit Bezug auf bestimmte Ausführungsformen davon beschrieben wurde, werden Fachleuten weitere Veränderungen und Abwandlungen und andere Anwendungen offensichtlich werden. Es wird daher bevorzugt, dass die vorliegende Erfindung nicht durch die spezifische Offenbarung hierin, sondern nur durch die beiliegenden Ansprüche beschränkt wird.
Zusammenfassung
Es handelt sich um eine Halbleiterbaugruppe, die eine Halbleitervorrichtung und einen Leiterrahmen mit einem ersten Leiterrahmenabschnitt und einem zweiten Leiterrahmenabschnitt beinhaltet, wobei jeder Leiterrahmenabschnitt eine Vielzahl an Fingern und ein Leiterfeld beinhaltet, wobei jeder Finger elektrisch mit einer entsprechenden Elektrode der Halbleitervorrichtung verbunden ist.

Claims

Halbleiterbaugruppe, umfassend: einen Halbleiterchip, der einer erste Vielzahl an Leistungselektroden und eine zweite Vielzahl an Leistungselektroden aufweist, die auf einer Hauptfläche davon angeordnet sind, wobei jede erste Leistungselektrode von einer zweiten Leistungselektrode beabstandet ist und dieser gegenüberliegt; einen Leiterrahmen, der einen ersten Leiterabschnitt und einen zweiten Leiterabschnitt beinhaltet, wobei der erste Leiterabschnitt eine Vielzahl beabstandeter erster Finger beinhaltet, die jeweils elektrisch und mechanisch mit einer entsprechenden ersten Leistungselektrode verbunden sind, und ein erstes Leiterfeld, das elektrisch mit den beabstandeten ersten Fingern verbunden ist und eine erste Außenfläche aufweist, die für einen elektrischen Außenanschluss konfiguriert ist, und wobei der zweite Leiterabschnitt eine Vielzahl beabstandeter zweiter Finger beinhaltet, die jeweils elektrisch und mechanisch mit einer entsprechenden zweiten Leistungselektrode verbunden sind, und ein zweites Leiterfeld, das elektrisch mit den beabstandeten zweiten Fingern verbunden ist und eine zweite Außenfläche aufweist, die für einen elektrischen Außenanschluss konfiguriert ist; und ein gegossenes Gehäuse, das zumindest den Halbleiterchip und Abschnitte des ersten Leiterfelds und des zweiten Leiterfelds einkapselt, wobei die erste Außenfläche und die zweite Außenfläche durch das gegossene Gehäuse frei liegen.
Baugruppe nach Anspruch 1, wobei die erste Außenfläche und die zweite Außenfläche koplanar sind.
Baugruppe nach Anspruch 1, wobei der Halbleiterchip eine III-Nitridbasierte Leistungshalbleitervorrichtung ist.
Baugruppe nach Anspruch 3, wobei der Chip eine Schottky-Vorrichtung ist.
Baugruppe nach Anspruch 3, wobei der Chip ein HEMT ist.
Baugruppe nach Anspruch 3, wobei der Chip ein MOSHFET ist.
Baugruppe nach Anspruch 3, wobei der Chip ein MISHFET ist.
Baugruppe nach Anspruch 1, wobei der Halbleiterchip weiter eine Steuerelektrode beinhaltet, die elektrisch mit einem Steuerleiter verbunden ist, der eine Anschlussfläche aufweist, die durch das gegossene Gehäuse frei liegt.
Baugruppe nach Anspruch 8, wobei die Anschlussfläche des Steuerleiters mit der ersten und der zweiten Außenanschlussfläche koplanar ist.
Baugruppe nach Anspruch 1, wobei der Halbleiterchip ferner eine erste Steuerelektrode beinhaltet, die elektrisch mit einem ersten Steuerleiter verbunden ist, der eine Anschlussfläche aufweist, die durch das gegossene Gehäuse frei liegt, und eine zweite Steuerelektrode beinhaltet, die elektrisch mit einem zweiten Steuerleiter verbunden ist, der eine Anschlussfläche aufweist, die durch das gegossene Gehäuse frei liegt.
Baugruppe nach Anspruch 10, wobei die Anschlussflächen der Steuerleiter mit der ersten und der zweiten Außenanschlussfläche koplanar sind.
Baugruppe nach Anspruch 1, wobei der Halbleiterchip ferner eine Steuerelektrode beinhaltet, die elektrisch mit einem Steuerleiter verbunden ist, der eine Anschlussfläche aufweist, die durch das gegossene Gehäuse frei liegt, und eine Stromabfühlelektrode, die elektrisch mit einem Stromabfühlleiter verbunden ist, der eine Anschlussfläche aufweist, die durch das gegossene Gehäuse frei liegt.
Baugruppe nach Anspruch 12, wobei die Anschlussflächen des Steuerleiters und des Stromabfühlleiters mit der ersten und der zweiten Außenanschlussfläche koplanar sind.
Baugruppe nach Anspruch 1, ferner umfassend eine Wärmestreueinrichtung, die thermisch mit dem Halbleiterchip verbunden ist und durch das gegossene Gehäuse frei liegt.
Baugruppe nach Anspruch 14, wobei eine freiliegende Fläche der Wärmestreueinrichtung mit einer Außenfläche des gegossenen Gehäuses koplanar ist.