DE3212442A1 - Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen - Google Patents

Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen

Info

Publication number
DE3212442A1
DE3212442A1 DE19823212442 DE3212442A DE3212442A1 DE 3212442 A1 DE3212442 A1 DE 3212442A1 DE 19823212442 DE19823212442 DE 19823212442 DE 3212442 A DE3212442 A DE 3212442A DE 3212442 A1 DE3212442 A1 DE 3212442A1
Authority
DE
Germany
Prior art keywords
housing
line
pair
line connections
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823212442
Other languages
English (en)
Other versions
DE3212442C2 (de
Inventor
Dennis Lawndale Calif. Meddles
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE3212442A1 publication Critical patent/DE3212442A1/de
Application granted granted Critical
Publication of DE3212442C2 publication Critical patent/DE3212442C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

Patentanwälte: - Dipt-irvg.- G-ύft-Wallach
"- ■■" -TDipK^lrvg. eOi-rtiher Koch
k Dipl.-Phys. Dr.Tino Haibach
Dipl.-tng. Rainer Feldkamp
D-8000 München 2 · Kaufingerstraße 8 · Telefon (0 89) 24 02 75 · Telex 5 29 513 wakai d
^~ Datum: 2. April 1982
Unser Zeichen: 17423 H/Pe
Anmelder: International Rectifier Corporation
Los Angeles, Californiens USA
Titel: Gehäuseanordnung mit paarweise mit
einander ausgerichteten Leitungsanschlüssen, insbesondere zur Kapselung von Halbleiterbauteilen
Die Erfindung betrifft allgemein Gehäuse für Halbleiteranordnungen und näherhin eine Gehäuseanordnung mit vier paarweise miteinander ausgerichteten Leitungsanschlüssen;, in solcher Ausbildung, daß im Inneren eines Gehäuseformkörpers Halbleiteranordnungen montiert bzw. gekapselt werden können und gleichzeitig eine wirksame Wärmesenke für die Halbleiteranordnung gebildet wird, mit der Möglichkeit der Reihenanordnung derartiger modulartiger Gehäuse, wobei die Leitungsanschlüsse zu beiden Seiten der Reihenanordnung gleiche Abstände voneinander besitzen.
Gehäuseanordnungen mit mehreren paarweise miteinander ausgerichteten Leitungsanschlüssen zur Montage bzw. Kapselung von Halbleiteranordnungen sind bekannt. Diese Gehäuse bestehen aus einem isolierenden Gehäusekörper mit in Abstand voneinander befindlichen zueinander parallelen Seiten, an welchen Leitungsanschlüsse überstehen. Die Leitungsanschlüsse an den jeweils entsprechenden gegenüberliegenden Rändern des Isoliergehäuses sind miteinander ausgerichtet, wobei die Anzahl der entlang dem Gehäuse überstehenden Leitungsanschlüsse von der Natur der darin gekapselten Halbleiteranordnung bzw. -anordnungen abhängt. Die überstehenden Leitungsanschlüsse oder Steckerstifte dieser Gehäuse mit paarweise ausgerichteten Leitungsanschlüssen können steckerartig in herkömmlichen Sockeln mit paarweise miteinander ausgerichteten Buchsen aufgenommen werden und die Leitungsanschlüsse können mit den zugeordneten Sockelteilen verlötet werden.
Die Anzahl der Leitungsanschlüsse für eine gegebene Gehäusepackung wird durch die Art der in dem Gehäuse gekapselten
Ό ύ
tf O β K *>
Anordnung(en) bestimmt. Daher müssen für verschiedene Arten von Halbleiteranordnungen eine Vielzahl unterschiedlicher Gehäuse hergestellt und bereitgehalten werden.
Nach dem Grundgedanken der Erfindung wird ein Gehäusegebilde mit paarweise miteinander ausgerichteten Leitungsanschlüssen in Form eines Grundmoduls oder -bausteins aus einem vier Leitungsanschlüsse aufweisenden Gehäuse vorgesehen. Zwei Leitungsanschlüsse auf der einen Seite sind miteinander verbunden und gehen von einem gemeinsamen leitenden Rahmenbereich aus, der gleichzeitig als Wärmesenke und als der eine Anschluß der gekapselten Halbleiteranordnung dienen kann. Auf der anderen Seite des Gehäuses stehen zwei voneinander getrennte und voneinander elektrisch isolierte Leitungsanschlüsse über, die jedoch mit den beiden Leitungsanschlüssen auf der gegenüberliegenden Seite des Gehäuses ausgerichtet sind. Sämtliche Leiteranschlußelemente sind Teile eines gemeinsamen Anschlußleitungsrahmens .
Das die Leitungsanschlüsse und die von diesen getragene Halbleiteranordnung umschließende isolierende Gehäuse ist so ausgebildet, daß es über die Mittellinien der Leitungsanschlüsse um ihren halben Mittenabstand übersteht. Daher können derartige Gehäuse stirnseitig aneinandergereiht werden, wobei benachbarte Leitungsanschlüsse zweier benachbarter Gehäuse automatisch gleichen Abstand voneinander wie die Leitungsanschlüsse ein und desselben Gehäuses besitzen. Daher kann eine beliebige Anzahl derartiger Gehäuseanordnungen aneinandergereiht werden, zur Bildung
von Gehäuseaggregaten mit einer beliebigen Anzahl von paarweise miteinander ausgerichteten und gleiche Abstände voneinander aufweisenden Leitungsanschlüssen. Hierdurch entfällt die Notwendigkeit der Herstellung unterschiedlicher Gehäuse je nach der Anzahl von insgesamt in der Gesamtanordnung aufzunehmenden Halbleiteranordnungen, und es besteht die Möglichkeit der Aneinanderreihung einer beliebigen Anzahl derartiger Modulbausteine. Beispielsweise kann aus vier gleichartigen, jeweils vier miteinander ausgerichtete Leitungsanschlüsse aufweisenden Gehäusen eine Viereranordnung mit sechzehn Leitungsanschlüssen gebildet werden.
In der erfindungsgemäßen Gehäuseanordnung kann jede beliebige Halbleiteranordnung untergebracht werden. Beispielsweise kann es sich bei der in dem Gehäuse angeordneten Halbleiteranordnung um eine MOSFET-Anordnung handeln, die einen Chip mit Abmessungen von etwa 90/lOOOstel Zoll χ l40/1000stel Zoll und einen Aufbau beispielsweise des Typs gemäß der deutschen Patentanmeldung P 31 31 727.8 der gleichen Anmelderin vom 11. August I98I besitzt. Eine derartige Anordnung besteht allgemein aus einem dünnen Siliziumchip mit einem Drain- bzw. Senkeanschluß an seiner Unterseite und voneinander isolierten Source- und Gate-Anschlüssen an seiner Oberseite. Bei einer derartigen Anordnung könnte die Drain- bzw. Senkeelektrode des Chips in geeigneter Weise mit einem Haupt-Leitungsanschluß-Rahmenabschnitt verlötet sein, von welchem aus sich zwei miteinander verbundene Leitungsanschlüsse erstrecken. Die Source- und Gate-Anschlußbereiche des Chips könnten dann in geeigneter Weise durch Drähte mit zwei anderen Schenkeln
•J* -
des Leitungsanschlußrahmens verbunden sein, die voneinander getrennt und gegeneinander isoliert sind.
Nach dem Einlöten des Chips und Verbindung der Source- und Gate-Anschlüsse mit den Leitungsanschlüssen des Anschlußleitungsrahmens wird der Chip in einem rechteckigen Isoliergehäuse gekapselt. Die Gehäuseenden erstrecken sich über die Mittellinien der Anschlußleitungen jeweils um eine dem halben Abstand zwischen den Leitungsanschlüssen entsprechende Strecke hinaus. Bei einer stirnseitigen Aneinanderreihung derartiger Gehäuse besitzen daher sämtliche Leitungsanschlüsse über die gesamte Länge der Gehäuse denselben gegenseitigen Abstand voneinander.
Die jeweils benachbarten Gehäuse können beispielsweise durch Verkittung permanent miteinander verbunden werden oder durch ihre Verbindung mit einer gemeinsamen Sockelleiste, einem gemeinsamen Träger oder einer gedruckten Schaltungsplatte zusammengehalten werden.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung beschrieben; in dieser zeigen
Pig. I in perspektivischer Ansicht einen
Gehäusemodul bzw. -baustein mit vier paarweise miteinander ausgerichteten Leitungsanschlüssen gemäß einer Ausführungsform der Erfindung
Fig. 2 in perspektivischer Ansicht vier mit
einander verbundene erfindungsgemäße
- fr-
Moduleinheiten aus "ig. 1 zur Bildung einer Viereranordnung mit sechzehn Leitungsanschlüssen
Fig. 3 in vergrößerter Seitenansicht die
Gehäuseanordnung aus Fig. 1 mit in Phantomdarstellung gestrichelt angedeuteten benachbarten Gehäusebausteinen
Fig. 4 eine Draufsicht zu Fig. 3
Fig. 5 eine Stirnansicht zu Fig. 3
Fig. 6 in Draufsicht die Leitungsanschluß-
rahmenelemente der einen vierpoligen Modul bildenden Leitungsanschlüsse, wobei das isolierende Gehäuse gestrichelt angedeutet ist
Fig. 7 eine Schnittansicht zu Fig. 6 im Schnitt
längs der Linie 7-7, wobei das Gehäuse und die umgebogenen Leitungsanschlüsse strichpunktiert gezeichnet sind.
AO
■/Γ -
Pig. 1 veranschaulicht einen als ganzes mit 10 bezeichneten Gehäusemodul oder -baustein gemäß einer Ausführungsform der Erfindung für eine Halbleiteranordnung. Der Modul 10 besteht aus einem Isolatorgehäuse 11 mit insgesamt vier Leitungsanschlüssen, von welchen die Anschlüsse 12 und 13 sich von der einen Seite des Gehäuses und die Anschlüsse
14 und 15 sich von der anderen Gehäuseseite erstrecken und wobei die Leitungen 14 und 15 mit den Leitungsanschlüssen 12 bzw. 13 ausgerichtet ("in-line") sind. Das Gehäuse 11 kann ein herkömmliches, nach einem bekannten Spritzgußoder Spritzpreßverfahren oder nach einem anderen Formgebungsverfahren hergestelltes Gehäuse sein. Die Leitungsanschlüsse 12 und 13 sind miteinander verbunden und gehen von einem gemeinsamen Bereich 16 aus, welcher sich aus dem Gehäuse 11 heraus erstreckt. Die Leitungsanschlüsse 14 und
15 sind elektrisch voneinander getrennt und bei ihrem Austritt aus dem Gehäuse 11 gegeneinander isoliert. Die Leitungsanschlüsse 12-13» 14 und 15 sind drei gesonderte, getrennte Teile eines gemeinsamen Zuleitungsrahmens, wie nachfolgend noch näher beschrieben wird.
Gemäß einer typischen Ausführungsform der Erfindung sind die Leitungsanschlüsse 12 bis 15 so bemessen und in solchem Abstand angeordnet, daß sie in einen Steckersockel bzw. eine Steckerfassung herkömmlicher Art einsteckbar sind, wobei die Leitungsanschlüsse 12 und 13 bzw. 14 und 15 voneinander einen Mittenabstand von etwa 0s100 Zoll besitzen. Die Enden der Leitungsanschlüsse 13 und 15 im abgebogenen Zustand gemäß Fig. 5 verlaufen parallel zueinander mit einem gegenseitigen Abstand von etwa 0,300 Zoll. Die Höhe des Isolatorkörpers 11 kann etwa 0,2 Zoll betragen. Die
3212U2
gesamte Breite des Isoliergehäuses 11 von Stirnseite zu Stirnseite beträgt etwa 0,198 Zoll, wobei die Leitungsanschlüsse 14 und 15 sowie 12 und 13 symmetrisch bezüglich dieser Breitenabmessung angeordnet sind. Somit ist der Abstand A gemäß Fig. 3 etwa halb so groß wie der Abstand zwischen den Leitungsanschlüssen 14 und 15, der etwa 0,050 Zoll beträgt. Bei Nebeneinanderanordnung gleichartiger derartiger Modul-Bausteine wie in den Figuren 3 und 4 für die Modulbausteine 20 und 21 angedeutet, ergibt sich als Folge der erfindungsgemäßen Ausbildung, daß sämtliche benachbarten Leitungsanschlüsse einschließlich der Anschlüsse 22 und 23 des Moduls 20, der Anschlüsse 24 und 25 des Moduls 21 und der Anschlüsse 15 und 14 des Moduls 10 voneinander jeweils gleiche Abstände besitzen. Die einzelnen Modulbausteine können miteinander verkittet oder anderweitig miteinander verbunden sein, unter Bildung einer Dual- oder Viererpackung, die genau in einen Standard-DIP-Sockel paßt.
In Fig. 2 ist eine durch eine gemeinsame Kappe 34 Stirn an Stirn zusammengehaltene sechzehnpolige Viereranordnung aus den Aggregaten 20, 10 und 21 sowie einem vierten Aggregat 30 dargestellt. Das vierte Aggregat 30 weist auf seiner einen Seite isolierte Leitungsanschlüsse 31 und 32 und auf seiner anderen Seite eine Anschlußleitung 33 (in Ausrichtung mit dem Anschluß 32) sowie einen mit dem Leitungsanschluß 31 ausgerichteten vierten Leitungsanschluß auf, der jedoch in Fig. 2 nicht sichtbar ist. Die jeweils mit den Leitungsanschlussen 22, 23, 14, 15, 24, 25, 31 und 32 ausgerichteten Leitungsanschlüsse auf der gegenüberliegenden Seite der Viereranordnung in Fig. 2 sind innerhalb jedes Modulbausteins miteinander verbunden, wie in Fig. 1 für den Modulbaustein 10 gezeigt.
+) ("DIP" = "dual in-line package")
3 2 Ί 2 4 4
Die Figuren 6 und 7 veranschaulichen eine mögliche Ausführungsform eines Anschlußleitungsrahmengebildes (nach Heraustrennung aus dem Rahmenkörper) für einen einzelnen Gehäusemodul. Wie aus Fig. 7 ersichtlich, bestehen die Anschlußleitungsrahmenelemente aus koplanaren Teilens die nach herkömmlichen Verfahren aus einem gemeinsamen Anschlußleitungsrahmen herausgestanzt sind. Bei diesem Anschlußleitungsrahmen kann es sich um ein Stanzteil aus Kupferblech mit einer Dicke von etwa 10 bis 15/lOOOstel Zoll handeln. Während die Einzelteile noch in ihrem Haupt-Anschlußleitungsrahmen miteinander verbunden sind, nimmt ein verhältnismäßig großflächiges Wärmesenkeelement 40 mit einem vergrößerten Kopfbereich 4l einen Halbleiterchip 42 auf, d^r in dem Gehäuse montiert werden soll.
Der Chip 42 ist wie aus Fig. 7 ersichtlich an- dem Anschlußlei tungsrahmenelernent 40 befestigt, beispielsweise mittels eines geeigneten Lotplättchens 43. Die Befestigung des Chips 42 an dem Rahmen 40 kann nach einem beliebigen Lötverfahren erfolgen. Wie eingangs erwähnt kann es sich bei dem Chip 42 um einen MOSFET vom Vertikalleitungstyp handeln, dessen an dem Lotplättchen 43 anliegende Unterseite eine Drain- oder Senkeelektrode der MOSFET-Anordnung sein kann.
Die Oberseite des Chips 42 weist ein Gate-Kissen 45 und ein Source- oder Quelle-Kissen 46 auf. Diese Kissen sind elektrisch leitend mit dünnen biegsamen Aluminiumdrähten 47 bzw. 48 verbunden; diese Drähte 47 bzw. 48 sind an ihren einen Enden in geeigneter Weise mit den Kissen 45 und 46 und mit ihren anderen Enden mit den voneinander isolierten Zuleitungsteilen 49 und 50 des Anschlußleitungsrahmenaggregats verbunden.
Die Anschlußleitungsrahmenelernente werden sodann im Spritzguß- bzw. Spritzpreßverfahren in einen Formkörper eingegoßen, dessen Außenkonfiguration durch d:e strichpunktierte Linie 60 in den Figuren 6 und 7 angedeutet ist. Die einzelnen Anschlußleitungsrahmenelemente 40, 49 und 50 werden sodann von dem Anschlußleitungsrahmen abgetrennt und die einzelnen Gehäusemoduls werden voneinander getrennt. Die sich nach außen erstreckenden Teile der Anschlußleitungsrahmenelemente können dann nach unten umgebogen werden, wie dies für die vier Anschlußleitungen 12, 13, 14 und 15 des Moduls in Fig. 1 dargestellt ist.
Die Erfindung wurde vorstehend anhand eines bevorzugten Ausführungsbeispiels .erläutert, das jedoch in mannigfacher Weise abgewandelt werden kann, ohne daß hierdurch der Rahmen der Erfindung verlassen wird.
Leerseite

Claims (8)

  1. Patentansprüche
    vierpoliges Gehäuse mit vier jeweils paarweise miteinander ausgerichteten Leitungsanschlüssen ("dual in-line package", "DIP") für elektrische Bauteile, gekennzeichnet durch
    - einen rechteckförmigen isolierenden Gehäuse-Formkörper (11) mit zwei ebenen, in gegenseitigem Abstand zueinander parallelen Seitenflächen, zwei ebenen in Abstand zueinander parallelen und zu den Seitenflächen rechtwinkligen Stirnflächen sowie ebenen zueinander parallelen Unter- und Oberseiten,
    - ein erstes Paar Leitungsanschlüsse (12, 13), welche sich an einer der beiden Seitenflächen aus dem Gehäuse (11) heraus erstrecken, wobei dieses erste Paar Leitungsanschlüsse einen fest vorgegebenen Abstand zwischen ihren äußeren Enden (12, 13) aufweist und der innerhalb des Gehäuses liegende Teil dieser beiden ersten Leitungsanschlüsse in einer zur Ebene wenigstens der Ober- und/ oder der Unterseite des Gehäuses parallelen Ebene liegt und symmetrisch bezüglich der Breite der einen der beiden Seitenflächen angeordnet ist, derart daß die Mittellinie der ersten Anschlußleitung (12) dieses Anschlußleitungspaars etwa bei lMtel der Breite der einen Seitenfläche und die Mittellinie des zweiten Leitungsanschlusses (13) dieses ersten Leitungsanschlußpaars bei 3M der Breite dieser Seitenfläche liegen;
    - sowie durch ein zweites Paar Leitungsanschlüsse (14, 15),
    welche sich auf der zweiten Seitenfläche aus dem Gehäuse (11) heraus erstrecken, wobei die Anschlußleitungen (11}, 15) dieses zweiten Anschlußleitungspaars mit den entsprechenden Anschlußleitungen (12, 13) des ersten Paars ausgerichtet sind.
  2. 2. Gehäuseanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Anschlußleitungspaare (12, 13 bzw. 1*1, 15) flach-ebene, parallele Elemente eines gemeinsamen Anschlußleitungsrahmens (40, Pigg. 6, 7) sind.
  3. 3. Gehäuseanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die beiden Leiteranschluß-Paare (12, 13 bzw. 14, 15) in dem Bereich außerhalb des Gehäuses (11) im wesentlichen parallel zu den beiden Seitenflächen gebogen sind.
  4. 4. Gehäuseanordnung nach einem oder mehreren der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß die beiden Leitungsanschlüsse eines Paars (14, 15, Pigg. 1 bis 4; 12, 13, Pigg. 6 und 7) über ihre gesamte Länge voneinander getrennt und elektrisch isoliert sind.
  5. 5. Gehäuseanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die beiden Leitungsanschlüsse des anderen Paars (12, 13, Pigg. 1 bis 4; 14, 15, Figg. 6 und 7) wenigstens in dem innerhalb des Gehäusekörpers liegenden
    Bereich in einem gemeinsamen großflächigen Leitungsanschlußrahmen (4l) miteinander verbunden sind, der in einer zu der Ebene des ersten Anschlußleitungspaars parallelen Ebene angeordnet ist.
  6. 6. Gehäuseanordnung nach einem oder mehreren der vorhergehenden Ansprüche zur Kapselung einer Halbleiteranordnung in Form eines im Inneren des isolierenden Gehäuses angeordneten flachen Halbleiterchips, dadurch gekennzeichnet, daß die Leitungsanschlüsse (12 bis 15, 22 bis 25, 31 bis 33) mit dem Halbleiterchip (42) verbunden sind.
  7. 7. Gehäuseanordnung nach Anspruch 5 und 6, dadurch gekennzei chnet, daß der Halbleiterchip (42) in wärmeleitender Verbindung auf dem gemeinsamen großflächigen Anschlußleitungsrahmen (41) angeordnet ist.
  8. 8. Gehäuseaggregat mit einer Vielzahl von in gleichen Abständen angeordneten und paarweise miteinander ausgerichteten Leitungsanschlüssen (22, 23, 14, 15, 24, 25, 31, 32, 33, Fig. 2) bestehend aus einer Reihenanordnung von mit ihren Stirnseiten aneinander angrenzenden gleichartigen modulartigen Gehäusen (20, 10, 21, 30, Fig. 2) gemäß einem oder mehreren der vorhergehenden Ansprüche.
DE19823212442 1981-04-06 1982-04-02 Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen Granted DE3212442A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/251,268 US4642419A (en) 1981-04-06 1981-04-06 Four-leaded dual in-line package module for semiconductor devices

Publications (2)

Publication Number Publication Date
DE3212442A1 true DE3212442A1 (de) 1982-11-04
DE3212442C2 DE3212442C2 (de) 1992-08-06

Family

ID=22951202

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823212442 Granted DE3212442A1 (de) 1981-04-06 1982-04-02 Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen

Country Status (5)

Country Link
US (1) US4642419A (de)
JP (2) JPS57177548A (de)
DE (1) DE3212442A1 (de)
FR (1) FR2503454B1 (de)
GB (1) GB2096394B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4031051A1 (de) * 1989-11-14 1991-05-16 Siemens Ag Modul mit mindestens einem halbleiterschaltelement und einer ansteuerschaltung

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT8224533A0 (it) * 1982-12-01 1982-12-01 Ora Sgs Microelettronica Spa S Contenitore in metallo e resina ad elevata affidabilita' per dispositivo a semiconduttore.
JPS5996844U (ja) * 1982-12-21 1984-06-30 日本インタ−ナショナル整流器株式会社 半導体装置用リ−ドフレ−ム
JPH073848B2 (ja) * 1984-09-28 1995-01-18 株式会社日立製作所 半導体装置
JPS63201347U (de) * 1987-06-17 1988-12-26
JP2745933B2 (ja) * 1992-02-17 1998-04-28 日本電気株式会社 Ｔａｂ−集積回路
US5337216A (en) * 1992-05-18 1994-08-09 Square D Company Multichip semiconductor small outline integrated circuit package structure
EP0660402B1 (de) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Leistungs-Halbleiterbauelement
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
EP0660396B1 (de) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno MOS-Leistungs-Chip-Typ und Packungszusammenbau
TW354859B (en) * 1994-02-07 1999-03-21 Siemens Ag A storage unit of semiconductor assembled of multi-memory chips and its manufacturing method a semiconductor memory system is composed with several single memory chips or different designed memory units
US5647124A (en) * 1994-04-25 1997-07-15 Texas Instruments Incorporated Method of attachment of a semiconductor slotted lead to a substrate
DE69418037T2 (de) * 1994-08-02 1999-08-26 Consorzio Per La Ricerca Sulla Microelettronica Ne Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
JP3426801B2 (ja) * 1995-08-15 2003-07-14 株式会社ミツバ 電子部品
US6476549B2 (en) * 2000-10-26 2002-11-05 Mu-Chin Yu Light emitting diode with improved heat dissipation
US7573159B1 (en) 2001-10-22 2009-08-11 Apple Inc. Power adapters for powering and/or charging peripheral devices
DE102008048259A1 (de) * 2008-09-22 2010-04-08 Osram Opto Semiconductors Gmbh Gehäuse für ein optoelektronisches Bauteil
US9640467B2 (en) * 2009-08-05 2017-05-02 Continental Teves Ag & Co. Ohg Sensor arrangement and chip comprising additional fixing pins
US20130081845A1 (en) * 2011-09-30 2013-04-04 Edward Siahaan Housing for electronic components
JP6058353B2 (ja) * 2012-11-02 2017-01-11 株式会社東芝 半導体装置
CN107848087B (zh) 2016-06-30 2020-07-17 有限会社商南工程 磁式碎屑输送机
US11923344B2 (en) * 2021-11-11 2024-03-05 Wolfspeed, Inc. Compact power module
US20230363097A1 (en) * 2022-05-04 2023-11-09 Wolfspeed, Inc. Dual inline power module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1337514A (en) * 1971-04-29 1973-11-14 Beckman Instruments Inc Electrical circuit module and method of assembly
DE1937664B2 (de) * 1968-07-30 1973-11-22 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Halbleiterbauelement
DE2747393A1 (de) * 1976-10-21 1978-04-27 Ates Componenti Elettron Halbleiterbauelement
DE2556669B2 (de) * 1974-12-16 1980-04-17 Tokyo Shibaura Electric Co., Ltd., Kawasaki, Kanagawa (Japan) Kapazitäts-Variations-Diodenanordnung
DE3029123A1 (de) * 1979-08-01 1981-02-19 Hitachi Ltd Kunststoffgekapselte halbleitervorrichtung und verfahren zu ihrer herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3522490A (en) * 1965-06-28 1970-08-04 Texas Instruments Inc Semiconductor package with heat conducting mounting extending from package on side opposite conductor extensions
JPS495388A (de) * 1972-05-01 1974-01-18
US3839660A (en) * 1973-02-05 1974-10-01 Gen Motors Corp Power semiconductor device package
US4203792A (en) * 1977-11-17 1980-05-20 Bell Telephone Laboratories, Incorporated Method for the fabrication of devices including polymeric materials

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1937664B2 (de) * 1968-07-30 1973-11-22 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Halbleiterbauelement
GB1337514A (en) * 1971-04-29 1973-11-14 Beckman Instruments Inc Electrical circuit module and method of assembly
DE2556669B2 (de) * 1974-12-16 1980-04-17 Tokyo Shibaura Electric Co., Ltd., Kawasaki, Kanagawa (Japan) Kapazitäts-Variations-Diodenanordnung
DE2747393A1 (de) * 1976-10-21 1978-04-27 Ates Componenti Elettron Halbleiterbauelement
DE3029123A1 (de) * 1979-08-01 1981-02-19 Hitachi Ltd Kunststoffgekapselte halbleitervorrichtung und verfahren zu ihrer herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Telefunken Bauelemente Übersicht 1977, S. 94, 96 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4031051A1 (de) * 1989-11-14 1991-05-16 Siemens Ag Modul mit mindestens einem halbleiterschaltelement und einer ansteuerschaltung

Also Published As

Publication number Publication date
JPS57177548A (en) 1982-11-01
GB2096394A (en) 1982-10-13
US4642419A (en) 1987-02-10
FR2503454A1 (fr) 1982-10-08
JPS6444645U (de) 1989-03-16
GB2096394B (en) 1985-02-20
FR2503454B1 (fr) 1986-04-04
DE3212442C2 (de) 1992-08-06

Similar Documents

Publication Publication Date Title
DE3212442A1 (de) Gehaeuseanordnung mit paarweise miteinander ausgerichteten leitungsanschluessen, insbesondere zur kapselung von halbleiterbauteilen
AT398254B (de) Chipträger sowie anordnung von solchen chipträgern
DE69131712T2 (de) Lottragender anschlussdraht
DE69211821T2 (de) Innere Leiterstruktur einer Halbleiteranordnung
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE3612862A1 (de) Kuehlkoerperbefestigungsanordnung fuer einen halbleiter
DE2634452A1 (de) Programmierbares dip-steckgehaeuse
DE2246539A1 (de) Zweiflaechiger elektrischer steckverbinder
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE4004737A1 (de) Elektronische baueinheit mit elektrisch isolierter waermeableitung
DE112013007214T5 (de) Halbleitervorrichtung-Herstellungsverfahren und Halbleitervorrichtung
DE4021871A1 (de) Hochintegriertes elektronisches bauteil
DE1861066U (de) Dreidimensional aufgebaute schaltungsanordnung mit blockfoermigen, in ein rahmengestell einschiebbaren schaltungsgruppen.
DE3886471T2 (de) Vorrichtung einer leitenden Verbindung.
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE102006010761A1 (de) Halbleitermodul
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE69108302T2 (de) Elektronische Schaltung mit einer Federanordnung für die Stromzufuhr.
DE69224473T2 (de) IC Testklemme mit federnden Kontakten
DE2232928A1 (de) Elektrische mehrkomponentenvorrichtung
DE69211609T2 (de) Harzverkapselte Halbleiteranordnung und vollständig isoliert für hohe Spannungen
DE3441668A1 (de) Entkopplungskondensator und verfahren zu dessen herstellung
EP0696818B1 (de) Halbleiterbauelement mit isolierendem Gehäuse

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/48

D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8339 Ceased/non-payment of the annual fee