JP2015053402A - 半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード - Google Patents

半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード Download PDF

Info

Publication number
JP2015053402A
JP2015053402A JP2013185616A JP2013185616A JP2015053402A JP 2015053402 A JP2015053402 A JP 2015053402A JP 2013185616 A JP2013185616 A JP 2013185616A JP 2013185616 A JP2013185616 A JP 2013185616A JP 2015053402 A JP2015053402 A JP 2015053402A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
plate
connector
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013185616A
Other languages
English (en)
Inventor
村 幸 治 田
Koji Tamura
村 幸 治 田
藤 信 幸 佐
Nobuyuki Sato
藤 信 幸 佐
谷 修 央 新
Nobuhiro Shinya
谷 修 央 新
沢 慎 也 小
Shinya Ozawa
沢 慎 也 小
岡 長 松
Takeru Matsuoka
岡 長 松
村 秀 樹 奥
Hideki Okumura
村 秀 樹 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013185616A priority Critical patent/JP2015053402A/ja
Priority to CN201420091111.3U priority patent/CN204011406U/zh
Priority to US14/199,515 priority patent/US20150069592A1/en
Publication of JP2015053402A publication Critical patent/JP2015053402A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Thermistors And Varistors (AREA)

Abstract

【課題】モールド樹脂が空気中の水分を吸収し、半導体素子の劣化を避けることができる半導体装置を提供する。【解決手段】アイランド部２８と、アイランド部２８から隔てられた端子部２８１，２８２とを有するリードフレーム１１と、アイランド部２８に搭載され、且つ、電極を有する半導体チップ１２と、半導体チップ１２上に形成され、且つ、電極１２１の少なくとも一部を露出する開口部１６を持つ絶縁膜１５と、開口部１６によって露出された電極１２１を覆い、且つ、電極１２１と端子部２８１，２８２とを電気的に接続する板状コネクタ１３とを有する。【選択図】図１

Description

本発明の実施形態は、半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボードに関する。
半導体装置においては、半導体チップはモールド樹脂で封止されている。半導体装置を空気に触れる状態で長期保存した場合には、モールド樹脂が空気中の水分を吸収し、この水分により半導体チップ上の半導体素子が劣化するおそれがある。
特開２００７−２５１０４６号公報
半導体素子の劣化を避けることができる半導体装置を提供する。
本実施形態によれば、半導体装置は、アイランド部と、前記アイランド部から隔てられた端子部とを有するリードフレームと、前記アイランド部に搭載され、且つ、電極を有する半導体チップと、前記半導体チップ上に形成され、且つ、前記電極の少なくとも一部を露出する開口部を持つ絶縁膜と、前記開口部によって露出された前記電極を覆い、且つ、前記電極と前記端子部とを電気的に接続する板状コネクタと、を有する。
第１の実施形態にかかる半導体装置の図である。 第１の実施形態の半導体装置の製造工程のフローチャートである。 第１の実施形態の半導体装置が搭載されたアプリケーションボードの図である。 第２の実施形態の半導体装置の図である。
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されない。なお、全図面にわたり共通する部分には、共通する符号を付し、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。以下の実施形態において、半導体チップの上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
（第１の実施形態）
図１（ａ）は、半導体装置１０の上面図を示し、図１（ｂ）は、半導体装置１０の第１の板状コネクタ１３側の側面図を示す。
半導体装置１０は、リードフレーム１１、半導体チップ１２、絶縁膜１５、第１の板状コネクタ１３及び第２の板状コネクタ１４を備える。
リードフレーム１１は、アイランド部２８と、アイランド部２８から隔てられた第１の端子部２８１及び第２の端子部２８２とを備える。リードフレーム１１は、導電体からなり、例えば、低抵抗な金属を用いて形成される。アイランド部２８は、半導体チップ１２を搭載する搭載部である。第１の端子部２８１及び第２の端子部２８２は、半導体チップ１２の第１の電極１２１及び第２の電極１２２と電気的に接続される部分である。
半導体チップ１２は、アイランド部２８に搭載され、且つ、第１の電極１２１及び第２の電極１２２を備える。半導体チップ１２の種類は任意で良く、特に限定されるものではない。絶縁膜１５は、半導体チップ１２上に形成され、且つ、開口部１６を備える。絶縁膜１５は、例えば、ポリイミド等の絶縁膜を用いて形成されている。第１の実施形態においては、開口部１６は、第１の電極１２１及び第２の電極１２２に対応する形状及び大きさを有し、第１の電極１２１及び第２の電極１２２の全体を露出する。
第１の板状コネクタ１３は、折れ曲がった帯状の金属板である。第１の板状コネクタ１３は、開口部１６と同様に、第１の電極１２１に対応する形状及び大きさを有する。従って、第１の板状コネクタ１３の一方の端は、開口部１６により露出された第１の電極１２１のほぼ全体を覆っている。第１の板状コネクタ１３の他方の端は、リードフレーム１１の第１の端子部２８１に接している。このように、第１の板状コネクタ１３は、第１の電極１２１と第１の端子部２８１との間を電気的に接続する。さらに、第１の板状コネクタ１３は、開口部１６と同様に、第１の電極１２１に対応する形状及び大きさを有しているため、第１の電極１２１の全体を覆うことができる。これにより、第１の板状コネクタ１３と第１の電極１２１との接触面積を広くすることができ、第１の板状コネクタ１３と第１の電極１２１との間の接触抵抗を低くすることができる。
第１の板状コネクタ１３と同様に、第２の板状コネクタ１４も、折れ曲がった帯状の金属板である。第２の板状コネクタ１４は、開口部１６と同様に、第２の電極１２２に対応する形状及び大きさを有する。従って、第２の板状コネクタ１４の一方の端は、開口部１６により露出された第２の電極１２２のほぼ全体を覆っている。第２の板状コネクタ１４の他方の端は、リードフレーム１１の第２の端子部２８２に接している。このように、第２の板状コネクタ１４は、第２の電極１２２と第２の端子部２８２との間を電気的に接続する。さらに、第２の板状コネクタ１４は、開口部１６と同様に、第２の電極１２２に対応する形状及び大きさを有しているため、第２の電極１２２の全体を覆うことができる。これにより、第２の板状コネクタ１４と第２の電極１２２との接触面積を広くすることができ、第２の板状コネクタ１４と第２の電極１２２との間の接触抵抗を低くすることができる。
ここで、半導体装置１０の半導体チップ１２、第１及び第２の板状コネクタ１３、１４等は、モールド樹脂によって封止されていない。半導体チップの電極とリードフレームの端子部との間を糸状構造のワイヤによって電気的に接続した場合、半導体装置の外部から力を印加すると、糸状構造のワイヤは容易に変形する。ワイヤの変形は、他のワイヤとの短絡や切断を導くものである。従って、半導体装置においては、ワイヤが変形することを避けるために、モールド樹脂によりワイヤを固定する必要がある。さらに、モールド樹脂は、半導体チップの表面を覆うことにより、半導体チップを汚染から保護する機能を併せ持っている。
しかしながら、上述の通り、モールド樹脂は吸湿性を持つため、空気中の水分を吸収する。そのため、水分によって半導体チップ上の半導体素子が劣化するおそれがある。
そこで、第１の実施形態による半導体装置１０は、ワイヤの代わりに、第１及び第２の板状コネクタ１３、１４を備える。第１及び第２の板状コネクタ１３、１４は、板状構造の金属板であり、糸状構造のワイヤに比べて機械的強度が高い。従って、第１及び第２の板状コネクタ１３、１４は、外部からの力で変形し難い。そのため、第１及び第２の板状コネクタ１３、１４を、モールド樹脂によって固定する必要はない。
さらに、半導体装置１０においては、第１及び第２の電極１２１、１２２は、第１及び第２の板状コネクタ１３、１４により覆われ、第１及び第２の電極１２１、１２２以外の半導体チップ１２の表面は、絶縁膜１５により覆われている。これにより、第１及び第２の電極１２１、１２２を含む半導体チップ１２の表面は、絶縁膜１５と第１及び第２の板状コネクタ１３、１４とにより保護され得る。従って、半導体装置１０においては、半導体チップ１２の表面を保護するためのモールド樹脂を設ける必要がない。
以上により、第１の実施形態の半導体装置１０は、モールド樹脂によって封止される必要がない。従って、半導体装置１０は、吸湿性を持つモールド樹脂を含んでいないため、水分に起因する半導体素子の劣化を抑制することができる。
また、第１及び第２の板状コネクタ１３、１４は、ワイヤに比べて断面積が広いため、導電性が良好である。従って、第１及び第２の板状コネクタ１３、１４を用いることにより、第１及び第２の電極１２１、１２２と、第１及び第２の端子部２８１、２８２とを低抵抗で電気的に接続することができる。
（半導体装置の製造方法）
図２は、半導体装置１０の製造方法のフローチャートを示す。
ステップＳ１において、金属板をプレス、エッチング及び切断することにより、第１及び第２の板状コネクタ１３、１４を形成する。この際、第１及び第２の板状コネクタ１３、１４は、第１及び第２の電極１２１、１２２の形状、大きさに対応するように形成される。これにより、半導体チップ１２の第１及び第２の電極１２１、１２２の上に第１及び第２の板状コネクタ１３、１４をそれぞれ接続した際、第１及び第２の板状コネクタ１３、１４が第１及び第２の電極１２１、１２２の全体を覆うことができる。
ステップＳ２において、半導体チップ１２上に、絶縁膜１５を形成する。さらに、絶縁膜１５に、半導体チップ１２上の第１及び第２の電極１２１及び１２２の全体を露出する開口部１６を形成する。
ステップＳ３において、導電性接着剤を用いて、半導体チップ１２をリードフレーム１１のアイランド部２８に搭載する。
ステップＳ４において、導電性接着剤を用いて、第１の板状コネクタ１３を、開口部１６によって露出された第１の電極１２１の上と第１の端子部２８１の上とに固定する。同様に、第２の板状コネクタ１４を、開口部１６によって露出された第２の電極１２２の上と第２の端子部２８２の上とに固定する。
ステップＳ５において、リードフレーム１１により繋がった複数の半導体装置１０を切り離す（個片化する）。
これにより、第１の実施形態の半導体装置１０が完成する。この製造方法によれば、モールド樹脂による封止を行わないため、製造工程及び製造コストを削減することができる。
（アプリケーションボード）
図３（ａ）及び図３（ｂ）は、第１の実施形態の半導体装置１０を備えるアプリケーションボード４０の例をそれぞれ示す。
図３（ａ）に示すように、アプリケーションボード４０は、基板４１と、半導体装置１０と、複数の電子部品４２とを備える。基板４１は、例えばプリント基板でよい。電子部品４２は、プリント基板４１上の配線パターンを介して半導体装置１０と電気的に接続されている。さらに、プリント基板４１、半導体装置１０及び複数の電子部品４２を一体的にモールド樹脂４７で封止して、図３（ｂ）に示すようなアプリケーションボード５０としても良い。
第１の実施形態によれば、半導体装置１０は、機械的強度の高い第１及び第２の板状コネクタ１３、１４を用いているため、モールド樹脂によって封止しなくとも、短絡及び切断の不具合を避けることができる。さらに、第１の実施形態によれば、第１及び第２の電極１２１、１２２は、第１及び第２の板状コネクタ１３、１４により覆われ、第１及び第２の電極１２１、１２２以外の半導体チップ１２の表面は、絶縁膜１５により覆われている。そのため、モールド樹脂によって封止しなくとも、第１及び第２の電極１２１、１２２を含む半導体チップ１２の表面を保護することができる。
以上により、第１の実施形態によれば、半導体装置１０はモールド樹脂による封止を必要としない。従って、半導体装置１０は、吸湿性を持つモールド樹脂を含んでいないため、水分に起因する半導体素子の劣化を抑制することができる。
さらに、第１の実施形態によれば、モールド樹脂による封止を行わないため、製造工程及び製造コストを削減することができる。
また、第１の実施形態によれば、ワイヤに比べて導電性が良好な第１及び第２の板状コネクタ１３、１４を用いることにより、第１及び第２の電極１２１、１２２と、第１及び第２の端子部２８１、２８２とを低抵抗で電気的に接続することができる。
（第２の実施形態）
図４（ａ）は、第２の実施形態による半導体装置２０の上面図を示し、図４（ｂ）は、第２の実施形態による半導体装置２０の第１の板状コネクタ２３側の側面図を示す。
第２の実施形態は、第１の板状コネクタ２３の形状において第１の実施形態と異なる。第２の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。第１の電極１２１と接続される第１の板状コネクタ２３の接続部は、第１の電極１３１の形状及び大きさではなく、絶縁膜１５の開口部１６の形状及び大きさに対応するように形成されている。そのため、開口部１６により第１の電極１２１が部分的に露出されている場合、第１の板状コネクタ２３は、第１の電極１２１を全体的ではなく部分的に覆う。すなわち、第１の電極１２１は、第１の板状コネクタ２３及び絶縁膜１５の両方により全体的に覆われている。図４（ａ）においては、絶縁膜１５で覆われている第１の電極１２１の部分は破線で示されている。
また、逆に、絶縁膜１５の開口部１６についても、第１の電極１２１ではなく、第１の板状コネクタ２３の形状及び大きさに対応するように形成されている。
第１の電極１２１は、製品ごとにその形状及び大きさが異なることがある。従って、第１の電極１２１の全体を覆うために、第１の板状コネクタ１３を各製品の第１の電極１２１の形状及び大きさに対応させようとする場合、第１の板状コネクタ１３は、製品ごとに専用のコネクタとして製造する必要がある。
それに対して、第２の実施形態によれば、第１の電極１２１の全体を第１の板状コネクタ２３及び絶縁膜１５の両方で覆っている。すなわち、第１の板状コネクタ２３が第１の電極１２１の一部を覆い、絶縁膜１５が第１の電極１２１の残りの部分を覆っている。そのため、第１の板状コネクタ２３の形状及び大きさは、開口部１６の形状及び大きさに対応させる必要があるものの、第１の電極１２１の形状及び大きさに対応させる必要はない。よって、第１の板状コネクタ２３の形状及び大きさは、異なる製品に対して等しくすることができる。従って、第１の板状コネクタ２３は、専用コネクタとしてではなく、多くの製品に用いることができる汎用コネクタとして大量に製造することができ、その製造コストを減らすことができる。なお、第２の板状コネクタ１４についても、第１の板状コネクタと同様に、第２の電極１２２を部分的に覆う汎用コネクタにすることができる。
さらに、第２の実施形態によれば、第１の実施形態と同様に、モールド樹脂による封止が必要ないことから、第１の実施形態と同様の効果を得ることができる。なお、第２の実施形態においては、第１及び第２の電極１２１、１２２を含む半導体チップ１２の表面全体は、絶縁膜１５、第１及び第２の板状コネクタ２３、１４により覆われている。従って、モールド樹脂によって封止しなくとも、第１及び第２の電極１２１、１２２を含む半導体チップ１２の表面は保護され得る。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０、２０ 半導体装置
１１ リードフレーム
１２ 半導体チップ
１３、１４、２３ 板状コネクタ
１５ 絶縁膜
１６ 開口部
２８ アイランド部
４０、５０ アプリケーションボード
４１ プリント基板
４２ 電子部品
４７ モールド樹脂
１２１、１２２ 電極
２８１、２８２ 端子部

Claims (5)

  1. アイランド部と、前記アイランド部から隔てられた端子部とを有するリードフレームと、
    前記アイランド部に搭載され、且つ、電極を有する半導体チップと、
    前記半導体チップ上に形成され、且つ、前記電極の少なくとも一部を露出する開口部を持つ絶縁膜と、
    前記開口部によって露出された前記電極を覆い、且つ、前記電極と前記端子部とを電気的に接続する板状コネクタと、
    を備えることを特徴とする半導体装置。
  2. 前記開口部及び前記板状コネクタは、前記電極に対応した形状及び大きさを持つ、ことを特徴とする請求項１に記載の半導体装置。
  3. アイランド部と、前記アイランド部から隔てられた端子部とを有するリードフレームを準備し、
    前記アイランド部に、電極を有する半導体チップを搭載し、
    前記電極の少なくとも一部を露出する開口部を持つ絶縁膜を、前記半導体チップ上に形成し、
    前記開口部によって露出された前記電極を覆うように、前記電極と前記端子部とを電気的に接続する板状コネクタを設ける、
    ことを特徴する半導体装置の製造方法。
  4. 半導体装置及び電子部品が搭載されたアプリケーションボードであって、
    前記半導体装置は、
    アイランド部と、前記アイランド部から隔てられた端子部とを有するリードフレームと、
    前記アイランド部に搭載され、且つ、電極を有する半導体チップと、
    前記半導体チップ上に形成され、且つ、前記電極の少なくとも一部を露出する開口部を持つ絶縁膜と、
    前記開口部によって露出された前記電極を覆い、且つ、前記電極と前記端子部とを電気的に接続する板状コネクタと、
    を備える、ことを特徴とするアプリケーションボード。
  5. 前記半導体装置と前記電子部品とを一体的に封止するモールド樹脂をさらに備える、請求項４に記載のアプリケーションボード。
JP2013185616A 2013-09-06 2013-09-06 半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード Pending JP2015053402A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013185616A JP2015053402A (ja) 2013-09-06 2013-09-06 半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード
CN201420091111.3U CN204011406U (zh) 2013-09-06 2014-02-28 半导体装置和搭载了半导体装置以及电子部件的应用板
US14/199,515 US20150069592A1 (en) 2013-09-06 2014-03-06 Semiconductor device, method of manufacturing same, and application board mounted with same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185616A JP2015053402A (ja) 2013-09-06 2013-09-06 半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード

Publications (1)

Publication Number Publication Date
JP2015053402A true JP2015053402A (ja) 2015-03-19

Family

ID=52051366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185616A Pending JP2015053402A (ja) 2013-09-06 2013-09-06 半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード

Country Status (3)

Country Link
US (1) US20150069592A1 (ja)
JP (1) JP2015053402A (ja)
CN (1) CN204011406U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019049214A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置

Also Published As

Publication number Publication date
US20150069592A1 (en) 2015-03-12
CN204011406U (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
KR101187903B1 (ko) 리드 프레임 및 이를 구비한 반도체 패키지
US20140029201A1 (en) Power package module and manufacturing method thereof
US9337612B2 (en) Laser component and method for its production
US8624367B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
JP6432792B2 (ja) 回路構成体及び電気接続箱
JP6226068B2 (ja) 半導体装置
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
CN103426869B (zh) 层叠封装件及其制造方法
JP6345608B2 (ja) 半導体装置
US20150262915A1 (en) Semiconductor device and module
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
WO2018123584A1 (ja) 回路構成体及び電気接続箱
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
JP2011228528A (ja) パワーブロック及びそれを用いたパワー半導体モジュール
JP2015053402A (ja) 半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード
JP2015053403A (ja) 放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置
JP6597916B2 (ja) 回路モジュールおよびその製造方法
JP5404454B2 (ja) 半導体装置及び半導体装置の製造方法
JP6236367B2 (ja) センサーモジュール及びセンサーモジュールの製造方法
JP2010199514A (ja) 回路構成体
JP5299492B2 (ja) 半導体装置
JP2015056540A (ja) 半導体装置及びその製造方法
JP2014053449A (ja) 半導体装置、半導体装置の製造方法
JP4965393B2 (ja) 樹脂封止型半導体装置
JP2009111104A (ja) 半導体装置、リードフレームおよびリードフレームの製造方法