JP2009111104A - 半導体装置、リードフレームおよびリードフレームの製造方法 - Google Patents

半導体装置、リードフレームおよびリードフレームの製造方法 Download PDF

Info

Publication number
JP2009111104A
JP2009111104A JP2007281053A JP2007281053A JP2009111104A JP 2009111104 A JP2009111104 A JP 2009111104A JP 2007281053 A JP2007281053 A JP 2007281053A JP 2007281053 A JP2007281053 A JP 2007281053A JP 2009111104 A JP2009111104 A JP 2009111104A
Authority
JP
Japan
Prior art keywords
element mounting
mounting portion
semiconductor device
lead frame
internal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007281053A
Other languages
English (en)
Inventor
Nobuhiro Urakawa
宣浩 浦川
Junichi Ueno
順一 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007281053A priority Critical patent/JP2009111104A/ja
Publication of JP2009111104A publication Critical patent/JP2009111104A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ダイパッドとインナーリードとの間に封止樹脂クラックが発生するのを抑制することができる半導体装置を提供する。
【解決手段】インナーリード３の端部（インナーリード折り曲げ部３ａ）とダイパッド２の端部（ダイパッド折り曲げ部２ａ）を互いに逆方向に折り曲げ、インナーリード３とダイパッド２との間の距離を広げる。
【選択図】図１

Description

本発明は、半導体装置、リードフレームおよびリードフレームの製造方法に関する。
近年の電子機器の多機能化および小型化に伴い、半導体装置においても多機能化および薄型化が進んでいる。これに伴い、半導体装置の内部に搭載される半導体素子の微細化が進行してきており、半導体素子の発熱が問題となってきた。そのため、高い放熱性を有する半導体装置が必要となってきた。高い放熱性を有する従来の半導体装置としては、リードフレームのダイパッドの素子搭載面とは反対側の面を封止樹脂の表面から露出した構造や、半導体装置の表面に熱伝導率の高い金属板を貼り付けた構造、リードフレームのダイパッドの面積を大きくした構造のものが知られている。
以下、従来のＱＦＰパッケージについて詳細に説明する。図３は従来の半導体装置（ＱＦＰパッケージ）の構成を示す図であり、（ａ）は該半導体装置を上面側から見た平面図、（ｂ）は該半導体装置の側面図、（ｃ）は該半導体装置の内部構成の概略を示す断面図、（ｄ）は該半導体装置の内部構成の概略を示す平面図である。
図３に示すように、該半導体装置は、リードフレームのダイパッド１２上に四辺形の半導体素子１１が載置されている。また、ダイパッド１２には、対角線方向に沿って外方に伸びる４本の吊りリード１７が接続されている。
また、隣り合う吊りリード１７の間には、一端がダイパッド１２側へ突出して配置されたリードフレームのインナーリード１３が設けられている。また、半導体素子１１とインナーリード１３とは金属細線１４により電気的に接続されている。
また、半導体素子１１、ダイパッド１２、金属細線１４、インナーリード１３および吊りリード１７はモールド樹脂体１６より樹脂封止されており、このモールド樹脂体１６により該半導体装置の外形が構成されている。また、リードフレームのアウターリード１５は、モールド樹脂体１６の側方に突出しており、ガルウィング状に折り曲げられている。
次に、該半導体装置の製造方法について説明する。
まず、導電性板状部材をエッチング加工またはプレス加工して、ダイパッド１２と、４本の吊りリード１７と、複数本のリード部とを一体として形成し、リードフレームを作製する。次に、吊りリード１７の曲げ部を形成するためのプレス加工を行う。次に、ダイパッド１２の素子搭載面に半導体素子１１を載置し、導電性接着剤を用いて固定する。
次に、半導体素子１１の電極パッド１１ａとインナーリード１３とを金属細線１４を用いて接続する。次に、半導体素子１１、ダイパッド１２、金属細線１４、インナーリード１３および吊りリード１７を、モールド樹脂体１６を用いて樹脂封止する。次に、アウターリード１５の先端部を切り離し、ガルウィング状に折り曲げて、ＱＦＰパッケージを得る。
以上のように、半導体素子を樹脂パッケージの中に搭載することにより、半導体素子を外部の環境から保護して、電気的な接続を構成することにより半導体素子を機能させることが可能となる。しかしながら、このような半導体装置は、半導体素子の動作時に発する熱を外部へ効率よく放散することが必要となる。
そこで、ダイパッドの面積を大きくして半導体素子が発する熱をダイパッドから効率よく封止樹脂へ伝達して放熱することで、半導体装置の外部に金属板を貼り付けて放熱性を向上させる高コストな構造や、半導体装置の封止樹脂の表面からダイパッドの素子搭載面とは反対側の面を露出させる電気的な絶縁性を損なう構造を採用する必要がなくなる。
しかしながら、このダイパッド面積を半導体素子よりも大きくした従来の半導体装置は、熱的ストレスや機械的なストレスを受けた際に封止樹脂とリードフレームの界面に発生するせん断などの応力により、ダイパッドの端部に大きな応力集中が発生して、ダイパッド端部や、ダイパッドに近接するインナーリードの端部の状態が不安定となってしまう。ダイパッドと封止樹脂の密着性が向上するようにダイパッドの端部を折り曲げた構成の半導体装置（例えば、特許文献１参照。）でも、ダイパッドとインナーリードとの間の距離が近い場合には、ダイパッドとインナーリードとの間の封止樹脂にクラックが発生する可能性がある。
特開平５−３２６８１３号公報
本発明は、上記問題点に鑑み、ダイパッド面積を大きくした場合でも、ダイパッド端部に発生する応力によってダイパッドとインナーリードとの間に封止樹脂クラックが発生するのを抑制できる半導体装置、リードフレームおよびリードフレームの製造方法を提供することを目的とする。
本発明の請求項１記載の半導体装置は、素子搭載部と、前記素子搭載部の素子搭載面に搭載された半導体素子と、前記半導体素子に金属細線を介して電気的に接続する内部端子と、前記素子搭載部、前記半導体素子、前記金属細線および前記内部端子を樹脂封止する封止樹脂と、前記内部端子に電気的に接続する外部端子とを有する半導体装置であって、前記内部端子の前記素子搭載部側の端部と前記素子搭載部の端部は、互いに逆方向に折り曲げられていることを特徴とする。
また、本発明の請求項２記載の半導体装置は、請求項１記載の半導体装置であって、前記素子搭載部の素子搭載面側を上方向とした場合、前記内部端子は、その平坦部が前記素子搭載部の平坦部よりも上に位置していることを特徴とする。
また、本発明の請求項３記載の半導体装置は、請求項１もしくは２のいずれかに記載の半導体装置であって、前記素子搭載部の素子搭載面側を上方向とした場合、前記素子搭載部の端部の折り曲げ方向は下方向であり、前記内部端子の端部の折り曲げ方向は上方向であることを特徴とする。
また、本発明の請求項４記載のリードフレームは、素子搭載部と、一端が前記素子搭載部側に突出する内部端子とを有するリードフレームであって、前記内部端子の前記素子搭載部側の端部と前記素子搭載部の端部は、互いに逆方向に折り曲げられていることを特徴とする。
また、本発明の請求項５記載のリードフレームは、請求項４記載のリードフレームであって、前記素子搭載部の半導体素子が搭載される面側を上方向とした場合、前記内部端子は、その平坦部が前記素子搭載部の平坦部よりも上に位置していることを特徴とする。
また、本発明の請求項６記載のリードフレームは、請求項４もしくは５のいずれかに記載のリードフレームであって、前記素子搭載部の半導体素子が搭載される面側を上方向とした場合、前記素子搭載部の端部の折り曲げ方向は下方向であり、前記内部端子の端部の折り曲げ方向は上方向であることを特徴とする。
また、本発明の請求項７記載のリードフレームの製造方法は、素子搭載部と、一端が前記素子搭載部側に突出する内部端子とを有するリードフレームの製造方法であって、前記内部端子の前記素子搭載部側の端部と前記素子搭載部の端部を互いに逆方向に折り曲げるに際し、折り曲げ前の状態では前記内部端子の端部と前記素子搭載部の端部はつながっており、前記内部端子の端部と前記素子搭載部の端部との間を切断すると同時に、それらの端部を互いに逆方向に折り曲げることを特徴とする。
本発明の好ましい形態によれば、放熱性を向上させるなどの目的でダイパッドの面積を大きくした場合であっても、ダイパッドの面積を損なうことなく、またリードフレームの製造コストや半導体装置の製造コストを増加させることなく、ダイパッド端部に発生する応力によってダイパッドとインナーリードとの間に封止樹脂クラックが発生するのを抑制することができ、安定した品質の半導体装置を実現することが可能となり、高い放熱性を有する半導体装置を安価に提供することができる。
本発明の実施の形態に係る半導体装置およびリードフレームについて、図面に基づいて説明する。図１は本発明の実施の形態に係る半導体装置の構成を示す図であり、（ａ）は該半導体装置を上面側から見た平面図、（ｂ）は該半導体装置の側面図、（ｃ）は該半導体装置の内部構成の概略を示す断面図、（ｄ）は該半導体装置の内部構成の概略を示す平面図である。
図１に示すように、本実施の形態に係る半導体装置は、外形を構成するモールド樹脂体６の側面から側方に突出するリードフレームのアウターリード（外部端子）５が、パッケージ底面側にガルウィング状に折り曲げられたＱＦＰパッケージの構成をしている。
この半導体装置は、リードフレームのダイパッド（素子搭載部）２の素子搭載面に半導体素子１が搭載されている。また、ダイパッド２は、複数本の吊りリード７により支持されている。また、隣り合う吊りリードの間には、一端がダイパッド２側へ突出して配置されたリードフレームのインナーリード（内部端子）３が設けられている。
また、半導体素子１上に形成されている電極パッド１ａとインナーリード３とは金属細線４により電気的に接続されている。また、半導体素子１、ダイパッド２、インナーリード３、金属細線４および吊りリード７はモールド樹脂体６により樹脂封止されており、このモールド樹脂体６により半導体装置の外形が構成されている。
また、インナーリード３と一体形成されているアウターリード５は、上述したように、モールド樹脂体６の側面から側方に突出しており、パッケージ底面側にガルウィング状に折り曲げられている。
また、リードフレームのダイパッド２、吊りリード７、インナーリード３およびアウターリード５は導電性部材からなる。また、半導体素子１は、導電性または絶縁性の接着剤を用いてダイパッド２の素子搭載面に固着されている。
続いて、リードフレームの折り曲げ部について説明をする。
ダイパッド２の四辺の端部（ダイパッド折り曲げ部２ａ）は、半導体素子１を搭載するダイパッド２の素子搭載面に対して縦方向に折り曲げられている。また、インナーリード３のダイパッド２側の端部（インナーリード折り曲げ部３ａ）も、素子搭載面に対して縦方向に折り曲げられている。さらに、ダイパッド折り曲げ部２ａとインナーリード折り曲げ部３ａの折り曲げ方向は逆となっている。これにより、ダイパッド２の面積を損なうことなく、ダイパッド２とインナーリード３との間の距離を広げることができるため、高い放熱性を実現できるとともに、ダイパッド２とインナーリード３との間の封止樹脂クラックの発生を抑制することができる。
また、ダイパッド２の素子搭載面側を上方向とした場合、インナーリード３の平坦部がダイパッド２の平坦部よりも高くなるようにすれば、ダイパッド２とインナーリード３と間の距離をより広げることができ、封止樹脂クラックを抑制する効果をより高めることができる。
また、ダイパッド折り曲げ部２ａを素子搭載面側とは逆向きに折り曲げ、且つインナーリード折り曲げ部３ａを素子搭載面側に折り曲げれば、インナーリード３の平坦部をダイパッド２の平坦部よりも高くすることと合わせて、ダイパッド２とインナーリード３との間の距離をさらに広げることができ、封止樹脂クラックを抑制する効果をさらに高めることができる。
また、これらのダイパッド折り曲げ部２ａとインナーリード折り曲げ部３ａは、それぞれリードフレームを加工製造する際の折り曲げ加工により形成することが可能であり、本半導体装置に使用するリードフレームは、リードフレームの製造コストや半導体装置の製造コストを増加させることなく製造することができる。
続いて、本実施の形態に係るリードフレームの製造方法について説明する。図２は、本半導体装置に使用するリードフレームの製造方法を説明するための図であり、（ａ）はインナーリードの端部をダイパッドの端部から切断する工程をリードフレームの上面側から見た平面図、（ｂ）はその工程の断面図である。
図２に示すように、ダイパッド２の端部とインナーリード３の端部が繋がっている部分を切断部８にて切断すると同時に、それらの端部を互いに逆方向に折り曲げることにより、ダイパッド折り曲げ部２ａとインナーリード折り曲げ部３ａを同時に形成する。このようにすれば、切断時に端材が発生しないため、単層のリードフレームから形成するダイパッドのサイズを最大にすることができる。
本発明にかかる半導体装置、リードフレームおよびリードフレームの製造方法は、ダイパッドの面積を大きくした場合であっても、ダイパッドとインナーリードとの間に封止樹脂クラックが発生するのを抑制でき、高機能で高速動作を要求される半導体デバイスや、高耐圧仕様の半導体デバイスに必要となる高い放熱性を必要とする半導体装置に有用である。
本発明の実施の形態に係る半導体装置の構成を示す図 本発明の実施の形態に係るリードフレームの製造方法を説明するための図 従来の半導体装置の構成を示す図
符号の説明
１ 半導体素子
１ａ 電極パッド
２ ダイパッド
２ａ ダイパッド折り曲げ部
３ インナーリード
３ａ インナーリード折り曲げ部
４ 金属細線
５ アウターリード
６ モールド樹脂体
７ 吊りリード
８ 切断部
１１ 半導体素子
１１ａ 電極パッド
１２ ダイパッド
１３ インナーリード
１４ 金属細線
１５ アウターリード
１６ モールド樹脂体
１７ 吊りリード

Claims (7)

  1. 素子搭載部と、前記素子搭載部の素子搭載面に搭載された半導体素子と、前記半導体素子に金属細線を介して電気的に接続する内部端子と、前記素子搭載部、前記半導体素子、前記金属細線および前記内部端子を樹脂封止する封止樹脂と、前記内部端子に電気的に接続する外部端子とを有する半導体装置であって、前記内部端子の前記素子搭載部側の端部と前記素子搭載部の端部は、互いに逆方向に折り曲げられていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、前記素子搭載部の素子搭載面側を上方向とした場合、前記内部端子は、その平坦部が前記素子搭載部の平坦部よりも上に位置していることを特徴とする半導体装置。
  3. 請求項１もしくは２のいずれかに記載の半導体装置であって、前記素子搭載部の素子搭載面側を上方向とした場合、前記素子搭載部の端部の折り曲げ方向は下方向であり、前記内部端子の端部の折り曲げ方向は上方向であることを特徴とする半導体装置。
  4. 素子搭載部と、一端が前記素子搭載部側に突出する内部端子とを有するリードフレームであって、前記内部端子の前記素子搭載部側の端部と前記素子搭載部の端部は、互いに逆方向に折り曲げられていることを特徴とするリードフレーム。
  5. 請求項４記載のリードフレームであって、前記素子搭載部の半導体素子が搭載される面側を上方向とした場合、前記内部端子は、その平坦部が前記素子搭載部の平坦部よりも上に位置していることを特徴とするリードフレーム。
  6. 請求項４もしくは５のいずれかに記載のリードフレームであって、前記素子搭載部の半導体素子が搭載される面側を上方向とした場合、前記素子搭載部の端部の折り曲げ方向は下方向であり、前記内部端子の端部の折り曲げ方向は上方向であることを特徴とするリードフレーム。
  7. 素子搭載部と、一端が前記素子搭載部側に突出する内部端子とを有するリードフレームの製造方法であって、前記内部端子の前記素子搭載部側の端部と前記素子搭載部の端部を互いに逆方向に折り曲げるに際し、折り曲げ前の状態では前記内部端子の端部と前記素子搭載部の端部はつながっており、前記内部端子の端部と前記素子搭載部の端部との間を切断すると同時に、それらの端部を互いに逆方向に折り曲げることを特徴とするリードフレームの製造方法。
JP2007281053A 2007-10-30 2007-10-30 半導体装置、リードフレームおよびリードフレームの製造方法 Pending JP2009111104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007281053A JP2009111104A (ja) 2007-10-30 2007-10-30 半導体装置、リードフレームおよびリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007281053A JP2009111104A (ja) 2007-10-30 2007-10-30 半導体装置、リードフレームおよびリードフレームの製造方法

Publications (1)

Publication Number Publication Date
JP2009111104A true JP2009111104A (ja) 2009-05-21

Family

ID=40779285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007281053A Pending JP2009111104A (ja) 2007-10-30 2007-10-30 半導体装置、リードフレームおよびリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2009111104A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059614A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体装置の製造方法、半導体装置、およびリードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059614A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体装置の製造方法、半導体装置、およびリードフレーム

Similar Documents

Publication Publication Date Title
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US20150171000A1 (en) Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
JP6780635B2 (ja) 半導体モジュール
JP5414644B2 (ja) 半導体装置
JP5098301B2 (ja) 電力用半導体装置
JP2007305671A (ja) リードフレーム及びそれを用いた半導体装置
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
JP4530863B2 (ja) 樹脂封止型半導体装置
JP4904104B2 (ja) 半導体装置
US9318422B2 (en) Flat no-lead package and the manufacturing method thereof
JP6909630B2 (ja) 半導体装置
JP2009111104A (ja) 半導体装置、リードフレームおよびリードフレームの製造方法
JP4012501B2 (ja) フラックスのフラッシング改善のためにハウジング缶とダイとの間の間隔を大きくした高電圧半導体デバイスのハウジング
JP2005353713A (ja) 半導体装置
JP6479258B2 (ja) 樹脂封止型電力半導体装置の製造方法
JP2009164511A (ja) 半導体装置およびその製造方法
JP2008282927A (ja) 光半導体用パッケージ、光半導体装置、及びその製造方法
JP2007150044A (ja) 半導体装置
JP6549003B2 (ja) 半導体装置
JP2016004792A (ja) 半導体装置とその製造方法および機器
JP4994883B2 (ja) 樹脂封止型半導体装置
JP4305326B2 (ja) 半導体パッケージの製造方法
JP2008235724A (ja) 半導体装置
JP2009158825A (ja) 半導体装置
JP2014236101A (ja) 半導体装置