JP4305326B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP4305326B2
JP4305326B2 JP2004243108A JP2004243108A JP4305326B2 JP 4305326 B2 JP4305326 B2 JP 4305326B2 JP 2004243108 A JP2004243108 A JP 2004243108A JP 2004243108 A JP2004243108 A JP 2004243108A JP 4305326 B2 JP4305326 B2 JP 4305326B2
Authority
JP
Japan
Prior art keywords
terminal electrode
semiconductor package
semiconductor element
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004243108A
Other languages
English (en)
Other versions
JP2006060153A (ja
Inventor
昭久 栄森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004243108A priority Critical patent/JP4305326B2/ja
Publication of JP2006060153A publication Critical patent/JP2006060153A/ja
Application granted granted Critical
Publication of JP4305326B2 publication Critical patent/JP4305326B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体パッケージの製造方法に関する。詳しくは、複数の互いに独立した端子電極を非導電材料で固定した後に半導体素子と端子電極をボンディングワイヤーにより接続することによって、端子電極の多列化を容易に実現すると共に接続信頼性の向上を図ろうとした半導体パッケージの製造方法に係るものである。
従来、半導体パッケージは、金属板を精密プレスによる打ち抜きやエッチングによって所望のパターンが形成され、半導体素子を固定するためのダイパッド101や複数のリード102を有する図7で示す様なリードフレーム103を使用し、リードフレームのダイパッド上に半導体素子を固定すると共に、半導体素子とリードの先端部(端子電極)をワイヤーボンディングした後、半導体素子やボンディングワイヤーを含むリード内側を絶縁性の樹脂で封止し、不要なリードフレーム部分を切断除去すると共に、パッケージから突出するリードを切断することによって製造されていた(例えば、特許文献1参照。)。
ここで、近年、端子電極の多列化が求められており、図8で示す様にリードとリードとの間に補助リード104を形成し、この補助リードの先端部105を端子電極として機能させることによって端子電極の多列化を実現していた。
特開2002−280493号公報
しかしながら、上記した端子電極の多列化方法では、リードとリードとの間に補助リードを形成するためにリード間隔を広げる必要があり、半導体パッケージの小型化の要求に応じることが困難であった。なお、補助リードを形成して端子電極の多列化を図る方法では技術的な問題から2列が限界であった。
更に、補助リードの形成も極めて困難であり、組み立てコストが増加してしまうという不都合もあった。
本発明は、以上の点に鑑みて創案されたものであって、容易に端子電極の多列化が可能である半導体パッケージの製造方法を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る半導体パッケージの製造方法は、テープ上に複数の互いに独立した端子電極を形成する工程と、前記端子電極を非導電材料で固定する工程と、半導体素子を搭載する工程と、前記半導体素子と前記端子電極をボンディングワイヤーによって接続する工程と、前記半導体素子、前記端子電極及び前記ボンディングワイヤーを樹脂封止する工程と、前記樹脂を切断する工程を備える。
ここで、テープ上に複数の互いに独立した端子電極を形成した後に、端子電極を非導電材料で固定することによって、接続信頼性を向上させることができる。即ち、端子電極を固定しない場合にはワイヤーボンド接続時の超音波信号が伝わらずに接続不良を生じる恐れがあるが、端子電極を非導電材料で固定することによって、ワイヤーボンド接続時の超音波振動が確実に伝わり接続信頼性の向上を図ることができる。
なお、非導電材料の種類にもよるが、非導電材料の厚みが端子電極の高さの1/2以上の厚みである場合にワイヤーボンドの超音波接続時の端子電極の移動を防ぐことができる。
また、半導体素子、端子電極及びボンディングワイヤーを樹脂封止することによって、複数の半導体パッケージが結合した半導体パッケージの結合体を得ることができ、樹脂を切断することによって、半導体パッケージの結合体から個々の半導体パッケージを得ることができる。
上記した本発明の半導体パッケージの製造方法では、容易に端子電極の多列化を行なうことができる。
また、端子電極を固定した状態でワイヤーボンディング作業を行なうために、ワイヤーボンド接続時の超音波振動等が確実に伝わり接続信頼性の高い半導体パッケージを得ることができる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図1及び図2は本発明を適用した半導体パッケージの製造方法の一例を説明するための模式的な断面図である。
本発明を適用した半導体パッケージの製造方法の一例では、先ず、図1(a)で示す様に、耐熱性を有する支持テープ1の表面に銅薄膜2を形成した後に、汎用のフォトリソグラフィー技術及びエッチング技術を用いて銅薄膜のエッチングを行い、図1(b)で示す様に、所定の間隔で規則的に整列した多数の端子電極3を形成する。
ここで、後述するトランスファーモールド技術によって端子電極の間隙に樹脂材料を充填する際には、300℃程度にまで温度が上昇することも考えられるために、樹脂材料の充填の際の温度に耐えられる程度の耐熱性を有する支持テープを用いている。
また、支持テープの表面に形成する薄膜は、導電性を有する薄膜であればいかなるものであっても良く、必ずしも銅薄膜である必要は無い。
更に、端子電極は必ずしも支持テープの表面に形成された銅薄膜をエッチングすることによって形成する必要は無く、支持テープの表面にそれぞれの端子電極をマウントしても良い。
また、端子電極は後述するワイヤーボンディングを行なうことにより半導体素子と外部基板とを電気的に接続することができるのであれば、その形状はいかなる形状であっても構わないが、樹脂材料で端子電極を固定していたとしても支持テープを剥離した後に端子電極が欠落することも考えられ、かかる端子電極の欠落を抑制するために、図3(a)や図3(b)で示す様に、符号aで示す外部基板と接続する外部基板接続面と比較して符号bで示すボンディングワイヤー接続面が大きくなる様に形成された方が好ましい。
なお、ボンディングワイヤー接続面を大きく形成することによって、後述するワイヤーボンディング作業の容易化を図ることもできる。
次に、汎用のトランスファーモールド技術を用いて図1(c)で示す様に、端子電極の間隙に樹脂材料4を充填する。
ここで、ワイヤーボンド接続時の超音波振動を確実に伝え、接続信頼性を向上させるためには樹脂材料によって端子電極が固定されていれば充分であり、必ずしも端子電極の間隙に樹脂材料を充填する必要は無い。但し、より確実に端子電極を固定する為には樹脂材料によって端子電極の間隙を充填したほうが好ましい。なお、端子電極の間隙を端子電極の高さの例えば1/2程度の厚みの樹脂材料で端子電極を固定している場合には、端子電極の高さの1/2程度のスタンドオフを確保することができる。
なお、本実施例では、トランスファーモールド技術によって端子電極の間隙に樹脂材料を充填しているが、端子電極の間隙に樹脂材料を充填することができるのであれば印刷法等いかなる方法であっても構わない。
また、本実施例では非導電材料として樹脂材料を用いているが、端子電極同士を絶縁した状態で固定することができればいかなる非導電材料であっても良く、樹脂材料に限定されないのは勿論である。
続いて、図1(d)で示す様に、樹脂材料で間隙を充填した端子電極から支持テープの剥離を行った後に、図2(e)で示す様に、銀ペースト、または導電性接着剤を介して半導体素子5を端子電極に搭載し、半導体素子と端子電極とを金細線から成るボンディングワイヤー6によって電気的に接続するワイヤーボンディング作業を行なう。
ここで、本実施例では、半導体素子を端子電極に搭載することにより半導体素子裏面と、銀ペーストまたは導電性接着剤が端子電極とを電気的に接続し、端子電極を通じて半導体素子のグランド電位を確保することができる。なお、半導体チップのグランド電位が強化できれば半導体素子のラッチアップの防止ができる。
また、本実施例では、ボンディングワイヤー接続面が支持テープ側となる様に端子電極を形成し、支持テープの剥離を行なった後に半導体素子を端子電極に搭載しているが、外部電極接続面が支持テープ側となる様に端子電極を形成して半導体素子を端子電極に搭載しても良い。但し、ボンディングワイヤー接続面が支持テープ側となる様に端子電極を形成し、端子電極の間隙に樹脂材料を充填した後に支持テープを剥離した方が、半導体素子の搭載面の平坦化を図ることができ、半導体素子を安定して搭載することができると考えられるために、ボンディングワイヤー接続面が支持テープ側となる様に端子電極を形成した方が好ましい。
続いて、汎用のトランスファーモールド技術を用いて図2(f)で示す様に、半導体素子、ボンディングワイヤー及び端子電極をモールド樹脂7により封止を行うことによって、半導体パッケージの結合体8を得ることができる。
なお、モールド樹脂による封止は、半導体素子、ボンディングワイヤー及び端子電極を封止することができれば充分であり、必ずしもトランスファーモールド技術を用いて樹脂封止を行なう必要は無く、例えば、ポッティングモールド技術によって樹脂封止を行なっても良いが、生産性を考慮するとトランスファーモールド技術による樹脂封止の方が好ましいと考えられる。
次に、図2(g)で示す様に半導体パッケージの結合体をダイシングブレード9により半導体パッケージの結合体を個片化することによって、図2(h)で示す様な半導体パッケージを得ることができる。
本発明を適用した半導体パッケージの製造方法の一例では、個々に独立した多数の端子電極を樹脂材料で固定した状態で樹脂封止することによって、容易に端子電極の多列化が可能である。
なお、特開2003−31730号公報で提案されている半導体パッケージの製造方法によっても、個々に独立した多数の端子電極を得ることができ、容易に端子電極の多列化が可能であるとも考えられるが、かかる技術では樹脂封止をした後に個々に独立した多数の端子電極を形成すべくリードの切断を行なう必要があり、後述するリードを切断することによる不具合が生じてしまう。
また、端子電極の間隙に樹脂材料を充填することにより端子電極を樹脂材料で固定した状態でワイヤーボンド接続を行なうために、ワイヤーボンド接続時の超音波振動等が確実に伝わり、ワイヤーボンド接続の信頼性の向上を図ることができる。
更に、半導体パッケージの結合体をダイシングブレードによって個片化する際にリードを切断する必要が無いために、半導体パッケージの品質及び歩留りの向上を図ることができる。即ち、従来の半導体パッケージの製造方法の様に、ダイシングブレードによってモールド樹脂のみならずリードをも切断する必要がある場合には、ダイシングの際にリードを構成する銅等の金属の粘性によって隣り合うリード同士が電気的に接続してしまい、ショート等の不具合が生じる恐れがあるが、独立した端子電極を用いて、ダイシングブレードによってリードを切断する必要が無い本発明を適用した半導体パッケージの製造方法では、この様な不具合が無く、半導体パッケージの品質及び歩留りの向上を図ることができる。
また、本発明を適用した半導体パッケージの製造方法の一例では、上記の様にダイシングブレードによって個片化する際にリードを切断する必要が無いために、半導体パッケージの側面にリードが露出しておらず、静電気ダメージに強い半導体パッケージを得ることができる。
また、本発明を適用した半導体パッケージの一例では、ダイパッドとしての役割を果たす端子電極と、半導体素子と外部基板とを電気的に接続する役割を果たす端子電極との差異が構造上無いため、即ち、全ての端子電極がダイパッドとしての役割及び半導体素子と外部基板とを電気的に接続する役割を担うことができるために、搭載する半導体素子の大きさに柔軟に対応することが可能である。
即ち、半導体素子を搭載するダイパッドが形成され、半導体素子とボンディングワイヤーによって電気的に接続するリードが形成されたリードフレームを使用する従来の半導体パッケージの製造方法では、リードフレームの形状によって定められた一定の半導体素子を用いた半導体パッケージのみしか製造することができないが、本発明を適用した半導体パッケージの製造方法では、規則的に整列した端子電極のいずれの場所に半導体素子を搭載しても良く、また、外部基板との接続を考慮した上である程度自由にワイヤーボンディングができるために、搭載する半導体素子の大きさに柔軟に対応することができる。
なお、上記した本発明を適用した半導体パッケージの製造方法の一例では、同一大きさの半導体素子を端子電極に搭載し、半導体パッケージの中には単一の半導体素子が搭載された半導体パッケージの製造方法を例に挙げて説明を行ったが、この様な製造方法に限定されることは無く、例えば、図4(a)で示す様に異なる大きさの半導体素子を含む半導体パッケージを同一プロセスにおいて製造しても良いし、図4(b)で示す様に端子電極に搭載された2つの半導体素子を同一の半導体パッケージに含む様なものであっても良く、また、図4(c)で示す様に端子電極に搭載された半導体素子の上に接着剤を介して更に半導体素子を搭載した様な半導体パッケージであっても良い。なお、図4中符号cで示す点線は個片化する際にダイシングブレードによって切断する箇所を表している。
図5は本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式的な図である。
本発明を適用した半導体パッケージの製造方法の他の一例では、先ず、図5(a)で示す様に、後述するダイシング作業の際におけるダイシングテープとしての機能をも兼ねた支持テープ表面のダイパッド領域10の周辺領域に銅から成る端子電極をマウントによって形成する。なお、本実施例では、外部電極接続面が支持テープ側となる様に端子電極をマウントする。
ここで、ワイヤーボンディング作業やトランスファーモールド技術による樹脂封止の際の温度に耐えられる程度の耐熱性を有する支持テープを用いる点及び外部基板接続面と比較してボンディングワイヤー接続面が大きくなる様に形成された端子電極が好ましい点は上記した本発明を適用した半導体パッケージの製造方法の一例と同様である。
次に、印刷法を用いて図5(b)で示す様に、端子電極の間隙に樹脂材料を充填する。
なお、本実施例では端子電極の間隙に樹脂材料を充填する際に、ダイパット領域には樹脂材料は充填せず、後述する工程で支持テープ上に半導体素子を搭載しているが、ダイパット領域にも樹脂材料を充填し、後述する工程でダイパット領域に充填された樹脂材料の上に半導体素子を搭載しても良い。
次に、図5(c)で示す様に、ダイパット領域のシート上に半導体素子を搭載し、半導体素子と端子電極とを金細線から成るボンディングワイヤーによって電気的に接続するワイヤーボンディング作業を行なった後に、汎用のトランスファーモールド技術を用いて図6(d)で示す様に、半導体素子、ボンディングワイヤー及び端子電極をモールド樹脂により封止を行うことによって、半導体パッケージの結合体を得ることができる。
なお、モールド樹脂による樹脂封止は必ずしもトランスファーモールド技術を用いて樹脂封止を行なう必要は無く、ポッティングモールド技術によって樹脂封止を行なっても良いが、生産性を考慮するとトランスファーモールド技術による樹脂封止の方が好ましいと考えられる点は上記した本発明を適用した半導体パッケージの製造方法の一例と同様である。
続いて、図6(e)で示す様にダイシングブレードによって半導体パッケージの結合体を個片化した後に支持テープから剥離することによって、図6(f)で示す様な半導体パッケージを得ることができる。
本発明を適用した半導体パッケージの製造方法の他の一例では、上記した本発明を適用した半導体パッケージの製造方法の一例と同様に容易に端子電極の多列化が可能であると共に個片化する際にリードを切断する必要が無く、半導体パッケージの品質及び歩留りの向上を図ることができる。また、静電気ダメージに強い半導体パッケージを得ることができる。
更に、本発明を適用した半導体パッケージの製造方法の他の一例によって得られる半導体パッケージは端子電極の外部基板接続面がモールド樹脂より突出しているために、モールド樹脂の下面と端子電極の外部基板接続面との距離である図6中符号dで示すスタンドオフを大きくとることができる。よって半導体パッケージをマザーボードに実装する際にマザーボードに付着した異物による半導体パッケージの浮き上がりを低減でき、端子電極のテンプラ不良を抑制することができる。
なお、異なる大きさの半導体素子を含む半導体パッケージを同一のプロセスで製造しても良いし、2つ以上の半導体素子を含む半導体パッケージであっても良い点は上記した本発明を適用した半導体パッケージの製造方法の一例と同様である。
本発明を適用した半導体パッケージの製造方法の一例を説明するための模式的な図(1)である。 本発明を適用した半導体パッケージの製造方法の一例を説明するための模式的な図(2)である。 端子電極の形状を説明するための模式的な断面図である。 本発明を適用した半導体パッケージの製造方法の変形例を説明するための平面図である。 本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式的な図(1)である。 本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式的な図(2)である。 従来のリードフレームを説明するための図(1)である。 従来のリードフレームを説明するための図(2)である。
符号の説明
1 支持テープ
2 銅薄膜
3 端子電極
4 樹脂材料
5 半導体素子
6 ボンディングワイヤー
7 モールド樹脂
8 半導体パッケージの結合体
9 ダイシングブレード
10 ダイパッド領域

Claims (1)

  1. テープの表面に導電性を有する薄膜を形成する工程と、
    前記薄膜のエッチングを行うことで、前記テープ上に複数の互いに独立した端子電極をマトリクス状に形成する工程と、
    前記端子電極同士の間隙に同端子電極の前記テープとは反対側の面と略同一高さまで非導電材料を充填し、全ての前記端子電極の前記テープとは反対側の面を露出した状態で前記端子電極を固定する工程と、
    前記端子電極を固定した後に、前記テープを除去する工程と、
    前記端子電極の前記テープが貼り付けられていた面に半導体素子を搭載する工程と、
    前記半導体素子と前記端子電極の前記テープが貼り付けられていた面をボンディングワイヤーによって接続する工程と、
    前記半導体素子、前記端子電極及び前記ボンディングワイヤーを樹脂封止する工程と、
    前記樹脂を切断する工程を備える
    半導体パッケージの製造方法。
JP2004243108A 2004-08-24 2004-08-24 半導体パッケージの製造方法 Expired - Fee Related JP4305326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004243108A JP4305326B2 (ja) 2004-08-24 2004-08-24 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004243108A JP4305326B2 (ja) 2004-08-24 2004-08-24 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2006060153A JP2006060153A (ja) 2006-03-02
JP4305326B2 true JP4305326B2 (ja) 2009-07-29

Family

ID=36107344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004243108A Expired - Fee Related JP4305326B2 (ja) 2004-08-24 2004-08-24 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4305326B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5629969B2 (ja) 2008-09-29 2014-11-26 凸版印刷株式会社 リードフレーム型基板の製造方法と半導体装置の製造方法
JP2015082547A (ja) 2013-10-22 2015-04-27 セイコーエプソン株式会社 回路モジュール及びその製造方法

Also Published As

Publication number Publication date
JP2006060153A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
US6841414B1 (en) Saw and etch singulation method for a chip package
JP2002076228A (ja) 樹脂封止型半導体装置
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2005057067A (ja) 半導体装置およびその製造方法
JP5953703B2 (ja) リードフレームおよび半導体装置
US20050158917A1 (en) Manufacturing method for resin sealed semiconductor device
TW201021186A (en) Lead frame board, method of forming the same, and semiconductor device
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
WO2014128796A1 (ja) 半導体装置
JP4159348B2 (ja) 回路装置の製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
CN102804363A (zh) 半导体装置及半导体装置的制造方法
JP4305326B2 (ja) 半導体パッケージの製造方法
JP2011014661A (ja) パッケージの製造方法、及び半導体装置
JP2006237503A (ja) 半導体装置およびその製造方法
CN113257766A (zh) 半导体装置及其制造方法
JP2010087442A (ja) 半導体装置及びその製造方法
JP4531073B2 (ja) 半導体装置
JP4137981B2 (ja) 半導体装置の製造方法
JP2004266195A (ja) 半導体パッケージの製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP4670284B2 (ja) 基板の製造方法
JP4207671B2 (ja) 半導体パッケージの製造方法
US9984980B2 (en) Molded lead frame device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090420

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees