JP4305326B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4305326B2 JP4305326B2 JP2004243108A JP2004243108A JP4305326B2 JP 4305326 B2 JP4305326 B2 JP 4305326B2 JP 2004243108 A JP2004243108 A JP 2004243108A JP 2004243108 A JP2004243108 A JP 2004243108A JP 4305326 B2 JP4305326 B2 JP 4305326B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- semiconductor package
- semiconductor element
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
更に、補助リードの形成も極めて困難であり、組み立てコストが増加してしまうという不都合もあった。
また、端子電極を固定した状態でワイヤーボンディング作業を行なうために、ワイヤーボンド接続時の超音波振動等が確実に伝わり接続信頼性の高い半導体パッケージを得ることができる。
本発明を適用した半導体パッケージの製造方法の一例では、先ず、図1(a)で示す様に、耐熱性を有する支持テープ1の表面に銅薄膜2を形成した後に、汎用のフォトリソグラフィー技術及びエッチング技術を用いて銅薄膜のエッチングを行い、図1(b)で示す様に、所定の間隔で規則的に整列した多数の端子電極3を形成する。
更に、端子電極は必ずしも支持テープの表面に形成された銅薄膜をエッチングすることによって形成する必要は無く、支持テープの表面にそれぞれの端子電極をマウントしても良い。
なお、ボンディングワイヤー接続面を大きく形成することによって、後述するワイヤーボンディング作業の容易化を図ることもできる。
即ち、半導体素子を搭載するダイパッドが形成され、半導体素子とボンディングワイヤーによって電気的に接続するリードが形成されたリードフレームを使用する従来の半導体パッケージの製造方法では、リードフレームの形状によって定められた一定の半導体素子を用いた半導体パッケージのみしか製造することができないが、本発明を適用した半導体パッケージの製造方法では、規則的に整列した端子電極のいずれの場所に半導体素子を搭載しても良く、また、外部基板との接続を考慮した上である程度自由にワイヤーボンディングができるために、搭載する半導体素子の大きさに柔軟に対応することができる。
本発明を適用した半導体パッケージの製造方法の他の一例では、先ず、図5(a)で示す様に、後述するダイシング作業の際におけるダイシングテープとしての機能をも兼ねた支持テープ表面のダイパッド領域10の周辺領域に銅から成る端子電極をマウントによって形成する。なお、本実施例では、外部電極接続面が支持テープ側となる様に端子電極をマウントする。
なお、本実施例では端子電極の間隙に樹脂材料を充填する際に、ダイパット領域には樹脂材料は充填せず、後述する工程で支持テープ上に半導体素子を搭載しているが、ダイパット領域にも樹脂材料を充填し、後述する工程でダイパット領域に充填された樹脂材料の上に半導体素子を搭載しても良い。
2 銅薄膜
3 端子電極
4 樹脂材料
5 半導体素子
6 ボンディングワイヤー
7 モールド樹脂
8 半導体パッケージの結合体
9 ダイシングブレード
10 ダイパッド領域
Claims (1)
- テープの表面に導電性を有する薄膜を形成する工程と、
前記薄膜のエッチングを行うことで、前記テープ上に複数の互いに独立した端子電極をマトリクス状に形成する工程と、
前記端子電極同士の間隙に同端子電極の前記テープとは反対側の面と略同一高さまで非導電材料を充填し、全ての前記端子電極の前記テープとは反対側の面を露出した状態で前記端子電極を固定する工程と、
前記端子電極を固定した後に、前記テープを除去する工程と、
前記端子電極の前記テープが貼り付けられていた面に半導体素子を搭載する工程と、
前記半導体素子と前記端子電極の前記テープが貼り付けられていた面をボンディングワイヤーによって接続する工程と、
前記半導体素子、前記端子電極及び前記ボンディングワイヤーを樹脂封止する工程と、
前記樹脂を切断する工程を備える
半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243108A JP4305326B2 (ja) | 2004-08-24 | 2004-08-24 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243108A JP4305326B2 (ja) | 2004-08-24 | 2004-08-24 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006060153A JP2006060153A (ja) | 2006-03-02 |
JP4305326B2 true JP4305326B2 (ja) | 2009-07-29 |
Family
ID=36107344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004243108A Expired - Fee Related JP4305326B2 (ja) | 2004-08-24 | 2004-08-24 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4305326B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5629969B2 (ja) | 2008-09-29 | 2014-11-26 | 凸版印刷株式会社 | リードフレーム型基板の製造方法と半導体装置の製造方法 |
JP2015082547A (ja) | 2013-10-22 | 2015-04-27 | セイコーエプソン株式会社 | 回路モジュール及びその製造方法 |
-
2004
- 2004-08-24 JP JP2004243108A patent/JP4305326B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006060153A (ja) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6642609B1 (en) | Leadframe for a semiconductor device having leads with land electrodes | |
US6841414B1 (en) | Saw and etch singulation method for a chip package | |
JP2002076228A (ja) | 樹脂封止型半導体装置 | |
JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
JP5953703B2 (ja) | リードフレームおよび半導体装置 | |
US20050158917A1 (en) | Manufacturing method for resin sealed semiconductor device | |
TW201021186A (en) | Lead frame board, method of forming the same, and semiconductor device | |
US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
WO2014128796A1 (ja) | 半導体装置 | |
JP4159348B2 (ja) | 回路装置の製造方法 | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
CN102804363A (zh) | 半导体装置及半导体装置的制造方法 | |
JP4305326B2 (ja) | 半導体パッケージの製造方法 | |
JP2011014661A (ja) | パッケージの製造方法、及び半導体装置 | |
JP2006237503A (ja) | 半導体装置およびその製造方法 | |
CN113257766A (zh) | 半导体装置及其制造方法 | |
JP2010087442A (ja) | 半導体装置及びその製造方法 | |
JP4531073B2 (ja) | 半導体装置 | |
JP4137981B2 (ja) | 半導体装置の製造方法 | |
JP2004266195A (ja) | 半導体パッケージの製造方法 | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
JP4670284B2 (ja) | 基板の製造方法 | |
JP4207671B2 (ja) | 半導体パッケージの製造方法 | |
US9984980B2 (en) | Molded lead frame device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |