JP2015082547A - 回路モジュール及びその製造方法 - Google Patents

回路モジュール及びその製造方法 Download PDF

Info

Publication number
JP2015082547A
JP2015082547A JP2013219025A JP2013219025A JP2015082547A JP 2015082547 A JP2015082547 A JP 2015082547A JP 2013219025 A JP2013219025 A JP 2013219025A JP 2013219025 A JP2013219025 A JP 2013219025A JP 2015082547 A JP2015082547 A JP 2015082547A
Authority
JP
Japan
Prior art keywords
wiring board
molding material
wiring
circuit module
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013219025A
Other languages
English (en)
Inventor
井上　仁
Hitoshi Inoue
仁 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013219025A priority Critical patent/JP2015082547A/ja
Priority to US14/515,851 priority patent/US9252124B2/en
Priority to CN201410566266.2A priority patent/CN104576545B/zh
Publication of JP2015082547A publication Critical patent/JP2015082547A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29699—Material of the matrix
    • H01L2224/29794—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/297 - H01L2224/29791
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29799—Base material
    • H01L2224/298—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29839—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】配線基板に実装されてモールド材でモールドされた少なくとも１つの半導体チップを含む回路モジュールにおいて、モールド材に亀裂を生じさせることなくモールド材を配線基板の端面に沿って除去できるようにする。【解決手段】この回路モジュールは、１つの方向に長い形状を有する配線基板と、配線基板に実装された少なくとも１つの半導体チップと、少なくとも１つの半導体チップをモールドするモールド材とを含み、配線基板の長手方向と略平行な方向におけるモールド材の端面が、配線基板の一部の領域の端面に沿ってダイシングにより形成されていることを特徴とする。【選択図】図２

Description

本発明は、配線基板に実装されてモールド材でモールドされた少なくとも１つの半導体チップを含む回路モジュール、及び、そのような回路モジュールの製造方法等に関する。
小型の回路モジュールにおいては、パッケージに封入されていない半導体チップ（ベアチップ）をワイヤーボンディング又はフリップチップボンディングによって配線基板に実装し、半導体チップ等を保護するために、配線基板上の半導体チップをモールド材でモールドすることが行われている。
例えば、複数の配線基板が連続して配列された母基板（マザーボード）に複数の半導体チップを実装し、それらの半導体チップをモールド材でモールドした後に、金型を用いた打ち抜き（ダイカッテング）によって母基板を切断することにより、複数の配線基板が分離される。その際に、配線基板の幅が狭い場合には、モールド材が配線基板の幅方向の両側にはみ出すので、打ち抜きの際に金型がモールド材を切断することになる。
しかしながら、モールド材は脆いので、モールド材の切断面に亀裂が生じると、モールド不良が生じて回路モジュールの歩留まりが低下してしまう。あるいは、配線基板の端面にモールド材の残渣が付着すると、モールド材の残渣を除去するための追加工程が必要になってしまう等の問題が生じていた。
特に、トランスファーモールド法によれば、複数の配線基板に実装された複数の半導体チップが一括して連続的にモールド材でモールドされるので、金型を用いた打ち抜きによってモールド材及び母基板を切断すると、モールド材に亀裂が生じ易い。また、スクライブ方式を用いてモールド材及び母基板を切断しても、モールド材に亀裂が生じ易い。このような理由から、モールド材を配線基板の端面に沿って除去することが困難であった。
関連する技術として、特許文献１には、特定の機能を備えた半導体装置の高集積化及び小型化を図ることができると共に、部品実装に係る製造工程の簡略化や効率化を図ることができる半導体装置内蔵基板モジュールの製造方法が開示されている。この製造方法においては、基板装置部に適用されるコア基板の領域（基板モジュール形成領域）が複数連続するように設定されているコア基板を、基板モジュール形成領域ごとにダイシングストリートに沿って切断して個片化することにより、半導体装置内蔵基板モジュールが複数個得られる。
特許文献１によれば、複数の基板モジュール形成領域が設定されているコア基板をダイシングストリートに沿って切断することにより、複数の基板モジュールが得られる。しかしながら、特許文献１には、モールド材でモールドされた複数の半導体装置が実装されたコア基板を切断することは開示されていない。また、コア基板の一端から他端までをダイシングによって切断すると、コア基板や絶縁層の残渣が多量に発生して、コンタミネーションの問題が発生する。
特開２０１３−１０５９９２号公報（段落０００６、００４８、００６５、図１２）
そこで、上記の点に鑑み、本発明の１つの目的は、配線基板に実装されてモールド材でモールドされた少なくとも１つの半導体チップを含む回路モジュールにおいて、モールド材に亀裂を生じさせることなくモールド材を配線基板の端面に沿って除去できるようにすることである。また、本発明の他の目的は、モールド材を配線基板の端面に沿って除去する際に、基板材料の残渣によるコンタミネーションを低減することである。
以上の課題を解決するため、本発明の１つの観点に係る回路モジュールは、１つの方向に長い形状を有する配線基板と、配線基板に実装された少なくとも１つの半導体チップと、少なくとも１つの半導体チップをモールドするモールド材とを具備し、配線基板の長手方向と略平行な方向におけるモールド材の端面が、配線基板の一部の領域の端面に沿ってダイシングにより形成されていることを特徴とする。
本発明の１つの観点に係る回路モジュールによれば、配線基板の長手方向と略平行な方向におけるモールド材の端面が、配線基板の一部の領域の端面に沿ってダイシングにより形成されるので、モールド材に亀裂を生じさせることなくモールド材を配線基板の端面に沿って除去することができる。また、モールド材をダイシングによって切断する際に、配線基板の一部の領域以外を切断しないようにして、基板材料の残渣によるコンタミネーションを低減することができる。
例えば、配線基板の長手方向と略平行な方向におけるモールド材の端面が、配線基板の一部の領域の端面と共に、モールド材の硬化後にダイシングにより形成されても良い。その場合には、配線基板の長手方向と略平行な方向におけるモールド材の切断面が、配線基板の一部の領域の切断面と面一の位置に形成されると共に、モールド材の形状が正確で切断面が緻密になる。
ここで、配線基板の他の領域の端面を、例えば、母基板を金型で打ち抜くことによって形成する場合には、配線基板の一部の領域の端面と、配線基板の他の領域の端面とが、異なる方法で形成されることになる。その場合には、配線基板の領域に応じて適切な切断方法を用いることができる。
また、配線基板の一部の領域の端面が、配線基板の長手方向における他の領域の端面よりも、配線基板の幅方向に突出していることが望ましい。これにより、配線基板の長手方向における他の領域に影響を与えることなく、モールド材を切断することができる。
さらに、配線基板の長手方向と略直交する方向において、モールド材が切断されていないことが望ましい。その場合には、モールド材の切断方向を１つの方向に限定して、回路モジュールの製造工程を簡素化することができる。
また、配線基板の幅が、配線基板の長手方向におけるモールド材の長さよりも小さいことが望ましい。その場合には、配線基板の幅方向に小さいサイズを有する回路モジュールを実現することができる。
以上において、少なくとも１つの半導体チップが、パッケージに封入されていない半導体チップを含み、配線基板にワイヤーボンディングによって実装されていても良い。パッケージに封入されていない半導体チップを用いることにより、配線基板を小型化することが可能である。
また、本発明の１つの観点に係る回路モジュールの製造方法は、第１の方向に長い形状を各々が有し、第１の方向と直交する第２の方向に接続部を介して連続する複数の配線基板、及び、少なくとも複数の配線基板の第２の方向における両端の接続部を支持するフレームを含む母基板を用意する工程（ａ）と、複数の配線基板の各々に少なくとも１つの半導体チップを実装する工程（ｂ）と、複数の配線基板に実装された複数の半導体チップを、第２の方向に連続するモールド材でモールドし、モールド材を加熱して硬化させる工程（ｃ）と、モールド材の硬化後に、複数の配線基板の接続部を該接続部上のモールド材と共にダイシングによって切断する工程（ｄ）とを具備する。
本発明の１つの観点に係る回路モジュールの製造方法によれば、配線基板の接続部を該接続部上のモールド材と共にダイシングによって切断することにより、モールド材に亀裂を生じさせることなくモールド材を配線基板の端面に沿って除去することができる。
ここで、工程（ｄ）が、複数の配線基板の接続部以外の領域において母基板を切断することなく、複数の配線基板の接続部を該接続部上のモールド材と共にダイシングによって切断することを含むようにしても良い。その場合には、接続部以外の領域において母基板がダイシングによって切断されないので、基板材料の残渣によるコンタミネーションを低減することができる。
また、母基板のフレームが、複数の配線基板の第２の方向における両端の接続部を支持すると共に、各々の配線基板の第１の方向における両端部を支持する場合に、回路モジュールの製造方法が、工程（ｄ）の後に、各々の配線基板の第１の方向における両端部を切断して、母基板のフレームから各々の配線基板を分離する工程（ｅ）をさらに具備しても良い。その場合には、母基板のフレームによって支持された複数の配線基板に対する電気特性の検査等の処理が終了した後に、各々の配線基板を分離することができる。
モールディング工程におけるワークピースを示す概略図。 ダイシング工程におけるワークピースを示す概略図。 本発明の一実施形態に係る回路モジュールの外観の例を示す平面図。 本発明の第１の実施形態に係る回路モジュールの製造方法を示す図。 本発明の第２の実施形態に係る回路モジュールの製造方法を示す図。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図１は、本発明の一実施形態に係る回路モジュールを製造するためのモールディング工程におけるワークピースを示す概略図である。図１（Ａ）は、ワークピースの平面図であり、図１（Ｂ）は、ワークピースの側面図である。このワークピースは、母基板（マザーボード）１０と、少なくとも１列に配置された複数の半導体チップ２０と、それらの半導体チップ２０をモールドするモールド材３０とを含んでいる。
母基板１０は、少なくとも１列に配置された複数の配線基板１１と、それらの配線基板１１を支持するフレーム１２とを含んでいる。母基板１０は、例えば、ガラスエポキシ基板を金型で打ち抜くことによって製造される。一度に複数の回路モジュールを製造するために、複数の配線基板１１を含む母基板１０が用いられる。図１（Ａ）においては、一例として、多数の配線基板１１が複数の行及び複数の列に配置された母基板１０が示されている。ここで、「行」とは、図中のＸ軸方向における複数の配線基板１１の並びをいい、「列」とは、図中のＹ軸方向における複数の配線基板１１の並びをいう。
図１（Ａ）に示すように、各々の配線基板１１は、第１の方向（図中のＸ軸方向）に長い形状を有している。また、各々の列に配置された複数の配線基板１１は、配線基板１１の長手方向である第１の方向と直交する第２の方向（配線基板１１の幅方向：図中のＹ軸方向）に接続部１１ａを介して連続している。
母基板１０のフレーム１２は、少なくとも各々の列に配置された複数の配線基板１１のＹ軸方向における両端の接続部１１ａを支持している。さらに、母基板１０のフレーム１２は、図１（Ａ）に示すように、各々の配線基板１１のＸ軸方向における両端部を支持しても良い。
各々の配線基板１１には、少なくとも１つの半導体チップ２０が実装されている。半導体チップ２０は、パッケージに封入されていない半導体チップ（ベアチップ）でも良い。ベアチップを用いることにより、配線基板１１を小型化することが可能である。ベアチップは、ワイヤーボンディング又はフリップチップボンディングによって配線基板１１に実装される。
配線基板１１の幅が狭いので、個々の半導体チップ２０を独立してモールドすることは困難である。そこで、モールド材３０は、Ｙ軸方向に１列に配置された複数の配線基板１１に実装された複数の半導体チップ２０をモールドするようにＹ軸方向に連続している。モールド材３０は、トランスファーモールド法又はスクリーン印刷法等によって形成される。モールド材３０としては、例えば、熱硬化性樹脂が用いられ、特に、熱硬化性のエポキシ系樹脂が適している。
図１（Ａ）には、トランスファーモールド法に用いられるポット４１及びランナー４２が示されている。ポット４１は、熱硬化性樹脂の粉末を押し固めた樹脂タブレットを収容する容器である。熱硬化性樹脂は、加熱すると一旦溶融し、そのまま加熱を続けると化学反応が進んで硬化する。ランナー４２は、溶融した熱硬化性樹脂の狭い通り道である。
トランスファーモールド法においては、複数の半導体チップ２０が実装された母基板１０上に金型が固定され、ポット４１内で加熱されて一旦溶融した熱硬化性樹脂をランナー４２から金型の中に注入することにより、加熱された金型の中で熱硬化性樹脂が硬化する。金型の冷却後、配線基板１１から金型が取り外される。
このようにモールド封止を行うことにより、半導体チップ２０やワイヤーボンディングの金（Ａｕ）線を、外部からの応力や湿気や汚染物質から守ることができる。ただし、配線基板１１の幅が狭い場合には、モールド材３０が配線基板１１の幅方向の両側にはみ出してしまう。従って、はみ出したモールド材３０を除去して、回路モジュールの幅を所定の範囲内に収める必要がある。
図２は、本発明の一実施形態に係る回路モジュールを製造するためのダイシング工程におけるワークピースを示す概略図である。図２（Ａ）は、ワークピースの平面図であり、図２（Ｂ）は、図２（Ａ）のＢ−Ｂ'におけるワークピースの側面断面図である。図２（Ａ）において、矢印は、ダイシングブレードの通過軌跡を示している。
図２（Ａ）に示すように、ダイシングブレードは、母基板１０のフレーム１２が存在しない位置において母基板１０の底面よりも低い高さまで挿入され、Ｘ軸方向と略平行な方向に移動して配線基板１１の接続部１１ａ及びモールド材３０を切断した後に、母基板１０のフレーム１２に達する前に引き上げられる。従って、配線基板１１の接続部１１ａ以外の領域において母基板１０は切断されない。
図２（Ｂ）に示すように、ダイシングブレード５０は、Ｘ軸方向における配線基板１１の端面１１ｂよりも外側（図中左側）を通過して、配線基板１１の接続部１１ａを、接続部１１ａ上のモールド材３０と共に切断する。その結果、図２（Ａ）に示すように、Ｘ軸方向と略平行な方向におけるモールド材３０の端面が、配線基板１１の一部の領域（接続部１１ａが切断された後に残る凸型領域）の端面１１ｃに沿ってダイシングにより形成されることになる。
一方、モールド材３０の硬化後にモールド材３０を金型で打ち抜くと、モールド材３０は脆いので、モールド材３０の切断面が粗くなって、モールド材３０の切断面に亀裂が生じるおそれがある。また、母基板１０の全体をダイシングブレード５０によって切断すると、基板材料の残渣が多量に発生して、コンタミネーションの問題が発生する。
本実施形態によれば、Ｘ軸方向と略平行な方向におけるモールド材３０の端面が、配線基板１１の一部の領域の端面１１ｃに沿ってダイシングにより形成されるので、モールド材３０に亀裂を生じさせることなくモールド材３０を配線基板１１の端面に沿って除去することができる。また、モールド材３０をダイシングによって切断する際に、配線基板１１の一部の領域以外を切断しないようにして、基板材料の残渣によるコンタミネーションを低減することができる。
ただし、モールド材３０の硬化前にダイシングを行うと、モールド材３０の形状が変形してしまう。従って、Ｘ軸方向と略平行な方向におけるモールド材３０の端面が、配線基板１１の一部の領域の端面１１ｃと共に、モールド材３０の硬化後にダイシングにより形成されることが望ましい。
その場合には、Ｘ軸方向と略平行な方向におけるモールド材３０の切断面が、配線基板１１の一部の領域の切断面と面一の位置に形成されると共に、モールド材３０の形状が正確で切断面が緻密になる。従って、モールド材３０の端面がモールド材３０の硬化後にダイシングにより形成されたか否かは、モールド材３０の形状を観察したり、モールド材３０の切断面における表面粗さを測定したりすることによって判定することができる。
ここで、配線基板１１の他の領域の端面を、例えば、母基板１０を金型で打ち抜くことによって形成する場合には、配線基板１１の一部の領域の端面１１ｃと、配線基板１１の他の領域の端面１１ｂとが、異なる方法で形成されることになる。なお、「異なる方法」とは、基板を切断するための手段や条件が異なることを意味する。その場合には、配線基板１１の領域に応じて適切な切断方法を用いることができる。
また、配線基板１１の一部の領域の端面１１ｃが、配線基板１１の長手方向における他の領域の端面１１ｂよりも、配線基板１１の幅方向に突出していることが望ましい。これにより、配線基板１１の長手方向における他の領域に影響を与えることなく、モールド材３０を切断することができる。
このようにして、全ての配線基板１１の接続部１１ａが、モールド材３０と共に切断される。また、半導体チップ２０（図１）以外の電子部品を配線基板１１に実装する場合には、母基板１０に支持された複数の配線基板１１の第１又は第２の主面に、それらの電子部品が実装される。さらに、複数の配線基板１１に形成された回路の電気特性の検査が行われる。その後、各々の配線基板１１のＸ軸方向における両端部を切断することにより、母基板１０のフレーム１２から複数の配線基板１１が分離されて、個々の回路モジュールが完成する。
図３は、本発明の一実施形態に係る回路モジュールの外観の例を示す平面図である。この回路モジュールは、１つの方向に長い形状を有する配線基板１１と、配線基板１１に実装された少なくとも１つの半導体チップ２０（図１）と、少なくとも１つの半導体チップ２０をモールドするモールド材３０とを含んでいる。この回路モジュールは、配線基板１１の長手方向と略平行な方向におけるモールド材３０の端面３０ａが、配線基板１１の一部の領域の端面１１ｃに沿ってダイシングにより形成されていることを特徴とする。
ここで、配線基板１１の長手方向と略直交する方向において、モールド材３０が切断されていないことが望ましい。その場合には、モールド材３０の切断方向を１つの方向に限定して、回路モジュールの製造工程を簡素化することができる。また、配線基板１１の幅が、配線基板１１の長手方向におけるモールド材３０の長さよりも小さいことが望ましい。その場合には、配線基板１１の幅方向に小さいサイズを有する回路モジュールを実現することができる。
次に、本発明の第１の実施形態に係る回路モジュールの製造方法について、図１〜図４を参照しながら説明する。図４は、本発明の第１の実施形態に係る回路モジュールの製造方法を示すフローチャートである。この製造方法においては、モールド材３０がトランスファーモールド法によって形成される。
図４のステップＳ１１において、例えば、図１に示すような母基板１０が用意される。母基板１０は、Ｘ軸方向に長い形状を各々が有し、Ｘ軸方向と直交するＹ軸方向に接続部１１ａを介して連続する複数の配線基板１１と、少なくとも複数の配線基板１１のＹ軸方向における両端の接続部１１ａを支持するフレーム１２とを含んでいる。
ステップＳ１２において、各々の配線基板１１の第１の主面に少なくとも１つの半導体チップ２０が実装される。例えば、配線基板１１の第１の主面における所定の領域に、銀（Ａｇ）ペースト等の接着剤が塗布される。ベアチップの複数の外部接続電極（パッド）が配線基板１１と反対側を向いた状態で、配線基板１１の所定の領域にベアチップが搭載され、接着剤を加熱して硬化させることにより、配線基板１１にベアチップが固定される。さらに、ベアチップの複数の外部接続電極を、配線基板１１の第１の主面に設けられた複数の電極に金（Ａｕ）線等でそれぞれ接続することにより、ワイヤーボンディングが行われる。
ステップＳ１３において、モールド材３０が、トランスファーモールド法によって形成される。即ち、図１に示すように、各列の複数の配線基板１１に実装された複数の半導体チップ２０が、Ｙ軸方向に連続するモールド材３０でモールドされ、モールド材３０が加熱されて硬化する。トランスファーモールド法によって形成されるモールド材３０は、後の工程におけるリフロー処理にも耐えることができる。
ステップＳ１４において、モールド材３０の硬化後に、例えば、図２に示すように、複数の配線基板１１の接続部１１ａが、接続部１１ａ上のモールド材３０と共にダイシングによって切断される。このように、配線基板１１の接続部１１ａを接続部１１ａ上のモールド材３０と共にダイシングによって切断することにより、モールド材３０に亀裂を生じさせることなくモールド材３０を配線基板１１の端面に沿って除去することができる。
その際に、複数の配線基板１１の接続部１１ａ以外の領域において母基板１０を切断することなく、複数の配線基板１１の接続部１１ａを接続部１１ａ上のモールド材３０と共にダイシングによって切断することが望ましい。その場合には、接続部１１ａ以外の領域において母基板１０がダイシングによって切断されないので、基板材料の残渣によるコンタミネーションを低減することができる。
ステップＳ１５において、複数の配線基板１１の第１の主面に、半導体チップ２０以外の少なくとも１つの電子部品が表面実装によって実装される。例えば、クリーム半田印刷機によって複数の配線基板１１の第１の主面にクリーム半田が印刷され、チップマウンターによって複数の配線基板１１の第１の主面に電子部品が搭載される。その後、複数の配線基板１１をリフロー炉に通過させることによって半田が溶け、冷却後に固化した半田によって、複数の配線基板１１の第１の主面に電子部品が固定される。
ステップＳ１６において、複数の配線基板１１の第１の主面に対向する第２の主面に、少なくとも１つの電子部品が表面実装によって実装される。ステップＳ１６における電子部品の実装方法は、ステップＳ１５と同様である。
ステップＳ１７において、各々の配線基板１１の第１又は第２の主面に設けられた複数の測定用電極（パッド）に複数のプローブをそれぞれ当接させることにより、測定器を用いて、それぞれの配線基板１１に形成された回路の電気特性の検査が行われる。
以上において、母基板１０のフレーム１２は、複数の配線基板１１のＹ軸方向における両端の接続部１１ａを支持すると共に、各々の配線基板１１のＸ軸方向における両端部を支持しても良い。その場合には、ステップＳ１５〜Ｓ１７は、母基板１０のフレーム１２によって複数の配線基板１１が支持された状態で行われる。
従って、母基板１０のフレーム１２によって支持された複数の配線基板１１に対する電気特性の検査等の処理が終了した後に、ステップＳ１８において、各々の配線基板１１のＸ軸方向における両端部を、例えば、金型で打ち抜いて切断して、母基板１０のフレーム１２から各々の配線基板１１が分離される。これにより、図３に示すような個々の回路モジュールが完成する。
次に、本発明の第２の実施形態に係る回路モジュールの製造方法について、図１〜図３、及び、図５を参照しながら説明する。図５は、本発明の第２の実施形態に係る回路モジュールの製造方法を示すフローチャートである。この製造方法においては、モールド材３０がスクリーン印刷法によって形成される。
図５のステップＳ２１において、例えば、図１に示すような母基板１０が用意される。母基板１０は、Ｘ軸方向に長い形状を各々が有し、Ｘ軸方向と直交するＹ軸方向に接続部１１ａを介して連続する複数の配線基板１１と、少なくとも複数の配線基板１１のＹ軸方向における両端の接続部１１ａを支持するフレーム１２とを含んでいる。
ステップＳ２２において、複数の配線基板１１の第１の主面に、半導体チップ２０以外の少なくとも１つの電子部品が表面実装によって実装される。ステップＳ２２の詳細は、第１の実施形態におけるステップＳ１５と同様である。ただし、スクリーン印刷法によって形成されるモールド材３０はリフロー処理に弱いので、配線基板１１の第１の主面に対するリフロー処理は、モールディング処理に先立って行われる。
ステップＳ２３において、各々の配線基板１１の第１の主面に少なくとも１つの半導体チップ２０が実装される。ステップＳ２３の詳細は、第１の実施形態におけるステップＳ１２と同様である。
ステップＳ２４において、モールド材３０が、スクリーン印刷法によって形成される。モールド材３０としては、例えば、ペースト状の熱硬化性樹脂が用いられる。スクリーン印刷法とは、印刷対象の上に、開口部の有無でパターンが形成されたスクリーンを置き、スクリーンの上からペーストを塗布することにより、スクリーンの開口部における印刷対象のみにペーストを付着させる印刷方法である。スクリーン印刷法によって、各列の複数の配線基板１１に実装された複数の半導体チップ２０が、Ｙ軸方向に連続するモールド材３０でモールドされる。次に、脱泡処理を行うことにより、モールド材３０に含まれている気泡が除去される。その後、モールド材３０が加熱されて硬化する。
ステップＳ２５において、モールド材３０の硬化後に、例えば、図２に示すように、複数の配線基板１１の接続部１１ａが、接続部１１ａ上のモールド材３０と共にダイシングによって切断される。ステップＳ２５の詳細は、第１の実施形態におけるステップＳ１４と同様である。
ステップＳ２６において、複数の配線基板１１の第１の主面に対向する第２の主面に、少なくとも１つの電子部品が表面実装によって実装される。ステップＳ２６における電子部品の実装方法は、第１の実施形態におけるステップＳ１５と同様である。
ステップＳ２７において、各々の配線基板１１の第１又は第２の主面に設けられた複数の測定用電極（パッド）に複数のプローブをそれぞれ当接させることにより、測定器を用いて、それぞれの配線基板１１に形成された回路の電気特性の検査が行われる。
以上において、母基板１０のフレーム１２は、複数の配線基板１１のＹ軸方向における両端の接続部１１ａを支持すると共に、各々の配線基板１１のＸ軸方向における両端部を支持しても良い。その場合には、ステップＳ２６〜Ｓ２７は、母基板１０のフレーム１２によって複数の配線基板１１が支持された状態で行われる。
従って、母基板１０のフレーム１２によって支持された複数の配線基板１１に対する電気特性の検査等の処理が終了した後に、ステップＳ２８において、各々の配線基板１１のＸ軸方向における両端部を、例えば、金型で打ち抜いて切断して、母基板１０のフレーム１２から各々の配線基板１１が分離される。これにより、図３に示すような個々の回路モジュールが完成する。
上記の実施形態においては、配線基板として両面基板を用いる場合について説明したが、本発明は、以上説明した実施形態に限定されるものではない。例えば、本発明は、配線基板として片面基板を用いる場合においても利用可能であり、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
１０…母基板、１１…配線基板、１１ａ…配線基板の接続部、１１ｂ…配線基板の端面、１１ｃ…配線基板の一部の領域の端面、１２…フレーム、２０…半導体チップ、３０…モールド材、３０ａ…モールド材の端面、４１…ポット、４２…ランナー、５０…ダイシングブレード

Claims (10)

  1. １つの方向に長い形状を有する配線基板と、
    前記配線基板に実装された少なくとも１つの半導体チップと、
    前記少なくとも１つの半導体チップをモールドするモールド材と、
    を具備し、前記配線基板の長手方向と略平行な方向における前記モールド材の端面が、前記配線基板の一部の領域の端面に沿ってダイシングにより形成されていることを特徴とする回路モジュール。
  2. 前記配線基板の長手方向と略平行な方向における前記モールド材の端面が、前記配線基板の前記一部の領域の端面と共に、前記モールド材の硬化後にダイシングにより形成されている、請求項１記載の回路モジュール。
  3. 前記配線基板の前記一部の領域の端面と、前記配線基板の他の領域の端面とが、異なる方法で形成されている、請求項１又は２記載の回路モジュール。
  4. 前記配線基板の前記一部の領域の端面が、前記配線基板の長手方向における他の領域の端面よりも、前記配線基板の幅方向に突出している、請求項１〜３のいずれか１項記載の回路モジュール。
  5. 前記配線基板の長手方向と略直交する方向において、前記モールド材が切断されていない、請求項１〜４のいずれか１項記載の回路モジュール。
  6. 前記配線基板の幅が、前記配線基板の長手方向における前記モールド材の長さよりも小さい、請求項１〜５のいずれか１項記載の回路モジュール。
  7. 前記少なくとも１つの半導体チップが、パッケージに封入されていない半導体チップを含み、前記配線基板にワイヤーボンディングによって実装されている、請求項１〜６のいずれか１項記載の回路モジュール。
  8. 第１の方向に長い形状を各々が有し、第１の方向と直交する第２の方向に接続部を介して連続する複数の配線基板、及び、少なくとも前記複数の配線基板の第２の方向における両端の接続部を支持するフレームを含む母基板を用意する工程（ａ）と、
    前記複数の配線基板の各々に少なくとも１つの半導体チップを実装する工程（ｂ）と、
    前記複数の配線基板に実装された複数の半導体チップを、第２の方向に連続するモールド材でモールドし、前記モールド材を加熱して硬化させる工程（ｃ）と、
    前記モールド材の硬化後に、前記複数の配線基板の接続部を該接続部上の前記モールド材と共にダイシングによって切断する工程（ｄ）と、
    を具備する回路モジュールの製造方法。
  9. 工程（ｄ）が、前記複数の配線基板の接続部以外の領域において前記母基板を切断することなく、前記複数の配線基板の接続部を該接続部上の前記モールド材と共にダイシングによって切断することを含む、請求項８記載の回路モジュールの製造方法。
  10. 前記母基板のフレームが、前記複数の配線基板の第２の方向における両端の接続部を支持すると共に、各々の配線基板の第１の方向における両端部を支持し、
    工程（ｄ）の後に、各々の配線基板の第１の方向における両端部を切断して、前記母基板のフレームから各々の配線基板を分離する工程（ｅ）をさらに具備する、請求項８又は９記載の回路モジュールの製造方法。
JP2013219025A 2013-10-22 2013-10-22 回路モジュール及びその製造方法 Withdrawn JP2015082547A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013219025A JP2015082547A (ja) 2013-10-22 2013-10-22 回路モジュール及びその製造方法
US14/515,851 US9252124B2 (en) 2013-10-22 2014-10-16 Circuit module having a substrate, semiconductor chip, and molding material formed by dicing
CN201410566266.2A CN104576545B (zh) 2013-10-22 2014-10-21 电路模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013219025A JP2015082547A (ja) 2013-10-22 2013-10-22 回路モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015082547A true JP2015082547A (ja) 2015-04-27

Family

ID=52825504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013219025A Withdrawn JP2015082547A (ja) 2013-10-22 2013-10-22 回路モジュール及びその製造方法

Country Status (3)

Country Link
US (1) US9252124B2 (ja)
JP (1) JP2015082547A (ja)
CN (1) CN104576545B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124163A (ja) * 1998-10-16 2000-04-28 Sony Corp 半導体装置及びその製造方法
JP2002050644A (ja) * 2000-08-04 2002-02-15 Rohm Co Ltd チップ型半導体装置の製造方法
JP2002190565A (ja) * 2000-12-20 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドｉｃ及びその製造方法
JP2003249512A (ja) * 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002092567A (ja) 2000-09-13 2002-03-29 Dainippon Printing Co Ltd 半導体モジュールとその製造方法、および非接触型ｉｃカード
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
KR100868419B1 (ko) 2001-06-07 2008-11-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
JP4305326B2 (ja) 2004-08-24 2009-07-29 ソニー株式会社 半導体パッケージの製造方法
JP4951989B2 (ja) 2006-02-09 2012-06-13 富士通セミコンダクター株式会社 半導体装置
JP2011066193A (ja) 2009-09-17 2011-03-31 Rohm Co Ltd 光学装置および光学装置の製造方法
JP2013105992A (ja) 2011-11-16 2013-05-30 Casio Comput Co Ltd 半導体装置内蔵基板モジュール及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124163A (ja) * 1998-10-16 2000-04-28 Sony Corp 半導体装置及びその製造方法
JP2002050644A (ja) * 2000-08-04 2002-02-15 Rohm Co Ltd チップ型半導体装置の製造方法
JP2002190565A (ja) * 2000-12-20 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドｉｃ及びその製造方法
JP2003249512A (ja) * 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
US20150108665A1 (en) 2015-04-23
CN104576545B (zh) 2018-07-10
CN104576545A (zh) 2015-04-29
US9252124B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
US8053879B2 (en) Stacked semiconductor package and method for fabricating the same
JP5232394B2 (ja) 半導体装置の製造方法
JP2009212315A (ja) 半導体装置及びその製造方法
US20060180931A1 (en) Semiconductor package with plated connection
US9478472B2 (en) Substrate components for packaging IC chips and electronic device packages of the same
JP2009043767A (ja) 半導体装置及びその製造方法
EP2733727B1 (en) Packaging method of quad flat non-leaded package
JP2008137016A (ja) 半導体装置の製造方法
JP2008186891A (ja) モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
US20180047588A1 (en) Lead carrier structure and packages formed therefrom without die attach pads
JP6193665B2 (ja) 半導体装置の製造方法
JP2007088160A (ja) 半導体デバイスの製造方法、半導体デバイス、及び電子機器
US11081428B2 (en) Electronic device with three dimensional thermal pad
KR101280250B1 (ko) 금속접합 세라믹기판
US9252124B2 (en) Circuit module having a substrate, semiconductor chip, and molding material formed by dicing
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2004214430A (ja) 回路基板、これを使用して製造した成形品、及び成形品製造方法
JP6060619B2 (ja) 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法
KR100444163B1 (ko) 솔더조인트 강성 보강장치
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
JP2011044601A (ja) リードフレーム、パッケージ型電子部品及び電子機器
JP2010238994A (ja) 半導体モジュールおよびその製造方法
KR20090009137U (ko) 인쇄회로기판
US8399967B2 (en) Package structure
JP6687838B2 (ja) 半導体装置、実装基板及び半導体装置実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170612