JP2000124163A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000124163A JP2000124163A JP10294970A JP29497098A JP2000124163A JP 2000124163 A JP2000124163 A JP 2000124163A JP 10294970 A JP10294970 A JP 10294970A JP 29497098 A JP29497098 A JP 29497098A JP 2000124163 A JP2000124163 A JP 2000124163A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- element mounting
- resin
- semiconductor device
- resin sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 成形金型を共用できる一括封止方式を採用す
ると、樹脂封止時の内部応力の増加によりパッケージク
ラックやパッケージ剥離が発生しやすくなる。 【解決手段】 複数の素子搭載領域Ｓに区画された基板
１に対し、各々の素子搭載領域Ｓ内に半導体素子３を搭
載し、その素子搭載面ｆａ側を少なくとも２つ以上の素
子搭載領域Ｓを一括に覆う状態で樹脂封止した後、複数
の素子搭載領域Ｓを区画する区画ラインＬに沿って基板
１を分割する半導体装置の製造方法において、樹脂封止
する前に、素子搭載領域Ｓを区画する区画ラインＬに沿
って基板１にスリット状の貫通穴２を形成しておく。
ると、樹脂封止時の内部応力の増加によりパッケージク
ラックやパッケージ剥離が発生しやすくなる。 【解決手段】 複数の素子搭載領域Ｓに区画された基板
１に対し、各々の素子搭載領域Ｓ内に半導体素子３を搭
載し、その素子搭載面ｆａ側を少なくとも２つ以上の素
子搭載領域Ｓを一括に覆う状態で樹脂封止した後、複数
の素子搭載領域Ｓを区画する区画ラインＬに沿って基板
１を分割する半導体装置の製造方法において、樹脂封止
する前に、素子搭載領域Ｓを区画する区画ラインＬに沿
って基板１にスリット状の貫通穴２を形成しておく。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型の半導
体装置とその製造方法に関する。
体装置とその製造方法に関する。
【０００２】
【従来の技術】一般に、樹脂封止型の半導体装置では、
リードフレーム或いは樹脂製の基板に半導体素子を搭載
し、これを成形金型にセットして熱硬化性樹脂（エポキ
シ系樹脂等）により樹脂封止している。また、樹脂製の
基板を用いた半導体装置では、半導体素子が搭載された
面、すなわち片面のみを樹脂封止したもの（以下、片面
樹脂封止タイプと称す）がある。
リードフレーム或いは樹脂製の基板に半導体素子を搭載
し、これを成形金型にセットして熱硬化性樹脂（エポキ
シ系樹脂等）により樹脂封止している。また、樹脂製の
基板を用いた半導体装置では、半導体素子が搭載された
面、すなわち片面のみを樹脂封止したもの（以下、片面
樹脂封止タイプと称す）がある。
【０００３】従来、片面樹脂封止タイプの半導体装置を
製造する場合は、図１３（ａ），（ｂ）に示すように、
樹脂基板（以下、単に基板と称す）５１上に複数の半導
体素子５２を搭載し、これをワイヤボンディングしたの
ち、基板５１を成形金型の上型５３と下型５４とでクラ
ンプする。次に、成形金型のゲート５５を通してキャビ
ティ５６にモールド樹脂５７を注入・充填し、これによ
って各半導体素子５２を樹脂封止する。また、樹脂封止
後においては、各々のモールド樹脂５７の外形部分に沿
って基板５１をプレス加工で打ち抜くことにより、個片
に分割する。
製造する場合は、図１３（ａ），（ｂ）に示すように、
樹脂基板（以下、単に基板と称す）５１上に複数の半導
体素子５２を搭載し、これをワイヤボンディングしたの
ち、基板５１を成形金型の上型５３と下型５４とでクラ
ンプする。次に、成形金型のゲート５５を通してキャビ
ティ５６にモールド樹脂５７を注入・充填し、これによ
って各半導体素子５２を樹脂封止する。また、樹脂封止
後においては、各々のモールド樹脂５７の外形部分に沿
って基板５１をプレス加工で打ち抜くことにより、個片
に分割する。
【０００４】ところで、上述のように複数の半導体素子
５２を基板５１上で個別に樹脂封止する方式（以下、個
別封止方式と言う）では、樹脂封止の対象となる半導体
素子５２のサイズ等が変更になった場合に、変更前に使
用していた成形金型ではキャビティ５６のサイズが素子
サイズに適合しなくなるため、新たに成形金型を作製す
る必要がある。また、各種サイズの半導体素子５２を樹
脂封止するためには、それぞれの素子サイズ毎に専用の
成形金型を用意する必要がある。
５２を基板５１上で個別に樹脂封止する方式（以下、個
別封止方式と言う）では、樹脂封止の対象となる半導体
素子５２のサイズ等が変更になった場合に、変更前に使
用していた成形金型ではキャビティ５６のサイズが素子
サイズに適合しなくなるため、新たに成形金型を作製す
る必要がある。また、各種サイズの半導体素子５２を樹
脂封止するためには、それぞれの素子サイズ毎に専用の
成形金型を用意する必要がある。
【０００５】そこで従来においては、図１４（ａ），
（ｂ）に示すように、基板５１上に搭載された複数の半
導体素子５２のうち、例えば互いに隣り合う６つの半導
体素子５２を一つの組として同じキャビティ５６内に配
置し、各組毎に一体構造のモールド樹脂５７によって一
括に樹脂封止する方式（以下、一括封止方式と言う）が
ある。この一括封止方式では、樹脂封止後に、基板５１
を所定の区画ラインに沿って分割（切断）することによ
り、上記個別封止方式と同様の構造の半導体装置が得ら
れる。図１５はその具体的な構造を示すもので、図示し
た半導体装置では、個片基板５１ａに半導体素子５２が
搭載され、その素子搭載面の全域がモールド樹脂５７に
より樹脂封止された構造となっている。
（ｂ）に示すように、基板５１上に搭載された複数の半
導体素子５２のうち、例えば互いに隣り合う６つの半導
体素子５２を一つの組として同じキャビティ５６内に配
置し、各組毎に一体構造のモールド樹脂５７によって一
括に樹脂封止する方式（以下、一括封止方式と言う）が
ある。この一括封止方式では、樹脂封止後に、基板５１
を所定の区画ラインに沿って分割（切断）することによ
り、上記個別封止方式と同様の構造の半導体装置が得ら
れる。図１５はその具体的な構造を示すもので、図示し
た半導体装置では、個片基板５１ａに半導体素子５２が
搭載され、その素子搭載面の全域がモールド樹脂５７に
より樹脂封止された構造となっている。
【０００６】上記一括封止方式によれば、樹脂封止の対
象となる半導体素子５２のサイズ等が変更になった場合
でも、ベースとなる基板（分割前の基板）５１上におけ
る各組の半導体素子５２の配列ピッチや個数などを適宜
変更することにより、同一の成形金型を用いて各種サイ
ズの半導体素子５２を樹脂封止することができるため、
金型製作にかかる設備コストを大幅に削減することが可
能となる。
象となる半導体素子５２のサイズ等が変更になった場合
でも、ベースとなる基板（分割前の基板）５１上におけ
る各組の半導体素子５２の配列ピッチや個数などを適宜
変更することにより、同一の成形金型を用いて各種サイ
ズの半導体素子５２を樹脂封止することができるため、
金型製作にかかる設備コストを大幅に削減することが可
能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記一
括封止方式を採用した場合には、上記個別封止方式に比
較して、基板５１上でのモールド樹脂５７による樹脂封
止領域が拡大するため、樹脂封止時に基板５１とモール
ド樹脂５７との熱膨張係数差で生じる内部応力が増大し
てしまう。その結果、樹脂封止後に基板５１に反りが生
じたり、基板５１をダイシング装置で分割するときに、
上記内部応力によって発生する歪みでパッケージクラッ
クやパッケージ剥離が発生しやすくなる。
括封止方式を採用した場合には、上記個別封止方式に比
較して、基板５１上でのモールド樹脂５７による樹脂封
止領域が拡大するため、樹脂封止時に基板５１とモール
ド樹脂５７との熱膨張係数差で生じる内部応力が増大し
てしまう。その結果、樹脂封止後に基板５１に反りが生
じたり、基板５１をダイシング装置で分割するときに、
上記内部応力によって発生する歪みでパッケージクラッ
クやパッケージ剥離が発生しやすくなる。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
複数の素子搭載領域に区画された基板に対し、各々の素
子搭載領域内に半導体素子を搭載し、その素子搭載面側
を少なくとも２つ以上の素子搭載領域を一括に覆う状態
で樹脂封止した後、複数の素子搭載領域を区画する区画
ラインに沿って基板を分割する半導体装置の製造方法に
おいて、樹脂封止する前に、素子搭載領域を区画する区
画ラインに沿って基板に貫通穴を形成するようにしたも
のである。
複数の素子搭載領域に区画された基板に対し、各々の素
子搭載領域内に半導体素子を搭載し、その素子搭載面側
を少なくとも２つ以上の素子搭載領域を一括に覆う状態
で樹脂封止した後、複数の素子搭載領域を区画する区画
ラインに沿って基板を分割する半導体装置の製造方法に
おいて、樹脂封止する前に、素子搭載領域を区画する区
画ラインに沿って基板に貫通穴を形成するようにしたも
のである。
【０００９】この半導体装置の製造方法においては、素
子搭載領域を区画する区画ラインに沿って基板に貫通穴
を形成しておくことで、樹脂封止時に生じる内部応力が
貫通穴で分散される。また、基板を分割する際には、内
部応力によって発生する歪みのストレスが貫通穴によっ
て開放される。
子搭載領域を区画する区画ラインに沿って基板に貫通穴
を形成しておくことで、樹脂封止時に生じる内部応力が
貫通穴で分散される。また、基板を分割する際には、内
部応力によって発生する歪みのストレスが貫通穴によっ
て開放される。
【００１０】請求項４記載の発明は、複数の素子搭載領
域に区画された基板に対し、各々の素子搭載領域内に半
導体素子を搭載し、その素子搭載面側を少なくとも２つ
以上の素子搭載領域を一括に覆う状態で樹脂封止した
後、複数の素子搭載領域を区画する区画ラインに沿って
基板を分割する半導体装置の製造方法において、樹脂封
止する前に、基板の各々の素子搭載領域の周縁部を、樹
脂封止材料との密着性が高い材料でメッキ処理するよう
にしたものである。
域に区画された基板に対し、各々の素子搭載領域内に半
導体素子を搭載し、その素子搭載面側を少なくとも２つ
以上の素子搭載領域を一括に覆う状態で樹脂封止した
後、複数の素子搭載領域を区画する区画ラインに沿って
基板を分割する半導体装置の製造方法において、樹脂封
止する前に、基板の各々の素子搭載領域の周縁部を、樹
脂封止材料との密着性が高い材料でメッキ処理するよう
にしたものである。
【００１１】この半導体装置の製造方法においては、基
板の各々の素子搭載領域の周縁部を、樹脂封止材料との
密着性が高い材料でメッキ処理しておくことにより、樹
脂封止時には、素子搭載領域の周縁部において、樹脂封
止材料と基板との間に高い接着強度が得られる。
板の各々の素子搭載領域の周縁部を、樹脂封止材料との
密着性が高い材料でメッキ処理しておくことにより、樹
脂封止時には、素子搭載領域の周縁部において、樹脂封
止材料と基板との間に高い接着強度が得られる。
【００１２】請求項５記載の発明は、複数の素子搭載領
域に区画された基板に対し、各々の素子搭載領域内に半
導体素子を搭載し、その素子搭載面側を少なくとも２つ
以上の素子搭載領域を一括に覆う状態で樹脂封止した
後、複数の素子搭載領域を区画する区画ラインに沿って
基板を分割する半導体装置の製造方法において、樹脂封
止する前に、基板の各々の素子搭載領域の周縁部に、樹
脂封止材料との密着性が高い接触シートを貼着するよう
にしたものである。
域に区画された基板に対し、各々の素子搭載領域内に半
導体素子を搭載し、その素子搭載面側を少なくとも２つ
以上の素子搭載領域を一括に覆う状態で樹脂封止した
後、複数の素子搭載領域を区画する区画ラインに沿って
基板を分割する半導体装置の製造方法において、樹脂封
止する前に、基板の各々の素子搭載領域の周縁部に、樹
脂封止材料との密着性が高い接触シートを貼着するよう
にしたものである。
【００１３】この半導体装置の製造方法においては、基
板の各々の素子搭載領域の周縁部に、樹脂封止材料との
密着性が高い接触シートを貼着しておくことにより、樹
脂封止時には、素子搭載領域の周縁部において、樹脂封
止材料と基板との間に高い接着強度が得られる。
板の各々の素子搭載領域の周縁部に、樹脂封止材料との
密着性が高い接触シートを貼着しておくことにより、樹
脂封止時には、素子搭載領域の周縁部において、樹脂封
止材料と基板との間に高い接着強度が得られる。
【００１４】請求項６記載の半導体装置においては、個
片基板と、この個片基板に搭載された半導体素子と、個
片基板の素子搭載面の全域を樹脂封止するモールド樹脂
とを有し、個片基板の外周部をモールド樹脂で被覆し、
その被覆部分で個片基板とモールド樹脂とを互いに掛止
してなるものである。
片基板と、この個片基板に搭載された半導体素子と、個
片基板の素子搭載面の全域を樹脂封止するモールド樹脂
とを有し、個片基板の外周部をモールド樹脂で被覆し、
その被覆部分で個片基板とモールド樹脂とを互いに掛止
してなるものである。
【００１５】この半導体装置においては、個片基板の外
周部をモールド樹脂で被覆し、その被覆部分で個片基板
とモールド樹脂とを互いに掛止したことにより、その掛
止力が、パッケージクラックやパッケージ剥離に対する
抵抗力となって作用する。
周部をモールド樹脂で被覆し、その被覆部分で個片基板
とモールド樹脂とを互いに掛止したことにより、その掛
止力が、パッケージクラックやパッケージ剥離に対する
抵抗力となって作用する。
【００１６】請求項７記載の半導体装置においては、個
片基板と、この個片基板に搭載された半導体素子と、個
片基板の素子搭載面の全域を樹脂封止するモールド樹脂
とを有し、個片基板の周縁部でかつ該個片基板とモール
ド樹脂との界面に接着シートを介装してなるものであ
る。
片基板と、この個片基板に搭載された半導体素子と、個
片基板の素子搭載面の全域を樹脂封止するモールド樹脂
とを有し、個片基板の周縁部でかつ該個片基板とモール
ド樹脂との界面に接着シートを介装してなるものであ
る。
【００１７】この半導体装置においては、個片基板の周
縁部でかつ該個片基板とモールド樹脂との界面に接着シ
ートを介装したことにより、その接着シートによる接着
力が、パッケージクラックやパッケージ剥離に対する抵
抗力となって作用する。
縁部でかつ該個片基板とモールド樹脂との界面に接着シ
ートを介装したことにより、その接着シートによる接着
力が、パッケージクラックやパッケージ剥離に対する抵
抗力となって作用する。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１乃至図３は、
本発明に係る半導体装置の製造方法の第１実施形態を説
明する図である。先ず、半導体装置の製造に際しては、
ウエハからチップ状に切り出された複数の半導体素子
と、これら複数の半導体素子を搭載するための基板を用
意する。図１は本第１実施形態で採用した素子搭載用の
基板構造を示すもので、（ａ）はその平面図、（ｂ）は
その側断面図である。
て図面を参照しつつ詳細に説明する。図１乃至図３は、
本発明に係る半導体装置の製造方法の第１実施形態を説
明する図である。先ず、半導体装置の製造に際しては、
ウエハからチップ状に切り出された複数の半導体素子
と、これら複数の半導体素子を搭載するための基板を用
意する。図１は本第１実施形態で採用した素子搭載用の
基板構造を示すもので、（ａ）はその平面図、（ｂ）は
その側断面図である。
【００１９】図示のように、基板１は長尺状の薄い平板
構造をなすもので、その基材部分は例えば樹脂によって
構成されている。この基板１は、図中一点鎖線で示した
縦横の区画ラインＬによって複数の素子搭載領域Ｓに区
画されており、各々の素子搭載領域Ｓ内にそれぞれ一つ
の半導体素子が搭載されるようになっている。さらに樹
脂封止時には、互いに隣接して区画された４つの素子搭
載領域Ｓを一括に覆う状態（図中破線で囲んだ大きさ）
で、基板１の素子搭載面ｆａ側が樹脂封止されるように
なっている。
構造をなすもので、その基材部分は例えば樹脂によって
構成されている。この基板１は、図中一点鎖線で示した
縦横の区画ラインＬによって複数の素子搭載領域Ｓに区
画されており、各々の素子搭載領域Ｓ内にそれぞれ一つ
の半導体素子が搭載されるようになっている。さらに樹
脂封止時には、互いに隣接して区画された４つの素子搭
載領域Ｓを一括に覆う状態（図中破線で囲んだ大きさ）
で、基板１の素子搭載面ｆａ側が樹脂封止されるように
なっている。
【００２０】また、基板１には、各々の素子搭載領域Ｓ
を区画する区画ラインＬに沿ってスリット状の貫通穴２
が形成されている。さらに詳述すると、各々の貫通穴２
は、素子搭載領域Ｓ内に搭載される半導体素子（後述）
を４方向から挟む状態で、それぞれ縦横の区画ラインＬ
上に形成されている。これらの貫通穴２は、例えば基板
１の外形加工（成形、打ち抜き等）と同時に、或いは基
板１の外形加工後にプレスによる打ち抜きやドリルによ
る穴明け等で形成される。
を区画する区画ラインＬに沿ってスリット状の貫通穴２
が形成されている。さらに詳述すると、各々の貫通穴２
は、素子搭載領域Ｓ内に搭載される半導体素子（後述）
を４方向から挟む状態で、それぞれ縦横の区画ラインＬ
上に形成されている。これらの貫通穴２は、例えば基板
１の外形加工（成形、打ち抜き等）と同時に、或いは基
板１の外形加工後にプレスによる打ち抜きやドリルによ
る穴明け等で形成される。
【００２１】次に、上述のように形状加工された基板１
に対して、各々の素子搭載領域Ｓの中央部にダイボンド
材を塗布し、その上から、例えば吸着コレットにて吸着
した半導体素子（チップ）３を載せて加熱・加圧するこ
とにより、図２（ａ），（ｂ）に示すように、基板１上
の各々の素子搭載領域Ｓ内に半導体素子３をダイボンデ
ィングし固定する。さらに、こうして基板１上に搭載さ
れた半導体素子３と、基板１の素子搭載面ｆａに形成さ
れた配線パターン（不図示）とを、金線等のワイヤ４を
介して電気的に接続（ワイヤボンディング）する。
に対して、各々の素子搭載領域Ｓの中央部にダイボンド
材を塗布し、その上から、例えば吸着コレットにて吸着
した半導体素子（チップ）３を載せて加熱・加圧するこ
とにより、図２（ａ），（ｂ）に示すように、基板１上
の各々の素子搭載領域Ｓ内に半導体素子３をダイボンデ
ィングし固定する。さらに、こうして基板１上に搭載さ
れた半導体素子３と、基板１の素子搭載面ｆａに形成さ
れた配線パターン（不図示）とを、金線等のワイヤ４を
介して電気的に接続（ワイヤボンディング）する。
【００２２】続いて、素子搭載済の基板２を成形金型に
セットして樹脂封止を行う。この樹脂封止に際しては、
図３（ａ），（ｂ）に示すように、成形金型の上型５と
下型６で基板１をクランプ（挟持）する。このとき、上
型５に形成された各々のキャビティ７内には、それぞれ
複数の半導体素子３が配置される。すなわち、図１の基
板構造であれば、互いに隣接する素子搭載領域Ｓに搭載
された４つの半導体素子３が一つのキャビティ７内に配
置される。なお、図３においては、６つの半導体素子３
が一つのキャビティ７に配置された状態を例示してい
る。
セットして樹脂封止を行う。この樹脂封止に際しては、
図３（ａ），（ｂ）に示すように、成形金型の上型５と
下型６で基板１をクランプ（挟持）する。このとき、上
型５に形成された各々のキャビティ７内には、それぞれ
複数の半導体素子３が配置される。すなわち、図１の基
板構造であれば、互いに隣接する素子搭載領域Ｓに搭載
された４つの半導体素子３が一つのキャビティ７内に配
置される。なお、図３においては、６つの半導体素子３
が一つのキャビティ７に配置された状態を例示してい
る。
【００２３】このように成形金型（５，６）で基板１を
クランプした状態で、それぞれのゲート８からキャビテ
ィ７へとモールド樹脂９を注入・充填することにより、
基板１の素子搭載面ｆａ側においては、各々のキャビテ
ィ７内に配置された複数の半導体素子３がそれらの素子
搭載領域Ｓを含めて一括に覆われた状態で樹脂封止され
る。また、この樹脂封止に際しては、基板１に形成され
た貫通穴２にもモールド樹脂９が充填された状態とな
る。
クランプした状態で、それぞれのゲート８からキャビテ
ィ７へとモールド樹脂９を注入・充填することにより、
基板１の素子搭載面ｆａ側においては、各々のキャビテ
ィ７内に配置された複数の半導体素子３がそれらの素子
搭載領域Ｓを含めて一括に覆われた状態で樹脂封止され
る。また、この樹脂封止に際しては、基板１に形成され
た貫通穴２にもモールド樹脂９が充填された状態とな
る。
【００２４】このとき、基板１とモールド樹脂９との熱
膨張係数の差によって内部応力が生じるが、樹脂封止に
先立って基板１に貫通穴２を形成しておくことにより、
樹脂封止時に発生する内部応力を分散することができ
る。これにより、樹脂封止時の内部応力に起因した基板
１の反りと、これに伴うパッケージ剥離を有効に防止す
ることが可能となる。
膨張係数の差によって内部応力が生じるが、樹脂封止に
先立って基板１に貫通穴２を形成しておくことにより、
樹脂封止時に発生する内部応力を分散することができ
る。これにより、樹脂封止時の内部応力に起因した基板
１の反りと、これに伴うパッケージ剥離を有効に防止す
ることが可能となる。
【００２５】その後、複数の素子搭載領域Ｓを区画する
区画ラインＬ（図１，図２参照）に沿って基板１を分割
する。この分割加工は、例えば樹脂封止済の基板１をダ
イシング装置にセットし、高速回転する薄いブレード
（ダイヤモンドブレード等）を縦横の区画ラインＬに沿
って移動させることにより行う。
区画ラインＬ（図１，図２参照）に沿って基板１を分割
する。この分割加工は、例えば樹脂封止済の基板１をダ
イシング装置にセットし、高速回転する薄いブレード
（ダイヤモンドブレード等）を縦横の区画ラインＬに沿
って移動させることにより行う。
【００２６】このとき、先の樹脂封止時に貫通穴２の存
在によって内部応力が分散され、しかも基板１をブレー
ドで分割（切り込み）する際に、上記内部応力によって
発生する歪みのストレスが貫通穴２によって開放される
ようになるため、パッケージクラックの発生を有効に防
止することが可能となる。
在によって内部応力が分散され、しかも基板１をブレー
ドで分割（切り込み）する際に、上記内部応力によって
発生する歪みのストレスが貫通穴２によって開放される
ようになるため、パッケージクラックの発生を有効に防
止することが可能となる。
【００２７】図４は基板分割後に得られた半導体装置の
構造を示すもので、（ａ）はその斜視図、（ｂ）はその
側断面図である。図示した半導体装置においては、個片
基板１ａに半導体素子３が搭載され、その素子搭載面ｆ
ａの全域がモールド樹脂９により樹脂封止されている。
また、個片基板１ａの外周部は、そのコーナー部（４
隅）を除いて、上記貫通穴２に充填されたモールド樹脂
９により被覆されている。
構造を示すもので、（ａ）はその斜視図、（ｂ）はその
側断面図である。図示した半導体装置においては、個片
基板１ａに半導体素子３が搭載され、その素子搭載面ｆ
ａの全域がモールド樹脂９により樹脂封止されている。
また、個片基板１ａの外周部は、そのコーナー部（４
隅）を除いて、上記貫通穴２に充填されたモールド樹脂
９により被覆されている。
【００２８】なお、上記第１実施形態においては、基板
１の形状加工において、素子搭載領域Ｓを区画する区画
ラインＬに沿ってスリット状の貫通穴２を形成するよう
にしたが、この貫通穴２の形状や配置については種々の
変更が可能である。具体的には、例えば、図５（ａ）に
示すように、区画ライン（不図示）に沿って円形の貫通
穴２を所定のピッチで形成したり、同図（ｂ）に示すよ
うに、円形の貫通穴２の形成位置を素子搭載領域Ｓのコ
ーナー部に設定したものであってもよい。またこれ以外
にも、図５（ｃ）に示すように、素子搭載領域Ｓのコー
ナー部にスリット状の貫通穴２をＬ字形に形成したり、
同図（ｄ）に示すように、素子搭載領域Ｓの全周にわた
って四角形の貫通穴２を所定のピッチで形成したもので
あってもよい。さらに、図示はしないが、スリット状の
貫通穴と円形，四角形の貫通穴とを組み合わせて形成し
たものであってもよい。
１の形状加工において、素子搭載領域Ｓを区画する区画
ラインＬに沿ってスリット状の貫通穴２を形成するよう
にしたが、この貫通穴２の形状や配置については種々の
変更が可能である。具体的には、例えば、図５（ａ）に
示すように、区画ライン（不図示）に沿って円形の貫通
穴２を所定のピッチで形成したり、同図（ｂ）に示すよ
うに、円形の貫通穴２の形成位置を素子搭載領域Ｓのコ
ーナー部に設定したものであってもよい。またこれ以外
にも、図５（ｃ）に示すように、素子搭載領域Ｓのコー
ナー部にスリット状の貫通穴２をＬ字形に形成したり、
同図（ｄ）に示すように、素子搭載領域Ｓの全周にわた
って四角形の貫通穴２を所定のピッチで形成したもので
あってもよい。さらに、図示はしないが、スリット状の
貫通穴と円形，四角形の貫通穴とを組み合わせて形成し
たものであってもよい。
【００２９】また、上記第１実施形態の応用例として、
基板１に貫通穴２を形成する場合、図６に示すように、
基板１の素子搭載面ｆａの穴径Ｇａよりも、その裏面ｆ
ｂ側の穴径Ｇｂが大きくなるように形成すると良い。こ
こで、貫通穴２がスリット状の場合は、そのスリット幅
が穴径に相当したものとなり、貫通穴２が円形の場合
は、その直径が穴径に相当したものとなり、貫通穴２が
四角形の場合は、その一辺の長さが穴径に相当したもの
となる。
基板１に貫通穴２を形成する場合、図６に示すように、
基板１の素子搭載面ｆａの穴径Ｇａよりも、その裏面ｆ
ｂ側の穴径Ｇｂが大きくなるように形成すると良い。こ
こで、貫通穴２がスリット状の場合は、そのスリット幅
が穴径に相当したものとなり、貫通穴２が円形の場合
は、その直径が穴径に相当したものとなり、貫通穴２が
四角形の場合は、その一辺の長さが穴径に相当したもの
となる。
【００３０】このような寸法条件（Ｇａ＜Ｇｂ）で基板
１に貫通穴２を形成することにより、基板１を分割して
得られた個々の半導体装置においては、図７に示すよう
に、個片基板１ａの外周部がモールド樹脂９で被覆され
るとともに、個片基板１ａの表裏面での穴径差によって
モールド樹脂９が基板裏面ｆｂ側に廻り込み、これによ
って個片基板１ａの外周部でそこを被覆するモールド樹
脂９と個片基板１ａとが互いに掛止された状態となる。
その結果、個片基板１ａとモールド樹脂９との間に働く
掛止力によってパッケージクラック及びパッケージ剥離
を確実に防止することが可能となる。
１に貫通穴２を形成することにより、基板１を分割して
得られた個々の半導体装置においては、図７に示すよう
に、個片基板１ａの外周部がモールド樹脂９で被覆され
るとともに、個片基板１ａの表裏面での穴径差によって
モールド樹脂９が基板裏面ｆｂ側に廻り込み、これによ
って個片基板１ａの外周部でそこを被覆するモールド樹
脂９と個片基板１ａとが互いに掛止された状態となる。
その結果、個片基板１ａとモールド樹脂９との間に働く
掛止力によってパッケージクラック及びパッケージ剥離
を確実に防止することが可能となる。
【００３１】なお、図６においては、基板１に形成され
る貫通穴２を段付構造とすることにより、素子搭載面ｆ
ａ側の穴径Ｇａよりも、その裏面ｆｂ側の穴径Ｇｂが大
きくなるように形成したが、これ以外にも、例えば図８
（ａ）に示すように、基板１の素子搭載面ｆａからその
裏面ｆｂ側に向かって貫通穴２にテーパーを付けたり、
図８（ｂ）に示すように、基板１の裏面ｆｂ側の開口エ
ッジ部分を面取した形で拡開させてＧａ＜Ｇｂの寸法条
件を満足させたものであっても良い。
る貫通穴２を段付構造とすることにより、素子搭載面ｆ
ａ側の穴径Ｇａよりも、その裏面ｆｂ側の穴径Ｇｂが大
きくなるように形成したが、これ以外にも、例えば図８
（ａ）に示すように、基板１の素子搭載面ｆａからその
裏面ｆｂ側に向かって貫通穴２にテーパーを付けたり、
図８（ｂ）に示すように、基板１の裏面ｆｂ側の開口エ
ッジ部分を面取した形で拡開させてＧａ＜Ｇｂの寸法条
件を満足させたものであっても良い。
【００３２】また、本第１実施形態の他の応用例とし
て、図９（ａ），（ｂ）に示すように、基板１に形成し
た貫通穴２の内面を、樹脂封止材料（エポキシ系樹脂
等）との密着性が高い材料、例えば金（Ａｕ）にてメッ
キ処理し、これによって貫通穴２の内面に金のメッキ被
膜２ａを形成しておけば、樹脂封止時には、貫通穴２に
充填されたモールド樹脂９と基板１との接着強度が高ま
り、耐パッケージクラック性や耐パッケージ剥離性を向
上させることが可能となる。ちなみに、樹脂封止材料と
の密着性が高い材料としては、金以外にも考えられる
が、耐マイグレーションなどのメッキ被膜の安定性を考
慮すると、メッキ材料としては金が望ましい。
て、図９（ａ），（ｂ）に示すように、基板１に形成し
た貫通穴２の内面を、樹脂封止材料（エポキシ系樹脂
等）との密着性が高い材料、例えば金（Ａｕ）にてメッ
キ処理し、これによって貫通穴２の内面に金のメッキ被
膜２ａを形成しておけば、樹脂封止時には、貫通穴２に
充填されたモールド樹脂９と基板１との接着強度が高ま
り、耐パッケージクラック性や耐パッケージ剥離性を向
上させることが可能となる。ちなみに、樹脂封止材料と
の密着性が高い材料としては、金以外にも考えられる
が、耐マイグレーションなどのメッキ被膜の安定性を考
慮すると、メッキ材料としては金が望ましい。
【００３３】続いて、本発明に係る半導体装置の製造方
法の第２実施形態について説明する。図１０は本第２実
施形態で採用した素子搭載用の基板構造を示す要部平面
図である。図において、基板１は縦横の区画ラインＬに
よって複数の素子搭載領域Ｓ（図では１つのみ表示）に
区画されており、この点については上記第１実施形態と
同様である。ただし、上記第１実施形態においては、素
子搭載領域Ｓを区画する区画ラインＬに沿って貫通穴を
形成したのに対し、本第２実施形態においては、各々の
素子搭載領域Ｓの周縁部（図中ハンチング部分）Ｓａ
に、樹脂封止材料（エポキシ系樹脂等）との密着性の高
い材料、例えば金（Ａｕ）にてメッキ処理することとし
ている。
法の第２実施形態について説明する。図１０は本第２実
施形態で採用した素子搭載用の基板構造を示す要部平面
図である。図において、基板１は縦横の区画ラインＬに
よって複数の素子搭載領域Ｓ（図では１つのみ表示）に
区画されており、この点については上記第１実施形態と
同様である。ただし、上記第１実施形態においては、素
子搭載領域Ｓを区画する区画ラインＬに沿って貫通穴を
形成したのに対し、本第２実施形態においては、各々の
素子搭載領域Ｓの周縁部（図中ハンチング部分）Ｓａ
に、樹脂封止材料（エポキシ系樹脂等）との密着性の高
い材料、例えば金（Ａｕ）にてメッキ処理することとし
ている。
【００３４】これにより、素子搭載領域Ｓ内に半導体素
子を搭載してワイヤボンディングし、その後、複数の素
子搭載領域Ｓを一括して樹脂封止する場合においては、
各々の素子搭載領域Ｓの周縁部Ｓａで基板１と樹脂封止
材料（モールド樹脂）との接着強度を高めることができ
る。その結果、樹脂封止時に生じる内部応力や、基板１
を分割する際に生じる歪みに対して、耐パッケージクラ
ック性や耐パッケージ剥離性を向上させることが可能と
なる。また、上記第１実施形態と同様に区画ラインＬに
沿って貫通穴を形成し、この貫通穴を含めた素子搭載領
域Ｓの周縁部に金メッキ処理等を施すようにしても、耐
パッケージクラック性や耐パッケージ剥離性を向上させ
ることが可能となる。
子を搭載してワイヤボンディングし、その後、複数の素
子搭載領域Ｓを一括して樹脂封止する場合においては、
各々の素子搭載領域Ｓの周縁部Ｓａで基板１と樹脂封止
材料（モールド樹脂）との接着強度を高めることができ
る。その結果、樹脂封止時に生じる内部応力や、基板１
を分割する際に生じる歪みに対して、耐パッケージクラ
ック性や耐パッケージ剥離性を向上させることが可能と
なる。また、上記第１実施形態と同様に区画ラインＬに
沿って貫通穴を形成し、この貫通穴を含めた素子搭載領
域Ｓの周縁部に金メッキ処理等を施すようにしても、耐
パッケージクラック性や耐パッケージ剥離性を向上させ
ることが可能となる。
【００３５】さらに、本発明の第３実施形態として、図
１１に示すように、基板１の素子搭載領域Ｓの周縁部
に、樹脂封止材料との密着性が高い接着シート１０を貼
着し、この状態で複数の素子搭載領域Ｓを覆う状態で樹
脂封止するようにしても、各々の素子搭載領域Ｓの周縁
部で基板１と樹脂封止材料（モールド樹脂）との接着強
度を高めて、耐パッケージクラック性や耐パッケージ剥
離性を向上させることが可能となる。
１１に示すように、基板１の素子搭載領域Ｓの周縁部
に、樹脂封止材料との密着性が高い接着シート１０を貼
着し、この状態で複数の素子搭載領域Ｓを覆う状態で樹
脂封止するようにしても、各々の素子搭載領域Ｓの周縁
部で基板１と樹脂封止材料（モールド樹脂）との接着強
度を高めて、耐パッケージクラック性や耐パッケージ剥
離性を向上させることが可能となる。
【００３６】また、これによって得られた半導体装置で
は、図１２に示すように、個片基板１ａの周縁部でかつ
個片基板１ａとモールド樹脂９との界面に接着シート１
０が介装された構造となる。このパッケージ構造におい
ては、接着シート１０による接着力が、パッケージクラ
ックやパッケージ剥離に対する抵抗力となって作用する
ことから、例えば組立の完了した半導体装置をマザー基
板等に実装する場合に、耐パッケージクラックや耐パッ
ケージ剥離性を向上させることができる。
は、図１２に示すように、個片基板１ａの周縁部でかつ
個片基板１ａとモールド樹脂９との界面に接着シート１
０が介装された構造となる。このパッケージ構造におい
ては、接着シート１０による接着力が、パッケージクラ
ックやパッケージ剥離に対する抵抗力となって作用する
ことから、例えば組立の完了した半導体装置をマザー基
板等に実装する場合に、耐パッケージクラックや耐パッ
ケージ剥離性を向上させることができる。
【００３７】なお、上記各実施形態においては、いずれ
も基板１の素子搭載領域Ｓ内に搭載された半導体素子３
をワイヤボンディングによって基板回路に電気的に接続
するものについて説明したが、本発明はこれに限定され
るものではなく、例えば基板１にフリップチップ方式に
て半導体素子３を実装するものにも同様に適用可能であ
る。
も基板１の素子搭載領域Ｓ内に搭載された半導体素子３
をワイヤボンディングによって基板回路に電気的に接続
するものについて説明したが、本発明はこれに限定され
るものではなく、例えば基板１にフリップチップ方式に
て半導体素子３を実装するものにも同様に適用可能であ
る。
【００３８】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、樹脂封止する前に、素子搭載領域を区画す
る区画ラインに沿って基板に貫通穴を形成することによ
り、樹脂封止時に生じる内部応力を貫通穴で分散するこ
とができるとともに、基板を分割する際に、内部応力に
よって発生する歪みのストレスを貫通穴によって開放す
ることができる。これにより、一括封止方式を採用した
場合でも、パッケージクラック及びパッケージ剥離を有
効に防止することが可能となる。
明によれば、樹脂封止する前に、素子搭載領域を区画す
る区画ラインに沿って基板に貫通穴を形成することによ
り、樹脂封止時に生じる内部応力を貫通穴で分散するこ
とができるとともに、基板を分割する際に、内部応力に
よって発生する歪みのストレスを貫通穴によって開放す
ることができる。これにより、一括封止方式を採用した
場合でも、パッケージクラック及びパッケージ剥離を有
効に防止することが可能となる。
【００３９】請求項４記載の発明によれば、樹脂封止す
る前に、基板の各々の素子搭載領域の周縁部を、樹脂封
止材料との密着性が高い材料でメッキ処理することによ
り、樹脂封止時には、素子搭載領域の周縁部で樹脂封止
材料と基板との間に高い接着強度が得られ、これによっ
てパッケージクラック及びパッケージ剥離を有効に防止
することが可能となる。
る前に、基板の各々の素子搭載領域の周縁部を、樹脂封
止材料との密着性が高い材料でメッキ処理することによ
り、樹脂封止時には、素子搭載領域の周縁部で樹脂封止
材料と基板との間に高い接着強度が得られ、これによっ
てパッケージクラック及びパッケージ剥離を有効に防止
することが可能となる。
【００４０】請求項５記載の発明によれば、樹脂封止す
る前に、基板の各々の素子搭載領域の周縁部に、樹脂封
止材料との密着性が高い接触シートを貼着することによ
り、樹脂封止時には、素子搭載領域の周縁部で樹脂封止
材料と基板との間に高い接着強度が得られ、これによっ
てパッケージクラック及びパッケージ剥離を有効に防止
することが可能となる。
る前に、基板の各々の素子搭載領域の周縁部に、樹脂封
止材料との密着性が高い接触シートを貼着することによ
り、樹脂封止時には、素子搭載領域の周縁部で樹脂封止
材料と基板との間に高い接着強度が得られ、これによっ
てパッケージクラック及びパッケージ剥離を有効に防止
することが可能となる。
【００４１】請求項６記載の発明によれば、個片基板の
外周部をモールド樹脂で被覆し、その被覆部分で個片基
板とモールド樹脂とを互いに掛止したことにより、耐パ
ッケージクラック性及び耐パッケージ剥離性を向上させ
ることができる。
外周部をモールド樹脂で被覆し、その被覆部分で個片基
板とモールド樹脂とを互いに掛止したことにより、耐パ
ッケージクラック性及び耐パッケージ剥離性を向上させ
ることができる。
【００４２】請求項７記載の発明によれば、個片基板の
周縁部でかつ該個片基板とモールド樹脂との界面に接着
シートを介装したことにより、耐パッケージクラック性
及び耐パッケージ剥離性を向上させることができる。
周縁部でかつ該個片基板とモールド樹脂との界面に接着
シートを介装したことにより、耐パッケージクラック性
及び耐パッケージ剥離性を向上させることができる。
【図１】本発明に係る半導体装置の製造方法の第１実施
形態を説明する図（その１）である。
形態を説明する図（その１）である。
【図２】本発明に係る半導体装置の製造方法の第１実施
形態を説明する図（その２）である。図である。
形態を説明する図（その２）である。図である。
【図３】本発明に係る半導体装置の製造方法の第１実施
形態を説明する図（その３）である。
形態を説明する図（その３）である。
【図４】第１実施形態に係る製造方法によって得られる
半導体装置の構造を説明する図である。
半導体装置の構造を説明する図である。
【図５】第１実施形態における貫通穴の他の形成例を説
明する図である。
明する図である。
【図６】第１実施形態に係る製造方法の応用例を示す要
部断面図である。
部断面図である。
【図７】第１実施形態に係る製造方法の応用例によって
得られる半導体装置の構造説明図である。
得られる半導体装置の構造説明図である。
【図８】第１実施形態に係る製造方法の応用例の変形例
を説明する図である。
を説明する図である。
【図９】第１実施形態に係る製造方法の他の応用例を示
す要部断面図である。
す要部断面図である。
【図１０】本発明に係る半導体装置の製造方法の第２実
施形態を説明する図である。
施形態を説明する図である。
【図１１】本発明に係る半導体装置の製造方法の第３実
施形態を説明する図である。
施形態を説明する図である。
【図１２】第３実施形態に係る製造方法によって得られ
る半導体装置の構造説明図である。
る半導体装置の構造説明図である。
【図１３】従来における樹脂封止方式の一例を説明する
図である。
図である。
【図１４】従来における樹脂封止方式の他の例を説明す
る図である。図である。
る図である。図である。
【図１５】従来の樹脂封止方式によって得られる半導体
装置の構造説明図である。
装置の構造説明図である。
１…基板、１ａ…個片基板、２…貫通穴、２ａ…メッキ
被膜、３…半導体素子、９…モールド樹脂、ｆａ…素子
搭載面、Ｌ…区画ライン、Ｓ…素子搭載領域
被膜、３…半導体素子、９…モールド樹脂、ｆａ…素子
搭載面、Ｌ…区画ライン、Ｓ…素子搭載領域
Claims (7)
- 【請求項１】 複数の素子搭載領域に区画された基板に
対し、各々の素子搭載領域内に半導体素子を搭載し、そ
の素子搭載面側を少なくとも２つ以上の素子搭載領域を
一括に覆う状態で樹脂封止した後、前記複数の素子搭載
領域を区画する区画ラインに沿って前記基板を分割する
半導体装置の製造方法において、 前記樹脂封止する前に、前記素子搭載領域を区画する区
画ラインに沿って前記基板に貫通穴を形成することを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記基板に前記貫通穴を形成する際に、
前記基板の素子搭載面側の穴径よりも、その裏面側の穴
径が大きくなるように形成することを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項３】 前記貫通穴の内面を、樹脂封止材料との
密着性が高い材料でメッキ処理することを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項４】 複数の素子搭載領域に区画された基板に
対し、各々の素子搭載領域内に半導体素子を搭載し、そ
の素子搭載面側を少なくとも２つ以上の素子搭載領域を
一括に覆う状態で樹脂封止した後、前記複数の素子搭載
領域を区画する区画ラインに沿って前記基板を分割する
半導体装置の製造方法において、 前記樹脂封止する前に、前記基板の各々の素子搭載領域
の周縁部を、樹脂封止材料との密着性が高い材料でメッ
キ処理することを特徴とする半導体装置の製造方法。 - 【請求項５】 複数の素子搭載領域に区画された基板に
対し、各々の素子搭載領域内に半導体素子を搭載し、そ
の素子搭載面側を少なくとも２つ以上の素子搭載領域を
一括に覆う状態で樹脂封止した後、前記複数の素子搭載
領域を区画する区画ラインに沿って前記基板を分割する
半導体装置の製造方法において、前記樹脂封止する前
に、前記基板の各々の素子搭載領域の周縁部に、樹脂封
止材料との密着性が高い接触シートを貼着することを特
徴とする半導体装置の製造方法。 - 【請求項６】 個片基板と、前記個片基板に搭載された
半導体素子と、 前記個片基板の素子搭載面の全域を樹脂封止するモール
ド樹脂とを有し、 前記個片基板の外周部を前記モールド樹脂で被覆し、そ
の被覆部分で前記個片基板と前記モールド樹脂とを互い
に掛止してなることを特徴とする半導体装置。 - 【請求項７】 個片基板と、前記個片基板に搭載された
半導体素子と、 前記個片基板の素子搭載面の全域を樹脂封止するモール
ド樹脂とを有し、 前記個片基板の周縁部でかつ該個片基板と前記モールド
樹脂との界面に接着シートを介装してなることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294970A JP2000124163A (ja) | 1998-10-16 | 1998-10-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294970A JP2000124163A (ja) | 1998-10-16 | 1998-10-16 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124163A true JP2000124163A (ja) | 2000-04-28 |
Family
ID=17814669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10294970A Pending JP2000124163A (ja) | 1998-10-16 | 1998-10-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000124163A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6649448B2 (en) | 2000-10-05 | 2003-11-18 | Hitachi, Ltd. | Method of manufacturing a semiconductor device having flexible wiring substrate |
| JP2009105362A (ja) * | 2007-10-03 | 2009-05-14 | Panasonic Corp | 半導体装置とその製造方法および半導体基板 |
| JP2009529796A (ja) * | 2006-03-14 | 2009-08-20 | インスティチュート フュア ミクロエレクトロニク シュトゥットガルト | 集積回路の製造方法 |
| US7731861B2 (en) | 2001-09-06 | 2010-06-08 | Ricoh Company, Ltd. | Liquid drop discharge head and manufacture method thereof, micro device, ink-jet head, ink cartridge, and ink-jet printing device |
| JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
| US7838331B2 (en) | 2005-11-16 | 2010-11-23 | Denso Corporation | Method for dicing semiconductor substrate |
| JP2015082547A (ja) * | 2013-10-22 | 2015-04-27 | セイコーエプソン株式会社 | 回路モジュール及びその製造方法 |
| JP2017163063A (ja) * | 2016-03-11 | 2017-09-14 | 三菱電機株式会社 | 半導体ウエハおよびその製造方法 |
-
1998
- 1998-10-16 JP JP10294970A patent/JP2000124163A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6649448B2 (en) | 2000-10-05 | 2003-11-18 | Hitachi, Ltd. | Method of manufacturing a semiconductor device having flexible wiring substrate |
| US6902955B2 (en) | 2000-10-05 | 2005-06-07 | Renesas Technology Corp. | Method of manufacturing a semiconductor device having a flexible wiring substrate |
| US7731861B2 (en) | 2001-09-06 | 2010-06-08 | Ricoh Company, Ltd. | Liquid drop discharge head and manufacture method thereof, micro device, ink-jet head, ink cartridge, and ink-jet printing device |
| US7838331B2 (en) | 2005-11-16 | 2010-11-23 | Denso Corporation | Method for dicing semiconductor substrate |
| JP2009529796A (ja) * | 2006-03-14 | 2009-08-20 | インスティチュート フュア ミクロエレクトロニク シュトゥットガルト | 集積回路の製造方法 |
| US8466037B2 (en) | 2006-03-14 | 2013-06-18 | Institut Fuer Mikroelektronik Stuttgart | Method for producing a thin chip comprising an integrated circuit |
| JP2009105362A (ja) * | 2007-10-03 | 2009-05-14 | Panasonic Corp | 半導体装置とその製造方法および半導体基板 |
| JP2010153466A (ja) * | 2008-12-24 | 2010-07-08 | Elpida Memory Inc | 配線基板 |
| US8351217B2 (en) | 2008-12-24 | 2013-01-08 | Elpida Memory, Inc. | Wiring board |
| JP2015082547A (ja) * | 2013-10-22 | 2015-04-27 | セイコーエプソン株式会社 | 回路モジュール及びその製造方法 |
| JP2017163063A (ja) * | 2016-03-11 | 2017-09-14 | 三菱電機株式会社 | 半導体ウエハおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553745B2 (en) | Integrated circuit package, panel and methods of manufacturing the same | |
| US7671451B2 (en) | Semiconductor package having double layer leadframe | |
| US8546183B2 (en) | Method for fabricating heat dissipating semiconductor package | |
| US6372539B1 (en) | Leadless packaging process using a conductive substrate | |
| US6399415B1 (en) | Electrical isolation in panels of leadless IC packages | |
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| JP3544895B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4799385B2 (ja) | 樹脂封止型半導体装置の製造方法およびそのための配線基板 | |
| US8115288B2 (en) | Lead frame for semiconductor device | |
| JP2003124421A (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JP2001057404A (ja) | 半導体装置およびその製造方法 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| JP2009105362A (ja) | 半導体装置とその製造方法および半導体基板 | |
| US6869824B2 (en) | Fabrication method of window-type ball grid array semiconductor package | |
| JPH06163798A (ja) | 半導体パッケージ及びその製造方法 | |
| US6177288B1 (en) | Method of making integrated circuit packages | |
| US11735435B2 (en) | Quad flat no lead package and method of making | |
| US8101470B2 (en) | Foil based semiconductor package | |
| JP2000124163A (ja) | 半導体装置及びその製造方法 | |
| US20080153208A1 (en) | Semiconductor Package Block Mold and Method | |
| US7226813B2 (en) | Semiconductor package | |
| JP2001267470A (ja) | 半導体装置およびその製造方法 | |
| JPH0384958A (ja) | マルチチップパッケージの製造方法 | |
| JP2000082759A (ja) | Ｂｇａ型半導体装置の製造方法、ｂｇａ型半導体装置用ｔａｂテ―プおよびｂｇａ型半導体装置 |