JP2001267470A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001267470A
JP2001267470A JP2000074276A JP2000074276A JP2001267470A JP 2001267470 A JP2001267470 A JP 2001267470A JP 2000074276 A JP2000074276 A JP 2000074276A JP 2000074276 A JP2000074276 A JP 2000074276A JP 2001267470 A JP2001267470 A JP 2001267470A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
chip
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000074276A
Other languages
English (en)
Other versions
JP3673442B2 (ja
Inventor
Kazutaka Shibata
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000074276A priority Critical patent/JP3673442B2/ja
Publication of JP2001267470A publication Critical patent/JP2001267470A/ja
Application granted granted Critical
Publication of JP3673442B2 publication Critical patent/JP3673442B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】反りおよび放熱対策の施された薄型の半導体装
置、ならびにそのような半導体装置の製造方法を提供す
る。 【解決手段】半導体チップＣは、基板１にフェースダウ
ンで接合されている。半導体チップＣの側壁は、樹脂５
で封止されている。半導体チップＣおよび樹脂５は、共
通に研削されて薄型化されており、半導体チップＣの非
活性表面１３と樹脂５の表面５ａとは面一になってい
る。この面一の表面に、反り防止機能および放熱機能を
併せ持つ金属板１８が貼着されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、薄型化された半
導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置の典型的な組立工程は、半導
体ウエハをダイシングして個別半導体チップを作成する
工程と、半導体チップをリードフレームにダイボンディ
ングする工程と、半導体チップのパッドとリードフレー
ムとをワイヤボンディングする工程と、リードを外部に
引き出した状態で樹脂モールドする工程とを含む。半導
体装置全体の薄型化のためには半導体チップ自体の薄型
化が必要である。そこで、半導体ウエハのダイシングに
先立ち、ウエハの非活性表面（裏面）をグラインダーで
研削する研削工程が行われる。こうして一定の厚さまで
薄くしたウエハをダイシングして個別半導体チップが切
り出される。
【０００３】ところが、薄い半導体ウエハをダイシング
ソーで分割すると、ウエハの割れやチップの欠けが生じ
る。そのため、ダンシング前のウエハの薄型化には限界
がある。そこで、最近では、先にダイシングを行い、そ
の後に、ウエハの裏面研削を行うことが提案されてい
る。すなわち、図９(a)に示されているように、ウエハ
１００の活性表面１０１を露出させた状態で、非活性表
面１０２側がダイシングテープ１０５に接着させられ
る。この状態で、ダイシングソー１０７によって、活性
表面１０１側から、約５０μｍの深さまでウエハ１００
に切り溝１０３を付けるハーフカット工程が行われる。
このハーフカット工程に引き続いて、図９(b)に示すよ
うに、非活性表面１０２側のダイシングテープ１０５を
剥がし、活性表面１０１側にダイシングテープ１０６を
貼着する。この状態で、グラインダー１０９を用いて、
非活性表面１０２側の研削、すなわち裏面研削が行われ
る。この裏面研削は、切り溝１０３に到達するまで行わ
れる。裏面研削によって切り溝１０３が現れたときに
は、厚さが約５０μｍの半導体チップ個片１１０が得ら
れることになる。
【０００４】このようにして、ダイシング時における割
れや欠けの問題を生じさせることなく、薄型化された半
導体チップ１１０を作成できる。こうして作成された半
導体チップは、その後、実装基板に搭載され、外部端子
の接続および樹脂モールドなどの工程を経て、半導体装
置（集積回路素子）として完成されることになる。
【０００５】
【発明が解決しようとする課題】ところが、薄型化され
た半導体チップ１１０は、ハンドリング時に割れや欠け
が生じるおそれがある。すなわち、たとえば、実装基板
への搭載は、ロボットによって自動で行われることにな
るが、ロボットのハンドで保持される際などに加わる外
力により、薄い半導体チップ１１０は、割れてしまった
り、また、角部が容易に欠けてしまったりする。
【０００６】したがって、上述の従来技術は、ダイシン
グ時におけるチップの割れおよび欠けを防ぐことができ
ても、ハンドリング時における割れや欠けといった新た
な問題を招来することとなっていた。この問題を解決す
るために、本願発明者は、先に提出した特願平１１−２
４５８５４号において、基板に半導体チップを接合し、
この半導体チップを保護樹脂で封止した後、保護樹脂と
半導体チップとを同時に研削して薄型化し、さらに、基
板および保護樹脂を切断して半導体装置の個片を得る製
造方法を提案した。
【０００７】これにより、上記の従来技術の問題は解決
されるが、薄型化された半導体装置は、反りが生じやす
く、また、半導体チップの放熱が必ずしも十分では無か
った。そこで、この発明の目的は、上述の技術的課題を
解決し、反りおよび放熱対策の施された薄型の半導体装
置、ならびにそのような半導体装置の製造方法を提供す
ることである。
【０００８】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体チ
ップと、この半導体チップの側壁を覆い、上記半導体チ
ップの活性表面とは反対側の表面である非活性表面と面
一に形成された表面を有する保護樹脂と、上記半導体チ
ップの非活性表面およびこれと面一の上記保護樹脂の表
面上に設けられた金属膜とを含むことを特徴とする半導
体装置である。
【０００９】上記の構成によれば、半導体チップの側壁
は、保護樹脂で覆われていて、この保護樹脂は、半導体
チップの非活性表面と面一に形成された表面を有してい
る。そして、半導体チップの非活性表面とこれに面一の
上記保護樹脂の表面とを覆う金属膜が設けられている。
この金属膜によって、半導体装置全体が補強されるため
反りを防止できるとともに、半導体チップからの発熱を
効果的に放熱できる。このような半導体チップは、請求
項６に記載されているように、半導体チップを、この半
導体チップの少なくとも側壁を覆う保護樹脂で封止する
樹脂封止工程と、上記半導体チップの活性表面とは反対
側の表面である非活性表面側と、この半導体チップの側
壁を覆っている上記保護樹脂とを同時に研削または研磨
する研削工程と、上記半導体チップの非活性表面および
上記研削工程によって半導体チップの非活性表面と面一
となった上記保護樹脂の表面上に金属膜を被着させる工
程とを含む製造方法により製造することができる。
【００１０】上記金属膜は、半導体チップおよび保護樹
脂に貼り付けられる金属板であってもよいし、半導体チ
ップおよび保護樹脂の表面にスパッタ法などで形成され
た膜であってもよい。いずれの場合にも、金属膜は、半
導体チップおよび保護樹脂の表面に密接して設けられる
ことが好ましい。また、金属膜は、たとえば、アルミニ
ウム、銅またはチタンなどの材料からなっていることが
好ましく、その膜厚は０．１mm〜１mm程度とされること
が好ましい。
【００１１】なお、上記半導体装置は、上記半導体チッ
プの活性表面に電気接続され、上記保護樹脂外に露出す
る露出部を有する外部接続端子をさらに含むことが好ま
しい。この場合に、外部接続端子は、配線基板に接合さ
れた半田ボールなどのボール状端子であってもよいし、
半導体チップにボンディングワイヤを介して電気接続さ
れたリードフレームであってもよい。
【００１２】上記半導体装置は、上記半導体チップが接
合されている基板をさらに含んでいてもよい（請求項
２）。この場合、上記樹脂封止工程の前に、上記半導体
チップを基板に接合するチップ接合工程をさらに含むこ
ととすればよい（請求項７）。この場合に、上記半導体
チップは、活性表面が上記基板に対向した状態で、当該
基板に接合されていてもよい（請求項２）。この場合、
上記チップ接合工程では、上記半導体チップは、その活
性表面を上記基板に対向させた状態で当該基板に接合さ
れることになる（請求項８）。この構成の場合には、半
導体チップは、いわゆるフェースダウンで基板に接合さ
れる。したがって、半導体チップの活性表面は、基板に
よって保護される。
【００１３】また、上記基板は、リードフレームであっ
てもよい。この場合には、上記チップ接合工程では、上
記半導体チップは、非活性表面を上記リードフレームに
対向させた状態で当該リードフレームに接合され、上記
樹脂封止工程の前に、上記リードフレームの所定箇所と
上記半導体チップの活性表面の所定箇所とをボンディン
グワイヤで接続する接続工程をさらに含み、上記樹脂封
止工程では、上記半導体チップの活性表面および上記ボ
ンディングワイヤが併せて樹脂封止され、上記研削工程
では、上記リードフレームの上記非活性表面側に位置す
る部分が上記半導体チップの非活性表面側の研削に先だ
って研削されることが好ましい（請求項９）。この場
合、半導体チップの活性表面は、保護樹脂によって保護
されることになる。
【００１４】上記金属膜は、上記保護樹脂の表面の外縁
からのはみ出し部がないように設けられていることが好
ましい（請求項５）。この構成であれば、半導体装置を
実装基板に取り付ける際に、金属膜側から見た半導体装
置の外形に基づいて、実装基板に対する半導体装置の位
置合わせを良好に行うことができる。半導体チップが基
板に接合される場合には、金属膜は、基板の外縁からの
はみ出し部もないように設けられていることが好まし
い。これにより、半導体装置を実装基板に取り付ける際
に、その外形を基準に位置合わせを行える。
【００１５】放熱性の観点からは、金属膜は可能な限り
大きな面積を有していることが好ましいから、金属膜
は、保護樹脂の表面の外縁と同形同大の平面形状に形成
されていて、保護樹脂の表面の外縁と整合するように設
けられていることが好ましい。このような構成は、たと
えば、保護樹脂の表面に金属膜を被着させた後に、保護
樹脂の表面と交差する切断面に沿って、保護樹脂と金属
膜とを同時に切断する切断工程を行うことによって作製
することができる。半導体チップが基板に接合される場
合には、金属膜、保護樹脂および基板を一括して切断す
れば、これらの平面視における外縁を一致させることが
できる。
【００１６】たとえば、チップ接合工程では、比較的厚
い半導体ウエハ（たとえば、３００〜７００μｍ厚）を
ダイシングして得られた半導体チップ個片が、基板に接
合される。このような厚い半導体ウエハからの半導体チ
ップ個片の切り出しは、容易であり、半導体チップに割
れや欠けが生じることがない。そして、このような厚い
半導体ウエハから取り出された厚い半導体チップは、ロ
ボットなどによるハンドリングの際に、割れや欠けが生
じることがない。
【００１７】そして、半導体チップを保護樹脂で封止
し、さらにこの保護樹脂と半導体チップの非活性表面側
とを同時に研削することにより、半導体基板の非活性表
面と保護樹脂の表面とを面一にできる。この研削の際、
半導体チップは、保護樹脂により周囲が保護された状態
で研削されていくので、欠けが生じたりするおそれはな
い。このようにして、半導体チップの厚みを薄くでき
る。こうして得られた半導体装置は、半導体チップの側
壁が保護樹脂により覆われていて、半導体チップのいず
れの角部も保護樹脂により保護されている。したがっ
て、たとえ研削によって半導体チップを非常に薄くした
場合（たとえば、１００〜２００μｍ）であっても、半
導体チップが損傷を受けるおそれはない。
【００１８】すなわち、半導体装置をロボットを用いて
プリント配線基板などに実装する場合であっても、半導
体チップに割れや欠けが生じるおそれがない。しかも、
半導体チップの非活性表面およびこれと面一の保護樹脂
の表面を覆う金属膜の働きにより、薄型化された半導体
装置の反りを防止できる。また、上記チップ接合工程で
は、上記基板に複数個の半導体チップが接合されてもよ
い。この場合、上記樹脂封止工程では、上記基板上の複
数個の半導体チップが樹脂封止され、上記研削工程は、
上記複数の半導体チップに関して並行して行われ、上記
研削工程の後に、所定個数の半導体チップを含む半導体
装置個片に切り出す切り出し工程がさらに行われること
が好ましい。
【００１９】これにより、複数個の半導体装置を一括し
て製造することができる。この場合に、複数個の半導体
チップの樹脂封止は、個別に行われてもよく、また、一
括して行われてもよい。一括して複数個の半導体チップ
を樹脂封止する場合には、上記切り出し工程は、上記保
護樹脂と上記基板とを同時に切断する工程を含むことと
すればよい。なお、上記基板は、配線パターンが形成さ
れた配線基板であってもよいし（請求項３）、また、上
記基板は、別の半導体チップであって、全体としてチッ
プ・オン・チップ構造の半導体装置が構成されてもよい
（請求項４）。
【００２０】チップ・オン・チップ構造を採用する場合
に、土台となる親チップ上に複数個の子チップをフェー
スダウンで接合し、この複数個の子チップについて、保
護樹脂および非活性表面側の研削を同時に行えば、子チ
ップの表面の高さを均一にすることができるという利点
がある。なお、基板に対する半導体チップの接合は、た
とえば、金バンプなどのバンプを介して行われてもよ
い。
【００２１】なお、上記半導体チップは、非活性表面に
対する研磨または研削処理によって、薄型化（好ましく
は、１００μｍないし２００μｍの厚さに薄型化）され
ていることが好ましい。なお、上記チップ接合工程で
は、上記基板に複数個の半導体チップが接合され、上記
研削工程は、上記複数の半導体チップに関して並行して
行われてもよい。この場合には、上記研削工程の後に、
上記基板を切断することにより、所定個数の半導体チッ
プを含む半導体装置個片を切り出す切り出し工程をさら
に含むことが好ましい。
【００２２】これにより、複数個の半導体装置を一括し
て製造することができる。基板からの半導体装置個片の
切り出しの前に、半導体チップの非活性面および保護樹
脂の表面を覆う金属膜を設け、その後に、保護樹脂およ
び金属膜を同時に切断すれば、金属膜の外縁と保護樹脂
の表面の外縁とを一致させることができ、保護樹脂の表
面の外縁と同形同大の平面形状を有する金属膜を保護樹
脂の表面の外縁と整合させて設けることができる。
【００２３】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の第１の実施形態に係る半導体装置の構成を説明す
るための断面図である。この半導体装置は、ポリイミド
基板などの基板１と、この基板１に活性表面１１を対向
させたフェースダウン姿勢で接合された半導体チップＣ
と、この半導体チップＣの側壁に密接して全周にわたっ
て設けられた保護樹脂５と、半導体チップＣの非活性表
面１３および保護樹脂５の表面５ａを覆うように密接し
て貼り付けられた金属板１８とを有している。非活性表
面１３と、保護樹脂５との表面５ａとは面一になってい
る。そして、半導体チップＣは、後述するとおりの裏面
研削処理によって、薄型化されており、全体として極め
て薄いチップサイズパッケージ型の半導体装置が構成さ
れている。
【００２４】金属板１８は、このような薄い半導体装置
に反りが生じることを防止するとともに、半導体チップ
Ｃが動作時に発生する熱を効果的に放熱する放熱板とし
ての役割をも果たす。図２は、上記の半導体装置の組立
工程を工程順に示す断面図である。図２(a)は、半導体
チップ接合工程を示す。ポリイミド基板などの基板１に
は、予め配線パターンが、たとえば銅箔のエッチングな
どによって形成されている。この基板１には、複数の半
導体チップＣがフェースダウンで接合される。すなわ
ち、半導体チップＣは、トランジスタや抵抗などの素子
が形成された活性表層領域側の表面である活性表面１１
を基板１に対向させた状態で、バンプ２を介して、基板
１に接合されており、この基板１に形成された配線パタ
ーンに電気的に接続されている。
【００２５】基板１に接合される半導体チップＣは、比
較的大きな厚み、たとえば、３００〜７００μｍ程度の
厚みを有している。このような半導体チップＣは、３０
０〜７００μｍの厚い半導体ウエハ（図示せず）をダイ
シングソーで分割することによって得られる。このよう
に十分に厚いウエハは、ダイシング工程において割れや
欠けが生じることがなく、かつ、このダイシング工程を
経て得られる厚い半導体チップＣは、その後に基板１に
接合するためのハンドリング時においても割れや欠けが
生じるおそれがない。
【００２６】半導体チップＣが基板１に接合された後に
は、必要に応じて、活性表面１１と基板１との間の空隙
に液状樹脂３（アンダーフィル）が注入される。図２
(b)は、半導体チップ接合工程に続いて行われる樹脂封
止工程を示す。この樹脂封止工程では、基板１に接合さ
れた複数個の半導体チップＣを一括して収容するキャビ
ティが形成された金型（図示せず）が用いられ、基板１
上の複数個の半導体チップＣが樹脂５によって一括して
封止される。これにより、各半導体チップＣの側壁１２
と、活性表面１１とは反対側の非活性表面１３とが樹脂
５で覆われる。また、活性表面１１と基板１との間の空
隙の側方が、樹脂５で封止され、こうして活性表面１１
が保護される。
【００２７】図２(c)は、樹脂封止工程に続いて、樹脂
５の硬化後に行われる研削工程（裏面研削工程）を示
す。研削工程では、図２(b)において二点鎖線で示す研
削目標厚Ｔまで、グラインダーを用いて研削が行われ
る。すなわち、樹脂５が研削され、半導体チップＣの非
活性表面１３が露出させられる。その後は、樹脂５およ
び半導体チップＣの非活性表面１３側の研削が同時に進
行し、研削目標厚Ｔまで研削される。この研削目標厚Ｔ
は、たとえば、研削後の半導体チップＣの厚みｔが、１
００〜２００μｍ程度となるように設定される。
【００２８】続いて、たとえば、ダイシングソーを用い
て、半導体チップＣ同士の間に設定された切断ラインＤ
に沿って、樹脂５および基板１が切断され、図２(d)に
示すように、半導体装置の個片が切り出される。この切
り出し工程によって切り出された半導体装置は、半導体
チップＣの側壁が全周にわたって樹脂５で覆われてい
る。そして、この樹脂５の上面５ａと研削後の非活性表
面１３とは、上記研削工程を経たことにより面一になっ
ており、半導体チップＣの角部は樹脂５により覆われて
いて、いずれの位置においても保護されている。
【００２９】この後に、図２(e)に示すように、半導体
チップＣの非活性表面１３およびこれと面一の樹脂５の
表面５ａを覆う金属板１８が、接着剤を用いて貼着され
る。金属板１８は、たとえば、アルミニウム、銅または
チタンからなる厚さ０．１mm〜１mm程度のものである。
切り出し工程の後には、金属板１８を貼着する前または
その後に、必要に応じて、図２(f)に示すように、半田
ボール７などの外部端子が設けられる。
【００３０】図２(c)の切り出し工程に先だって、複数
の半導体チップＣの非活性面１３およびそれらの間の保
護樹脂５の表面を覆う大きな金属板１８を貼着するよう
にしてもよい。したがって、切り出し工程においては、
この大きな金属板１８と保護樹脂５とを一括して切断す
る。これにより、個片に切り出された半導体装置におい
ては、金属板１８は、保護樹脂５の表面の外縁と同形同
大の平面形状を有することになり、保護樹脂５の表面か
らのはみ出し部を有することがなくなる。これにより、
当該半導体装置を実装基板に実装するときには、金属板
１８の平面視における外形に基づいて、実装基板に対す
る当該半導体装置の位置合わせを良好に行うことができ
る。
【００３１】図３は、半田ボール７の近傍の構成を拡大
して示す断面図である。基板１の半導体チップＣ側の表
面には、バンプ２の接合位置に、予め導体パターン１５
が形成されている。基板１には、所定の位置において、
導体パターン１５を反対側の面において露出させるため
の孔１６が形成されている。この孔１６の内壁と、導体
パターン１５とは反対側の表面における孔１６の縁部付
近には、導体パターン１７が形成されている。導体パタ
ーン１５および１７の形成は、たとえば、銅の電解めっ
きにより行うことができる。
【００３２】このような基板１の裏面側には、印刷によ
り半田ボール７が孔１６の位置に転写される。そして、
必要に応じてリフローを施すことにより、半田ボール７
を構成する半田の一部が孔１６に入り込み、導体パター
ン１５および１７と接合されることになる。このように
して、図２(f)に示すボールグリッドアレイ（ＢＧＡ）
型の半導体装置が得られる。なお、孔１６の内壁から基
板１の裏面にかけて形成された導体パターン１７は省略
することができ、この導体パターン１７が無くても、導
体パターン１５に接合された良好な半田ボール７の形成
が可能である。
【００３３】むろん、図２(e)に示すように、外部端子
のないランドグリッドアレイ（ＬＧＡ）型の半導体装置
を完成品としてもよい。以上のようにこの実施形態によ
れば、半導体チップＣのダイシングは厚いウエハから行
い、その後、厚い半導体チップＣを基板１に実装し、さ
らに樹脂封止した後に、研削を行って半導体チップＣを
薄型化している。したがって、ダイシング時における割
れや欠け、またはハンドリング時における割れや欠けが
生じるおそれがない。そして、半導体装置個片への切り
出しは、樹脂５によって薄い半導体チップＣが保護され
ている状態で行われるので、この切り出し工程において
半導体チップＣが損傷を受けることもない。
【００３４】さらに、最終的に得られる半導体装置は、
半導体チップＣの側壁の全周が樹脂５で覆われており、
さらに、半導体チップＣの非活性表面１３と樹脂５とが
面一になっていて、半導体チップＣの角部が露出するこ
とがない。そのため、その後のハンドリング時において
も、樹脂５によって半導体チップＣを保護することがで
きる。このようにして、半導体チップＣに割れや欠けを
生じさせることなく、極めて薄型の半導体装置を作成す
ることができる。
【００３５】そして、半導体チップＣの非活性表面１３
および樹脂５の表面５ａには、金属板１８が貼着されて
おり、これにより、薄型の半導体装置に反りが生じるこ
とがなく、かつ、半導体チップＣの放熱も良好に行え
る。図４は、この発明の第２の実施形態に係る半導体装
置の組立工程を工程順に示す断面図である。この図４に
おいて上述の図２に示された各部に対応する各部には図
１の場合と同一の参照符号を付して示す。
【００３６】上述の第１の実施形態においては、複数の
半導体チップＣを一括して樹脂モールドするようにして
いるが（図２(a)参照）、この実施形態においては、個
々の半導体チップＣに対応した複数のキャビティ２１が
形成された金型２０を用いて、各半導体チップＣの樹脂
モールドを個別に行うようにしている（図４(a)(b)）。
この場合、切断ラインＤは、個別樹脂モールドの間の位
置に設定される。したがって、モールド樹脂５は、切断
されず、基板１のみが切断されることになる。
【００３７】樹脂封止工程の後には、樹脂５の硬化後、
基板１の切断に先だって、研削工程が行われる（図４
(c)）。すなわち、グラインダーなどを用いて、研磨目
標厚Ｔ（図４(b)参照）まで、樹脂および半導体チップ
Ｃの非活性表面１３側が研削される。切り出し工程で個
片に切り出された半導体装置には、非活性表面１３およ
び樹脂５の表面５ａを覆う金属板１８が貼着される（図
４(d)）。さらに、必要に応じて、金属板１８を貼着す
る前または貼着した後に、外部端子形成工程（図４
(e)）が施され、たとえば、半田ボール７からなる外部
端子が設けられる。
【００３８】図５は、この発明の第３の実施形態に係る
半導体装置の組み立て工程を工程順に示す断面図であ
る。この図５において上述の図２に示された各部に対応
する各部には図２の場合と同一の参照符号を付して示
す。この実施形態においても、図４に示された第２の実
施形態の場合と同じく、個々の半導体チップＣが、個別
に樹脂封止される。ただし、この実施形態においては、
比較的粘度の高い液状樹脂５を各半導体チップＣの位置
に滴下して硬化させることにより樹脂封止を行うように
しており、金型を用いることなく樹脂封止工程が達成さ
れる（図５(a)）。
【００３９】樹脂封止後は、樹脂５の硬化後に、図５
(b)に示すように、樹脂５および半導体チップＣが、グ
ラインダーなどを用いて研削目標厚Ｔ（図５(a)参照）
まで同時に研削される。この後の工程は、図４(d)(e)の
工程と同様である。図６は、この発明の第４の実施形態
に係る半導体装置の組立工程を工程順に示す断面図であ
る。この図６において上述の図５に示された各部に対応
する各部には図５の場合と同一の参照符号を付して示
す。
【００４０】この実施形態では、樹脂封止工程（図６
(a)）において、液状樹脂５が、半導体チップＣの側壁
１２の部分のみに被着させられて硬化させられる。これ
により、その後の研削工程（図６(b)）においては、樹
脂５および半導体チップＣの非活性表面１３側を同時に
研削する際に、樹脂５の研削量が少なくなるので、研削
工程に要する時間を短縮できる。第１ないし第４の実施
形態は、半導体チップＣの少なくとも側壁部は全周にわ
たって樹脂５で封止され、この樹脂５と半導体チップＣ
の非活性表面側が同時に研削される点において共通して
おり、これにより、半導体チップＣの非活性表面１３
と、この半導体チップＣの側壁１２を全周にわたって覆
う樹脂５の表面５ａとが面一の状態となった装置が得ら
れる。そして、この面一となった半導体チップＣの非活
性表面１３と樹脂５の表面５ａとを覆うように金属板１
８が貼着されている。
【００４１】図７は、この発明の第５の実施形態に係る
半導体装置の組立工程を工程順に示す断面図である。こ
の図７において、上述の図２に示された各部に対応する
部分には同一の参照符号を付して示すこととし、説明の
重複を省く。この実施形態では、いわゆるチップ・オン
・チップ構造の半導体装置が組み立てられる。すなわ
ち、ポリイミドなどからなる基板１には、土台となる親
半導体チップＣｍがダイボンディングされている。すな
わち、親半導体チップＣｍは、非活性表面３２を基板１
に対向させて接合されている。この親半導体チップＣｍ
の活性表面３１には、所定個数（１個でもよいし複数個
でもよい。）の子半導体チップＣｄがフェースダウンで
接合されている。すなわち、子半導体チップＣｄは、活
性表面１１を親半導体チップＣｍの活性表面３１に対向
させた状態で、この親半導体チップＣｍに接合されてい
る。
【００４２】より具体的には、親半導体チップＣｍおよ
び子半導体チップＣｄはそれぞれチップ間接続用のパッ
ド（図示せず）を有しており、このチップ間接続用のパ
ッドの間が、金などの耐酸化性金属からなるバンプ２で
相互接続されている。このようなバンプ２は、親半導体
チップＣｍおよび子半導体チップＣｄの少なくとも一方
に設けられれば、両チップＣｍ，Ｃｄの接合を行える。
親半導体チップＣｍの活性表面３１にはさらに、外部接
続用のパッドＰeが、縁部に近い位置に設けられてい
る。このパッドＰeは、基板１上に形成された配線パタ
ーン３３に、ボンディングワイヤ３５によって接続され
るようになっている。
【００４３】このようにして、基板１に接合された親半
導体チップＣｍ上に子半導体チップＣｄが接合され、さ
らに、親半導体チップＣｍと基板１とがワイヤボンディ
ングで接続された状態で、このチップ・オン・チップ構
造の半導体装置が、封止樹脂５によって封止される。こ
の樹脂封止された状態が、図７(a)に示されている。こ
の樹脂封止工程の後は、樹脂５の硬化後、グラインダー
などによって樹脂５が研削され、子半導体チップＣｄの
非活性表面１３が露出させられ、その後、さらに、樹脂
５および子半導体チップＣｄの非活性表面１３側が同時
に研削される。こうして、ボンディングワイヤ３５にま
で到達しないように設定された研削目標厚Ｔまで、樹脂
５および子半導体チップＣｄの研削が行われる（図７
(b)）。
【００４４】続いて、たとえばダイシングソーを用いる
ことにより、切断ラインＤに沿って、チップ・オン・チ
ップ構造の半導体装置の個片が切り出され、非活性表面
１３およびこれと面一の樹脂５の表面を覆うように金属
板１８が貼着される（図７(c)）。その後は、必要に応
じて、基板１の下面（親半導体チップＣｍの接合面とは
反対側の面）に、半田ボール７などの外部端子を接続す
る外部端子形成工程が行われる。この半田ボール７の近
傍の構成は、図３に示された構造とほぼ同様である。
【００４５】切り出し工程に先だって、複数の子半導体
チップＣｄの非活性面１３およびそれらの間の保護樹脂
５の表面を覆う大きな金属板１８を貼着するようにして
もよい。したがって、切り出し工程においては、この大
きな金属板１８と保護樹脂５とを一括して切断する。こ
れにより、個片に切り出された半導体装置においては、
金属板１８は、保護樹脂５の表面の外縁と同形同大の平
面形状を有することになり、保護樹脂５の表面からのは
み出し部を有することがなくなる。
【００４６】このようにこの実施形態においては、子半
導体チップＣｄを樹脂封止し、その後、封止樹脂５と子
半導体チップＣｄの非活性表面１３側を同時に研削する
ことにより、子半導体チップＣｄの非活性表面１３と面
一の表面５ａを有する封止樹脂５によって子半導体チッ
プＣｄの側壁１２が全周にわたって覆われた状態の半導
体装置を得ることができる。また、この実施形態におい
ては、親半導体チップＣｍ上に実装された複数個の子半
導体チップＣｄが共通に研削されるので、これらの複数
個の子半導体チップＣｄの高さを等しくすることができ
るという利点がある。
【００４７】なお、この実施形態のチップ・オン・チッ
プ構造の半導体装置の組立においても、上述の図４、図
５または図６に示された樹脂封止方法を適用することが
できる。図８は、この発明の第６の実施形態に係る半導
体装置の組立工程を工程順に示す断面図である。この図
８において、上述の図２に示された各部に対応する部分
には、図１の場合と同じ参照符号を付して示す。
【００４８】この実施形態では、基板の一形態であるリ
ードフレーム５０が用いられる。リードフレーム５０
は、半導体チップＣをマウントするためのアイランド部
５１と、外部接続のためのリード部５２（外部接続端
子）とを有している。そして、図８(a)に示すチップ接
合工程では、アイランド部５１に、半導体チップＣがダ
イボンドされる。この際、半導体チップＣの非活性表面
１３が、アイランド部５１に対向させられる。この後、
半導体チップＣの活性表面１１に設けられたパッド（図
示せず）と、リード部５２との間が、ボンディングワイ
ヤ５５によって接続される。
【００４９】この状態で、図８(b)に示すように（図１
の場合とは天地を反転して図示してある。）、封止樹脂
５により、半導体チップＣが封止される。この際、封止
樹脂５は、半導体チップＣの側壁１２、活性表面１１お
よびボンディングワイヤ５５を併せて封止し、リードフ
レーム５０のリード部５２の一部が外部に露出するよう
にされる。続いて、図８(c)に示す研削工程が行われ
る。すなわち、グラインダーを用いることにより、図８
(b)に示す研削目標厚Ｔまで研削される。この研削工程
の初期には、樹脂５のみが研削され、次いで、樹脂５お
よびリードフレーム５０のアイランド部５１（半導体チ
ップＣの非活性表面１３側に対向している部分）が同時
に研削され、引き続いて、樹脂５、リードフレーム５０
および半導体チップＣの非活性表面側１３が同時研削さ
れる。このようにして、樹脂５は、半導体チップＣの側
壁１２を覆い、かつ、この半導体チップＣの非活性表面
１３と面一の表面５ａを有することになる。
【００５０】この後は、たとえばダイシングソーを用い
ることにより、図８(c)の切断ラインＤに沿って、樹脂
５およびリードフレーム５０を切断するための切り出し
工程が行われ、図８(d)に示す半導体装置の個片が得ら
れる。この半導体装置の個片には、非活性表面１３およ
びこれと面一の樹脂５の表面５ａを覆う金属板１８が貼
着される。切り出し工程に先だって、複数の半導体チッ
プＣの非活性面１３およびそれらの間の保護樹脂５の表
面を覆う大きな金属板１８を貼着するようにしてもよ
い。したがって、切り出し工程においては、この大きな
金属板１８と保護樹脂５とを一括して切断する。これに
より、個片に切り出された半導体装置においては、金属
板１８は、保護樹脂５の表面の外縁と同形同大の平面形
状を有することになり、保護樹脂５の表面からのはみ出
し部を有することがなくなる。
【００５１】このようにして、この実施形態によれば、
リードフレームを外部接続端子として有する薄型の半導
体装置を、半導体チップに割れや欠けを生じさせること
なく作成することができる。そして、金属板１８によっ
て、反りを防止でき、かつ半導体チップから発生する熱
を効果的に放出できる。以上、この発明の６つの実施形
態について説明したが、この発明は、他の形態でも実施
することができる。たとえば、上述の各実施形態では、
半導体チップＣの非活性表面１３および樹脂５の表面５
ａを覆う金属板１８を貼着する構成となっているが、金
属膜をスパッタ法などで半導体チップＣの非活性表面１
３および樹脂５の表面に形成することとしてもよい。こ
のような金属膜の形成は、半導体チップＣの非活性表面
１３側の研削処理の後であって、半導体装置の個片への
切り出し工程よりも前に行われることが好ましい。
【００５２】また、上述の第２、第３または第４の実施
形態においては、個々の半導体チップＣを個別に樹脂モ
ールドすることとしているが、２〜３個ずつ（すなわ
ち、所定の複数個）の半導体チップＣにグループ分けし
て、各グループの複数個の半導体チップを一括して樹脂
モールドするようにしてもよい。また、上述の第２、第
３または第４の実施形態の工程では、図４(d)において
参照符号６０で示すように、封止樹脂５から基板１がは
み出ることになる。これでも大きな問題はないが、この
基板１のはみ出しが問題となるのであれば、樹脂５を通
るように切断ラインＤ１（図４(c)参照）を設定し、こ
の切断ラインＤ１に沿って樹脂５および基板１を切断す
ればよい。
【００５３】さらに、上述の各実施形態では、研削工程
では、グラインダーによる機械的研削が行われることと
したが、この研削工程は、エッチング液を用いた化学的
研削工程であってもよく、また、ＣＭＰ（化学的機械的
研磨）法のような化学的機械的研磨工程であってもよ
い。ただし、半導体チップの非活性表面側の研削または
研磨は、研削精度よりも研削速度の方が重視されるか
ら、上述の３つの方法のなかでは、グラインダーによる
機械的研削方法が、生産効率の向上の観点からは、もっ
とも好ましい。
【００５４】グラインダーによる機械的研削が行われた
樹脂および半導体チップの非活性表面は、連続した削り
跡を有することになろうが、この削り跡は、必要に応じ
て、エッチングなどの化学的方法によって消すことがで
きる。また、上述の実施形態では、半導体装置の個片を
切り出すための切り出し工程に、ダイシングソーを用い
ることとしたが、たとえば、レーザビームによる切断な
どの他の切断手法が採用されてもよい。
【００５５】その他、特許請求の範囲に記載された事項
の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置の
構成を示す断面図である。
【図２】上記第１の実施形態に係る半導体装置の組立工
程を工程順に示す断面図である。
【図３】半田ボールの近傍の構成を拡大して示す断面図
である。
【図４】この発明の第２の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
【図５】この発明の第３の実施形態に係る半導体装置の
組み立て工程を工程順に示す断面図である。
【図６】この発明の第４の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
【図７】この発明の第５の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
【図８】この発明の第６の実施形態に係る半導体装置の
組立工程を工程順に示す断面図である。
【図９】先行技術による薄型半導体装置の製造工程を説
明するための断面図である。
【符号の説明】
１ 基板 ２ バンプ ５ 樹脂 ５ａ 表面 １１ 活性表面 １２ 側壁 １３ 非活性表面 １８ 金属板 Ｃｄ 子半導体チップ Ｃｍ 親半導体チップ Ｄ 切断ライン Ｄ１ 切断ライン Ｔ 研磨目標厚 ５０ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】半導体チップと、 この半導体チップの側壁を覆い、上記半導体チップの活
    性表面とは反対側の表面である非活性表面と面一に形成
    された表面を有する保護樹脂と、 上記半導体チップの非活性表面およびこれと面一の上記
    保護樹脂の表面上に設けられた金属膜とを含むことを特
    徴とする半導体装置。
  2. 【請求項２】基板をさらに含み、上記半導体チップは活
    性表面を対向させた状態で上記基板に接合されているこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】上記基板は、配線パターンが形成された配
    線基板であることを特徴とする請求項１または２記載の
    半導体装置。
  4. 【請求項４】上記基板は、別の半導体チップであり、全
    体としてチップ・オン・チップ構造を成していることを
    特徴とする請求項１ないし３のいずれかに記載の半導体
    装置。
  5. 【請求項５】上記金属膜は、上記保護樹脂の表面の外縁
    からのはみ出し部がないように設けられていることを特
    徴とする請求項１ないし４の何れかに記載の半導体装
    置。
  6. 【請求項６】半導体チップを、この半導体チップの少な
    くとも側壁を覆う保護樹脂で封止する樹脂封止工程と、 上記半導体チップの活性表面とは反対側の表面である非
    活性表面側と、この半導体チップの側壁を覆っている上
    記保護樹脂とを同時に研削または研磨する研削工程と、 上記半導体チップの非活性表面および上記研削工程によ
    って半導体チップの非活性表面と面一となった上記保護
    樹脂の表面上に金属膜を被着させる工程とを含むことを
    特徴とする半導体装置の製造方法。
  7. 【請求項７】上記樹脂封止工程の前に、上記半導体チッ
    プを基板に接合するチップ接合工程をさらに含むことを
    特徴とする請求項６記載の半導体装置の製造方法。
  8. 【請求項８】上記チップ接合工程では、上記半導体チッ
    プは、その活性表面を上記基板に対向させた状態で当該
    基板に接合されることを特徴とする請求項７記載の半導
    体装置の製造方法。
  9. 【請求項９】上記基板は、リードフレームであり、 上記チップ接合工程では、上記半導体チップは、非活性
    表面を上記リードフレームに対向させた状態で当該リー
    ドフレームに接合され、 上記樹脂封止工程の前に、上記リードフレームの所定箇
    所と上記半導体チップの活性表面の所定箇所とをボンデ
    ィングワイヤで接続する接続工程をさらに含み、 上記樹脂封止工程では、上記半導体チップの活性表面お
    よび上記ボンディングワイヤが併せて樹脂封止され、 上記研削工程では、上記リードフレームの上記非活性表
    面側に位置する部分が上記半導体チップの非活性表面側
    の研削に先だって研削されることを特徴とする請求項７
    記載の半導体装置の製造方法。
JP2000074276A 2000-03-16 2000-03-16 半導体装置の製造方法 Expired - Lifetime JP3673442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000074276A JP3673442B2 (ja) 2000-03-16 2000-03-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000074276A JP3673442B2 (ja) 2000-03-16 2000-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001267470A true JP2001267470A (ja) 2001-09-28
JP3673442B2 JP3673442B2 (ja) 2005-07-20

Family

ID=18592362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000074276A Expired - Lifetime JP3673442B2 (ja) 2000-03-16 2000-03-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3673442B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459152B1 (en) * 1999-10-27 2002-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
JP2003060117A (ja) * 2001-08-10 2003-02-28 Texas Instr Japan Ltd 半導体装置の製造方法
JP2006269861A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US7138706B2 (en) 2002-06-25 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2007066932A (ja) * 2005-08-29 2007-03-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008182100A (ja) * 2007-01-25 2008-08-07 Sony Corp 半導体装置の製造方法
JP2011100932A (ja) * 2009-11-09 2011-05-19 Toshiba Corp 半導体パッケージ及びｄｃ−ｄｃコンバータ
JP2012160707A (ja) * 2011-01-28 2012-08-23 Samsung Electronics Co Ltd 積層半導体チップ、半導体装置およびこれらの製造方法
JP2012248583A (ja) * 2011-05-25 2012-12-13 Jjtech Co Ltd 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法
JP2013198073A (ja) * 2012-03-22 2013-09-30 Murata Mfg Co Ltd 弾性波素子の製造方法及び弾性波素子
JP2014011289A (ja) * 2012-06-29 2014-01-20 Ibiden Co Ltd 電子部品及び電子部品の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7094630B2 (en) 1999-10-27 2006-08-22 Renesas Technology Corp. Method of fabricating semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
US6459152B1 (en) * 1999-10-27 2002-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
JP2003060117A (ja) * 2001-08-10 2003-02-28 Texas Instr Japan Ltd 半導体装置の製造方法
US7138706B2 (en) 2002-06-25 2006-11-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006269861A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2007066932A (ja) * 2005-08-29 2007-03-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008182100A (ja) * 2007-01-25 2008-08-07 Sony Corp 半導体装置の製造方法
TWI382501B (zh) * 2007-01-25 2013-01-11 新力股份有限公司 Semiconductor device manufacturing method
JP2011100932A (ja) * 2009-11-09 2011-05-19 Toshiba Corp 半導体パッケージ及びｄｃ−ｄｃコンバータ
JP2012160707A (ja) * 2011-01-28 2012-08-23 Samsung Electronics Co Ltd 積層半導体チップ、半導体装置およびこれらの製造方法
JP2012248583A (ja) * 2011-05-25 2012-12-13 Jjtech Co Ltd 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法
JP2013198073A (ja) * 2012-03-22 2013-09-30 Murata Mfg Co Ltd 弾性波素子の製造方法及び弾性波素子
JP2014011289A (ja) * 2012-06-29 2014-01-20 Ibiden Co Ltd 電子部品及び電子部品の製造方法

Also Published As

Publication number Publication date
JP3673442B2 (ja) 2005-07-20

Similar Documents

Publication Publication Date Title
JP3339838B2 (ja) 半導体装置およびその製造方法
KR100699649B1 (ko) 반도체장치 및 그 제조방법
US6444498B1 (en) Method of making semiconductor package with heat spreader
US7508066B2 (en) Heat dissipating semiconductor package and fabrication method thereof
JP5280014B2 (ja) 半導体装置及びその製造方法
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US8796561B1 (en) Fan out build up substrate stackable package and method
KR100297451B1 (ko) 반도체 패키지 및 그의 제조 방법
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN105762084B (zh) 倒装芯片的封装方法及封装装置
JP2002110718A (ja) 半導体装置の製造方法
JP3833859B2 (ja) 半導体装置およびその製造方法
JP3673442B2 (ja) 半導体装置の製造方法
JP5557439B2 (ja) 半導体装置及びその製造方法
JP2001044229A (ja) 樹脂封止型半導体装置及びその製造方法
KR20010051976A (ko) 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치
JP3544655B2 (ja) 半導体装置
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
JP4453009B2 (ja) 半導体装置及びその製造方法
KR20070077685A (ko) 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법
KR20010004611A (ko) 칩 사이즈 패키지
KR20080084282A (ko) 반도체 칩과 이의 제조방법 및 이를 이용한 반도체 패키지
KR20050091561A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050422

R150 Certificate of patent or registration of utility model

Ref document number: 3673442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

EXPY Cancellation because of completion of term