JP2012248583A - 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 - Google Patents

半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 Download PDF

Info

Publication number
JP2012248583A
JP2012248583A JP2011117421A JP2011117421A JP2012248583A JP 2012248583 A JP2012248583 A JP 2012248583A JP 2011117421 A JP2011117421 A JP 2011117421A JP 2011117421 A JP2011117421 A JP 2011117421A JP 2012248583 A JP2012248583 A JP 2012248583A
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor device
manufacturing
layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011117421A
Other languages
English (en)
Inventor
Koichi Meguro
弘一 目黒
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jjtech
Jjtech Co Ltd
Original Assignee
Jjtech
Jjtech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jjtech, Jjtech Co Ltd filed Critical Jjtech
Priority to JP2011117421A priority Critical patent/JP2012248583A/ja
Publication of JP2012248583A publication Critical patent/JP2012248583A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】配線密度が高く薄型化された基板を安価に提供する。
【解決手段】本発明にかかる中間板の製造方法の一例は、様々に高さが変化する所定のパターンが形成されたスタンパを絶縁樹脂層110の表面に直接押し付けてパターンを絶縁樹脂層110に転写するインプリント工程と、パターンが転写された絶縁樹脂層の表面の全面に物理気相成長またはメッキ法によって1種類以上の金属層112を成膜する成膜工程と、最も厚い絶縁樹脂層の表面に成膜された金属層112を研削又は研磨して金属層112を電気的に独立した複数の配線112A〜112Fに分離する第1研削工程と、絶縁樹脂層の裏面を切削又は研磨して金属層112を露出する第2研削工程と、備えることを特徴とする。
【選択図】図2

Description

本発明は、半導体装置の製造方法及び半導体装置、並びに例えば半導体装置が含む基板に関連する中間板に関するものである。
例えば特許文献1には、半導体装置に適用される基板の製造方法として、基板の表面に突部32を形成することで配線パターンを形成する基板及び基板の製造方法に関する技術が開示されている。具体的には、ペースト状の樹脂をスクリーン印刷によって形成する方法、剥離シート上の所定配置に形成した樹脂を基板に転写する方法、インクジェットにより基板上に樹脂を吹き付けて形成する方法、樹脂をディスペンスして形成する方法等が開示されている。
また特許文献1には、特許文献1の図7及び図8に開示されるように、インプリントされた絶縁層32上に金属層34,35を形成し、絶縁層を研磨して金属層を露出し、露出部分とチップの内部電極を接続することが、開示される。インプリントは、半導体装置が含む回路基板(コア基板30)の表面に対して実施される。回路基板は、ガラスエポキシ等からなる樹脂基板である。回路基板は、更に、複数の配線層及びこれら複数の配線層を電気的に導通させるメッキ・スルーホールが形成される、多層の回路基板である。つまり、半導体素子と半導体装置は、回路基板及び金属層等を介して、信号の通信が実施される。言い換えれば、インタポーザは、インプリントされた絶縁層及びその樹脂層に付随する金属層で構成される第1のインタポーザと、多層の回路基板の第2のインタポーザ(コア基板30)と、の2つのエレメントで構成される。第1のインタポーザについて、特許文献1は、第2のインタポーザである回路基板30(または31)の表面に、インプリント方法によりその回路基板の表面に突部を盛り上げるようにしてドライフィルム等の樹脂層を形成することが開示されている。この方法によれば、インプリント型は、突部を形成する部位を凹部に形成し、基板の表面をドライフィルム等の樹脂フィルムにより被覆し、インプリント型を基板の表面に押圧することによって、基板の表面を塑性変形させて突部を形成している。特許文献1では、こうした印刷方法や転写方法により、効率的に突部(配線パターン)を形成することができるとしている。
他方、半導体装置ではないが、電子製品の所謂マザーボードであるプリント回路基板の関する技術において、インプリント法により、プリント回路基板の金属配線を形成する技術が、特許文献2及び特許文献3に開示される。詳細には、特許文献2において、図3Aに開示されるように、貫通部分を含むインプリントされた絶縁層14上に金属層18を形成し、金属18を(エッチング)研磨することが、開示される。特許文献3において、図1及び図2に開示されるように、金属層105を、段差を含むインプリントされた絶縁層102の表面と同じ面となるように研磨して、金属層を電気的な複数のノードに分離することが、開示される。
特開2008−028361号公報 特開2007−036217号公報 特開2007−305982号公報
特許文献1の技術によれば、回路基板上の配線パターンの形成はある程度効率化されると思われるが、多層の回路基板の第2のインタポーザ(コア基板30)がボトルネックとなり、半導体装置の薄型化には限界である。更に、インプリントされた絶縁層である突起部32(特許文献1の図8)の形状の精度、及び突起部32と半導体素子70が有する電極72との位置合わせ精度等によって、それら接続部の接続不良が懸念される。また、電極72自身が半導体装置の薄型化へのボトルネックの一つになっている。
更に、複数のサブパッケージを積層して基板上に実装するパッケージ・オン・パッケージ構造及び複数の半導体チップを一つにパッケージングするマルチチップパッケージ構造を採用する場合など、半導体パッケージには、より一層の薄型化が求められている。これを実現するには半導体装置(半導体パッケージ)の薄型化へのボトルネックとなっている文献1の第2のインタポーザ(コア基板30)を抜本的に排除することが肝要である。
他方、特許文献1に、特許文献2又は特許文献3を組み合わせても、それは、回路基板上のインプリント技術を改良するのみであり、半導体装置の薄型化の課題は依然として解決されない。本願は、少なくともこれら一つを解決する。
上記課題の少なくとも一つを解決するために、本発明にかかる半導体装置の代表的な製造方法は、厚さが変化する所定のパターンを表面に有する絶縁性の第1の樹脂材で形成される樹脂層と、最も厚さが厚い樹脂層の表面を除く樹脂層の表面に所定のパターンに沿って所定の厚さを有する複数の金属配線を含む金属層と、を含む中間板を準備する工程と、複数の内部端子を表面に有するチップを準備する工程と、複数の内部端子及び複数の金属配線を、それぞれ接続する接続工程と、チップ、複数の内部端子、及び複数の金属配線を、絶縁性の第2の樹脂材で封止する封止工程と、樹脂層の裏面を、切削または研磨し、樹脂層の裏面に、複数の金属配線の一部の領域を露出させる、研削工程と、を備えることを特徴とする。
上記課題の少なくとも一つを解決するために、本発明にかかる中間板の代表的な製造方法は、第1の支持層の表面に形成される絶縁性の第1の樹脂材の樹脂層に、厚さが変化する所定のパターンが形成された金型をスタンプすることによって、所定のパターンを樹脂層に転写するインプリント工程と、厚さが変化する所定のパターンが転写された樹脂層の表面に、物理気相成長またはメッキ法によって、1種類以上の金属を成膜して金属層を形成する成膜工程と、最も厚さが厚い樹脂層に対応する金属層の一部を、切削または研磨し、金属層に電気的に独立した複数の金属配線を形成する、第1の研削工程と、第1の支持層及び第1の支持層に接する樹脂層の裏面を、切削または研磨し、樹脂層の裏面に、複数の金属配線の一部の領域を露出させる、第2の研削工程と、を備えることを特徴とする。
上記課題の少なくとも一つを解決するために、本発明にかかる半導体装置の代表的な構成は、厚さが変化する所定のパターンが形成された絶縁性の第1の樹脂材の樹脂層と、最も厚さが厚い樹脂層の表面を除く所定のパターンに沿って、金属から成り、互いに電気的に独立している複数の金属配線を含む金属層と、複数の内部端子を表面に有するチップと、複数の内部端子及び複数の金属配線を、それぞれ接続する複数の接続配線と、チップの少なくとも側面、複数の内部端子、複数の金属配線、及び複数の接続配線を、絶縁性の第2の樹脂材で封止する封止層と、を備え、複数の金属配線の一部が、樹脂層の裏面と面一になる様に、露出する、ことを特徴とする。
本発明の半導体装置の製造方法によれば、支持層及び支持層に接する樹脂層の裏面を、切削または研磨するので、特許文献1に開示されるような回路基板が不要である(排除できる)ので、半導体装置の薄型化が可能となる。
本発明の中間板の製造方法によれば、第1の支持層及び第1の支持層に接する樹脂層の裏面を、切削または研磨し、樹脂層の裏面に、複数の金属配線の一部の領域を露出させるので、樹脂層の裏面とその裏面に露出する金属配線が面一となる精度が高く、更に樹脂層の厚さが制御された中間板の薄型化が可能となる。
本発明の半導体装置によれば、金属配線の一部が、樹脂層の裏面と面一になる様に、露出するので、特許文献1に開示されるような回路基板が不要である(排除できる)ので、半導体装置の薄型化が可能となる。
本発明の各実施形態に共通に用いられるインプリントの模式図である。 本発明による中間板の製造方法の第1実施形態を示す模式図である。 本発明による中間板の製造方法の第2実施形態を示す模式図である。 本発明による半導体装置の製造方法半導体装置の製造方法の第1実施形態を示す模式図である。 本発明による半導体装置の製造方法の第1実施形態を示す模式図である。 図5の半導体パッケージの拡大図であり、本発明による半導体装置の第1実施形態を示す模式図である。 本発明による半導体装置の製造方法の第2実施形態を示す模式図である。 本発明による半導体装置の製造方法の第2実施形態を示す模式図である。 図8の半導体パッケージの拡大図であり、本発明による半導体装置の第2実施形態を示す模式図である。 本発明による半導体装置の製造方法の第3実施形態を示す模式図である。 本発明による半導体装置の製造方法の第3実施形態を示す模式図である。 本発明による半導体装置の製造方法の第4実施形態を示す模式図である。 本発明による半導体装置の製造方法の第4実施形態を示す模式図である。 図13の半導体パッケージの拡大図であり、本発明による半導体装置の第3実施形態を示す模式図である。 本発明による半導体装置の製造方法の第5実施形態を示す模式図である。 本発明による半導体装置の製造方法の第6実施形態を示す模式図である。 本発明による半導体装置の製造方法の第7実施形態を示す模式図である。 図17の半導体パッケージの拡大図であり、本発明による半導体装置の第4実施形態を示す模式図である。 本発明による半導体装置の製造方法の第8実施形態を示す模式図である。 本発明による半導体装置の製造方法の第9実施形態を示す模式図である。 本発明による半導体装置の製造方法の第10実施形態を示す模式図である。 図21の半導体パッケージの拡大図であり、本発明による半導体装置の第5実施形態を示す模式図である。 本発明による半導体装置の製造方法の第11実施形態を示す模式図である。 本発明による半導体装置の製造方法の第12実施形態を示す模式図である。 図4および図5で行なわれる工程を示すフローチャートである。 図10および図11で行なわれる工程を示すフローチャートである。 図15および図13で行なわれる工程を示すフローチャートである。 図20で行なわれる工程を示すフローチャートである。 図23で行なわれる工程を示すフローチャートである。 本発明の各実施形態で製造されたチップを複数用いたパッケージを例示する図である。 図2(a)の平面図および底面図である。 図2(d)の平面図および底面図である。 図12(a)の平面図および底面図である。 図17(a)の平面図および底面図である。 図21(a)の平面図および底面図である。 図2(d)の基板にキャリアテープを付けた図である。
本発明の課題を解決する技術思想(コンセプト)の代表的な一例は、以下に示される。但し、本願の請求内容はこの技術思想に限られず、本願の請求項に記載の内容であることは言うまでもない。
本願は、半導体装置及びその製造方法に関連した特徴を開示する。
本願の半導体装置とは、半導体チップ(以下、単にチップ及ぶことがある)とそのチップに信号を供給する、またはそのチップから信号を受給する外部端子を有する装置である。詳細には、半導体装置は、少なくとも一つのチップ、インタポーザ、チップとインタポーザとを接続する接続配線、及びインタポーザに接続し外部と信号を入出力する外部端子、並びに、少なくとも、チップ及び接続配線を封止する絶縁性のレジン(第2の樹脂材)が、主要な複数のエレメントである。特許文献1が開示する多層の回路基板の第2のインタポーザ(コア基板30)が、排除されて存在しないことに注意が必要である。チップは、例えば、フォトリソグラフィー等でシリコン等を材料とするチップの表面に形成された電気回路及び電気回路とチップの外部とを入出力する内部端子(チップパッド)を含む。接続配線は、例えば、内部端子に付随するバンプ電極、ボンディングワイヤを含む。接続配線は、ウェハレベルパッケージWLP技術である再配線層を含んでもよい。再配線層は内部端子とバンプ電極(ポスト電極ともいう)または内部端子とボンディングワイヤを接続する。内部端子とバンプ電極の関係は、所謂、ファンインまたはファンアウトである。更に、再配線層は、チップの表面に形成された電気回路を保護するパッシベーション膜の上に形成される。インタポーザは、絶縁性の樹脂、その樹脂に付随する金属性の金属配線を含む。外部端子は、例えば、半田ボールである。または外部端子は、インタポーザが含む金属配線に付随するメッキ層であってもよい。特徴ある本願のインタポーザは、金型等でインプリントされた樹脂層と、主にその樹脂層の表面に付随し、一部が裏面に露出する金属を含む金属配線層を含む。樹脂の裏面に露出する金属の部分が、半導体装置の外部端子となる。よって、本願のインタポーザは、インプリントされた樹脂層及びその樹脂層に付随する金属層の第1のインタポーザのエレメントのみで、チップと外部端子を仲介する。言い換えれば、第1のインタポーザ及び第2のインタポーザ(多層の回路基板)の2つのエレメントで構成するインタポーザを開示する特許文献1とは、明確に異なる。
本願の半導体装置の製造方法においては、第1のインタポーザを製造する前段階である中間板(プリインタポーザ)に含まれる支持層、及び支持層の表面に形成されるインプリントされた樹脂層の裏面を、切削または研磨して、樹脂層の裏面に、複数の金属配線の一部の領域を露出させる。尚、切削は、バイトが樹脂層を切り削りとる(カッティング)機械的な行為を示し、研磨は、ブラシや研磨紙が樹脂層をこすって磨く(ポリッシュ)機械的な行為、砥石及び化学薬品(研磨剤)が樹脂層をポリッシュする化学的+機械的研磨(CMP)がある。本願では、切削または研磨を総称して、単に「研削」と呼ぶことがある。
本願の中間板(プリインタポーザ)の製造方法においては、第1のインタポーザを製造する半導体装置の製造工程に供給する部材としての中間板を製造する方法である。その特徴ある製造方法は、第1の支持層の表面に形成される絶縁性の第1の樹脂材の樹脂層に、金型をスタンプすることによって、所定のパターンを樹脂層に転写し、その転写された樹脂層の表面に、金属を成膜して金属層を形成し、最も厚さが厚い樹脂層に対応する金属層の一部を、切削または研磨し、金属層に電気的に独立した複数の金属配線を形成し、第1の支持層及び第1の支持層に接する樹脂層の裏面を、切削または研磨し、樹脂層の裏面に、複数の金属配線の一部の領域を露出させる。好ましくは、更に、切削又は研磨された樹脂層の裏面及び露出した複数の金属配線の一部の領域に、第2の支持層を形成する。
本願は、半導体装置を製造するパッケージング製造業者、及びそのパッケージングの一部のエレメント(中間板:(プリインタポーザ))を製造する中間板製造業者が、関連する。尚、パッケージング製造業者と中間板製造業者は、一つの製造業者であってもよいし、異なる製造業者であってもよい。
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。
(インプリント)
図1は本発明の各実施形態に共通に用いられるインプリントの模式図である。インプリントによれば、図1(a)に示すようにインプリント金型100に寸法が数十nm〜数百μmの様々に高さ(厚み)が変化する所定のパターン102を形成する。インプリント金型100の断面形状は90度の直角のみでなく、弧の線分を含む場合もある。このインプリント金型100をスタンパとして基板(プラスチック、ガラス、シリコン等)104上に塗布した絶縁性の第1の樹脂材で構成される樹脂薄膜106に直接押し付けてパターン102を転写する。よって、樹脂薄膜106は、数十nm〜数百μmの様々に高さ(厚み)が変化する。更に、インプリント金型100の所定のパターン102が、樹脂薄膜106の凹部に対応する。尚、凹部の形状は様々であり、単純な凹部、それら単純な凹部を組み合わせた複雑な凹部を含む。更に、樹脂薄膜106の断面の視点から、凹部は90度の垂直断面に限られない。また、凹部は、所定の値のテーパであってもよいし、弧の線分に対応するU型であってもよい。樹脂薄膜106の最も厚い部分も同様である。転写の工程は数分間で完了し、図1(b)に示すように、同一形状の樹脂薄膜106を短時間で大量に製造可能である。インプリントで用いるインプリント金型100は、例えば電子線露光技術とエッチング技術(いずれも図示省略)を用いて製造してよい。図1ではインプリント金型100を用いているが、これに代えて、樹脂製の樹脂型を用いてもよい。
(中間板の製造方法:第1実施形態)
図2は本発明による中間板の製造方法の第1実施形態を示す模式図である。まず図2(a)に示すように、インプリント金型(図示省略)を絶縁樹脂層110に直接押し付けてパターンを絶縁樹脂層110に転写するインプリント工程を行う。尚、図1(a)に示すインプリント金型100のパターンとは異なったパターンである。図31は図2(a)の平面図および底面図である。すなわち、図31(a)(c)はそれぞれ、断面図である図31(b)(図2(a)に相当)の平面図および底面図である。絶縁樹脂層110の材として、ポリイミド樹脂やエポキシ樹脂を用いてよい。その他、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂等を用いてもよい。それら材料の組み合わせ、またはそれら材料の少なくとも一つを主成分として、その他の不純物を含んでもよい。主成分とは、例えば絶縁特性を最も発揮させる材の比率を示す。絶縁特性の視点としての主成分は、50重量%以上が一般的である。また不純物の例として、シリカガラス、β-ユークリプタイト、ムライト等の粉末フィラーを混入してもよい。これらのフィラーの熱膨張係数は一般的な絶縁樹脂よりも小さく、これらのフィラーを樹脂に分散させることにより、中間板の熱膨張係数を調整し、半導体装置のそりの抑制、半導体装置の信頼性の向上がはかれる。フィラーの充填度を上げることで熱膨張係数を小さくすることが出来るが、比表面積の増大で、樹脂のシート加工時の粘度が上がるため、球状フィラーが望ましい。不純物を含む絶縁樹脂層110の熱膨張係数が、半導体チップの熱膨張係数に近づく、または同等になることにより、半導体装置の信頼性が向上する。絶縁樹脂層110を単に樹脂層と呼ぶことがある。
絶縁樹脂層110について、一つの視点である切削(機械的な行為)の視点においては、ダイヤモンド製のバイトなどの切削刃による切削は、切削時の局部発熱で塑性変形を起こさない熱硬化樹脂が望ましい。切削刃の切れ味を良くするためには、適度な弾性率を持ち、応力歪曲線における破断強度が比較的低い樹脂が良好と考えられるからである。例えば、応力に対する歪みは数%以下が好ましく、クレーズ(Craze)が生じにくい、切削刃の絡み付きの少ない材料とするべきだからである。例えば、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂の樹脂はいずれも、例えば弾性率が2〜4GPaを示す程度に固く伸びが少ないπ型環状基を含有している。またこれらの樹脂は、固くて伸びが少ない特性を有することから、これらの樹脂が切削される際、一緒に切断される隣接する金属との間に、隙間が生じにくい。そのため樹脂が歪むことにより配線を形成する金属が歪むことが防止されるという顕著な効果を有する。他方、研磨(化学的+機械的研磨(CMP))においては、絶縁樹脂層110の材として、ポリイミド樹脂やエポキシ樹脂を含めて、幅広い材料を選択できる。尚、研磨においても、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂を否定するものでないことに注意が必要である。
絶縁樹脂層110について、一つの視点である強度の視点においては、フェノール樹脂の強度を上げたいなどの要求に応じてエポキシ変性フェノール樹脂(変性をした部分すなわち、混合%に応じてエポキシの性質が強くなる)にしたり、耐熱性に劣ることからポリビニルアセタール変性フェノール樹脂にしたりすることができる。また、熱サイクル信頼性を向上させるためニトリルゴム変性フェノール樹脂にしたり、印刷性を高めるためロジン変性フェノール樹脂にしたりするなど、さまざまな性質改善のために変性が行われる。その変性樹脂の混合比は1%から50重量%のレベルで行われている。不飽和ポリエステル樹脂は、無水マレイン酸、イソフタル酸系などの不飽和ポリエステルとエチレングリコールなどの多価アルコールの縮合重合で作られる熱硬化性の樹脂であり、無水マレイン酸もスチレンも環状基のため、機械的強度が強いことが特徴である。したがって100%樹脂も使用できる。特に繊維に含浸させる強化プラスチックとしての用途に優れている。各種のエステル化合物で無数の種類が作れるが、異種樹脂による変性樹脂として表面の平滑性を保つため、合成時ペンタジエンなどを混ぜた変性や、相溶性のあるアクリルウレタンなど混ぜ透明性や光による黄変防止の変性などが考えられている。一般的に合成時に混ぜて作る反応基としてフェノール、エポキシ、ウレタンがあり、自由な配合ができる。メラミン樹脂はメラミンとホルムアルデヒドの縮合反応で得られるメチロールメラミンを重合縮合反応させ合成するが、窒素環状基を作るため、尿素樹脂より衝撃強度が強い。一般にはメチロールメラミンを繊維などに含浸させて、強化プラスチックを作るが、電子部品としてはセルローズ添加剤が5〜40重量%加えられて使われる。もちろん100%樹脂としての使用にも耐える。エポキシやユレア樹脂との変性加工は合成時にエポキシモノマーや尿素を適量加えることで自由に行える。また、混合することで中間的性質をもつ樹脂ができる。
図2(b)では、絶縁樹脂層110のパターンが転写された側に、物理気相成長またはメッキ法によって金属層112を成膜する成膜工程を行う。金属層112としてCu、Al、Ti、Cr等を用いてよく、これら金属の2種類以上を順次成膜してもよい。物理気相成長として、例えばスパッタリング、真空蒸着、イオンプレーティングによって金属を成膜してよい。メッキ法としては、例えば無電解メッキ、電解メッキによって金属を成膜する。2種類以上の金属を順次成膜するときは、各金属を同一の方法で成膜してもよいし、別々の方法で成膜してもよい。別々の方法で成膜するときは、物理気相成長またはメッキ法を任意に組み合わせて用いてよい。
絶縁樹脂層110と金属層112との密着性を確保するため、樹脂表面を酸素プラズマ処理、酸化チタン触媒中の紫外線照射処理、シランカップリング処理するなど、樹脂面への活性処理を行う方法を用いてもよい。あるいは、1種類または2種類以上の金属からなる上記の金属層112の樹脂面への接合金属として、10nmから500nm程度の膜厚を有するTi、Cr、Pdなどの活性金属を使用する方法を用いてもよい。
図2(c)では、絶縁樹脂層110の金属層112が成膜された側を所定の第1の高さH1で研削する第1研削工程を行う。これにより、金属層112を電気的に独立した複数の配線層112A〜112Fに分離する。
このように本実施形態では、基板のコアな材料となる絶縁樹脂層に、直接、インプリント金型を押し付ける方法をとっている。つまり本実施形態では、パターン転写は、絶縁樹脂層自体が変形することで実現されている。したがって、パターン転写前に、絶縁樹脂層110を別の樹脂フィルムで被覆するなどの工程が不要であり、工程数が削減される。
研削は、この例では、機械的な切削で実施する。それは、バイト(図示省略)を用いて工作物の表面を切り取って高精度に仕上げる工作法である。金属、非金属などあらゆる材料(焼入れした鋼、超硬合金、セラミックス、ガラスなど)が加工でき、高寸法精度で仕上面も良好となる。研削バイトとして、超硬合金の刃先を用いる超硬付け刃バイトや、ダイヤモンドを刃先としたダイヤモンドバイト等を用いてよい。
成膜された金属層112は、図2(c)のように基板のパターンが形成された側に第1研削工程を施すことで、電気的に独立(絶縁)した配線層112A〜112Fにすることができる。配線層112A〜112Fは、互いに電気的に独立した複数の配線である。それら配線の密度(所定面積当たりの配線密度)は、インプリントにより形成されたパターン上に形成されるので、高い。さらに図2(d)のように基板の反対側に第2研削工程を施すことで、外部端子用に配線層112A〜112Fの夫々の一部を露出させることができる。これらの研削工程を施すたびに基板の薄型化が図られる。
(中間板:第1実施形態)
図2(c)に示す基板114は、中間板(プリインタポーザ)であり、本発明による中間板の第1実施形態を示している。基板114は、様々に高さが変化する所定のパターンが形成された絶縁樹脂層110と、絶縁樹脂層110のパターンが形成された側に積層された互いに電気的に独立している複数の配線層112A〜112Fとを備えている。配線層112A〜112Fは、パターンの最高の高さH1を有する部分以外に積層されている。
図2(d)では、絶縁樹脂層110のパターンが転写されなかった側(絶縁樹脂層110の裏面側)を所定の第2の高さH2で研削して複数の配線層112A〜112Fを、絶縁樹脂層110の裏面に露出させる第2研削工程を行う。図32は図2(d)の平面図および底面図である。すなわち、図32(a)(c)はそれぞれ、断面図である図32(b)(図2(d)に相当)の平面図(表面)および底面図(裏面)である。
(中間板:第2実施形態)
図2(d)に示す基板116は、中間板(プリインタポーザ)であり、本発明による中間板の第2実施形態を示している。基板116の絶縁樹脂層110のパターンが形成されていない側(裏面)は、複数の配線層112A〜112Fと面一になっている。言い換えれば基板116の絶縁樹脂層110は分離されていて、絶縁樹脂層110が存在しない部分は配線層112A〜112Fによってつながれている。基板116は基板114(図2(c))よりも更に薄型化されている。配線層112A〜112Fが絶縁樹脂層110の裏面に面一に露出した部分は、無論、外部電極として機能させることが可能である。図2(d)の基板116のように薄型化された基板には、図36に例示するようにキャリアテープ117を付けてもよい。図36は図2(d)の基板116にキャリアテープ117を付けた図である。すなわち、図36(a)(c)はそれぞれ、断面図である図36(b)(図2(d)の基板116にキャリアテープ117を付けたものに相当)の平面図および底面図である。
(中間板の製造方法:第2実施形態)
図3は本発明による中間板の製造方法の第2実施形態を示す模式図である。以下、図2の第1実施形態と異なる点のみ説明する。まず図3(a)のインプリント工程では、絶縁樹脂層118を、それを支持する支持板120上に接着してパターンを転写することを特徴とする。本方法は、絶縁樹脂層118のように、例えば200μm以下の厚みしか有しないといった、図2の絶縁樹脂層110と比較して薄いものを用いる場合に有効な方法である。絶縁樹脂層118が薄くても支持板120によって支持して全体の厚みを増すことで、絶縁樹脂層118自体の形状が損傷することなく、また歪むことなくパターンのみが転写される安定したインプリント工程が行えるからである。尚、支持板120は、フィルムであってもよいし、半導体チップと同等の熱膨張係数を有する材質の支持基板(例えば、半導体チップがシリコンであれば、支持板もシリコン)であってもよい。また、絶縁樹脂層118と異なる材の絶縁材で構成される絶縁層であってもよい。絶縁樹脂層118は、インプリントの転写、及び金属層122の成膜及び密着性に最適な材が、選択される。他方、支持板120は、研削または売買に最適な材が選択される。支持板120の形状は、矩形もしくはウェハ形状である円形が、所謂アセンブリ工程の現有製造装置を使用できる観点から望ましい。支持板120がウェハ形状であれば、周知のウェハレベルパッケージWLPの製造装置を準用できる。支持板120がシリコンである場合、ダミーシリコン、またはダミーウェハと呼ばれる。
図3(b)では図2(b)と同様の成膜工程を行い、金属層122を成膜する。図3(c)では図2(c)と同様の第1研削工程を行う。第1の高さH11で研削することにより、金属層122を電気的に独立した複数の配線層122A〜122Fに分離する。
(中間板:第3実施形態)
図3(c)に示す基板124は、中間板(プリインタポーザ)であり、本発明による中間板の第3実施形態を示している。図2(c)に示した基板114(第1実施形態)と異なる点は、基板124の絶縁樹脂層118の薄さと、支持板120を有する点である。支持板120は、絶縁樹脂層118のパターンが形成されていない側に接着され、絶縁樹脂層118を支持している。
図3(d)では図2(d)と同様の第2研削工程を行う。所定の第2の高さH12で研削して複数の配線層122A〜122Fを露出させる。図2(d)の工程と若干異なるのは、図3(d)では支持板120及び絶縁樹脂層118を一括して研削して除去する点である。これにより、図3(d)に示すように、図2(d)の基板116と構造上同様であるが、より薄い基板126を製造可能である。図3(d)に示す基板126は、中間板(プリインタポーザ)である。尚、図3(d)に加えて更に、第2の支持層(不図示)を形成してもよい。図3(d)の工程後、第2の支持層は、基板126の裏面(切削又は研磨された樹脂層118の裏面及びその裏面に露出した複数の金属配線の一部の領域)に、形成される。第2の支持層は、中間板製造業者とパッケージング製造業者との間で売買される製品(基板126)を保護する。第2の支持層は、フィルム、ダミーシリコン、及び図36(b)で示したキャリアテープ117の少なくともいずれか一つであってもよい。同様に、図2(d)に加えて更に、第2の支持層(図36(b)で示したキャリアテープ117)を形成してもよい。
すなわち、中間板(プリインタポーザ)は、図2(c)、図2(d)、図3(c)、図3(d)、第2の支持層を付した図2(d)、第2の支持層を付した図3(d)、及びキャリアテープ117を付した図36(b)のいずれかで、売買される。
(半導体装置の製造方法:第1実施形態)
図4および図5は本発明による半導体装置の製造方法の第1実施形態を示す模式図である。図25は図4および図5で行なわれる工程を示すフローチャートである。なお本文においてフローチャートは代表的な製造方法の実施形態についてのみ示す。図25の基板工程300は図2(a)〜(d)に相当し、図4(a)は基板工程300で製造した図2(d)に示した基板116を示す。基板116を出発点として半導体装置の製造方法について説明する。
図4(b)〜(d)、図5(a)は、複数の半導体チップ128A〜128Cを絶縁樹脂層110に搭載する半導体チップ搭載工程を示す。まず図4(b)に示すように、配線層112A〜112Fにフラックス130を配置する(図25のフラックス配置工程302)。実際には複数のフラックスを配置するところ、ここでは代表して1つのフラックス130のみを参照符号で指示する。フラックス130は例えば塗布によって配置してよい。またフラックス130は、図4(b)に示すように、配線層112Aの周囲より低まった部分であって、絶縁樹脂層110のパターンが形成されていない側(図4の下側)に露出していない部分132に配置する。すなわち配線層112Aのうち露出している部分134にはフラックスは配置しない。
図4(c)では半導体チップ128A〜128Cを絶縁樹脂層110に搭載する(図25の半導体チップ設置工程304)。このとき、代表して説明する半導体チップ128Aのバンプ電極136(接続配線)を、フラックス130を介して配線層112Aに接触させる。フラックス130を上記のような部分132に配置したのは、半導体チップ128Aのバンプ電極136をかかる部分132に接合することで半導体チップ128Aが安定するからである。尚、半導体チップ128A〜128Cに代えて、半導体チップ128A〜128Cを含む半導体ウェハとしてもよい。半導体ウェハは、半導体チップ128A〜128Cをそれぞれ区分するダイシングラインをハーフダイシングしたウェハが好ましい。また、半導体ウェハの場合、基板116も半導体ウェハと同一な形状(円形)である。
図4(d)では、リフローによって配線層112Aにバンプ電極136を接合する(図25のリフロー工程306)。これによって半導体チップ128Aの位置決めも行うことができる。リフローでは、例えば、バンプ電極の表面酸化膜を除去することにより接合を行う。図4(c)(d)では見かけ上、半導体チップ128Aの位置に変化はない。即ち、バンプ電極136は、部分132の窪みに収まる。言い換えれば、部分132の窪みは、バンプ電極136との製造上の位置合わせの精度を緩和する。
図5(a)では、フラックス130を洗浄除去する(図25のフラックス洗浄除去工程308)。洗浄剤としてイソプロピルアルコールやエタノールなど極性基のある溶剤を用いてよい。
図5(b)は、搭載された半導体チップ128A〜128Cを絶縁性の封止樹脂138(第2の樹脂材)で覆う封止工程を示す(図25の封止工程310)。図5(b)では半導体チップ128A〜128C全体が封止樹脂138に埋没している。尚、半導体チップの裏面を後述する図8(c)の様に半導体装置の表面に露出させる場合、半導体チップ128A〜128Cの少なくとも側面までの高さを封止すればよい。
図5(c)は、配線層112A〜112Fのうち、図2(d)で説明した第2研削工程で露出した部分(例えば配線層112Aの部分134)に外部端子電極140A〜140Fを形成する外部端子電極形成工程312(図25)を示す。
図5(d)は、絶縁樹脂層110および封止樹脂138を半導体チップ128A〜128Cごとの半導体パッケージ142A〜142Cに切断する切断工程(ダイシング)314(図25)を示す。切断工程は図5(d)に示すように、例えば砥石144で行ってよい。砥石144に代えてレーザを使用してもよい。
(半導体装置:第1実施形態)
図6は、図5の半導体パッケージ142Aの拡大図であり、本発明による半導体装置の第1実施形態を示す模式図である。図6(a)(c)はそれぞれ、断面図である図6(b)の平面図および底面図である。半導体パッケージ142Aは、図2(d)の基板116をベースに製造したフリップチップBGA(Flip Chip Ball Grid Array)のパッケージである(図25に工程316として示す)。半導体パッケージ142Aでは半導体チップ128A全体が封止樹脂138に埋没している。半導体パッケージ142Aは、配線層112A、112Bの絶縁樹脂層110と面一に露出している部分(例えば部分134)に形成された外部端子電極140A、140Bを備える。尚、外部端子電極140A、140Bに代えて、部分134にメッキ等を付した部分を、外部端子電極としてもよい。
(半導体装置の製造方法:第2実施形態)
図7および図8は本発明による半導体装置の製造方法の第2実施形態を示す模式図である。図7(a)は、図3(c)に示した基板124、または図2(d)の工程後に付される第2の支持層及び図3(d)の工程後に付される第2の支持層、並びにキャリアテープ117を付した図36(b)のいずれかを含む基板を示す。ここでは、基板124を出発点として半導体装置の製造方法について説明する。第2の支持層を含む基板でも同様である。まず図7(b)〜(d)、図8(a)で行う半導体チップ搭載工程と、図8(b)で行う封止工程は、図4(b)〜(d)、図5(a)(b)および図25で説明したものと同様であるため説明を省略する。
本実施形態の特徴は、図8(c)(d)で2回の研削工程を行うことである。図8(c)は、半導体チップ128A〜128Cの上面が露出する第3の高さH3で封止樹脂138および半導体チップ128A〜128Cを研削する第3研削工程を示す。このように、少なくとも半導体チップ128A〜128Cを研削する高さで研削を行えば、それらの上面が露出する。この第3研削工程によってパッケージ全体の薄型化が図られている。研削され薄くなった半導体チップを、以下、半導体チップ128D〜128Fと呼ぶ。
図8(d)では図3(d)と同様の第2研削工程を行う。すなわち所定の第2の高さH12で支持板120及び樹脂層118、または第2の支持層及び樹脂層118を研削して複数の配線層122A〜122Fを、樹脂層118の裏面に露出させる。第2の支持層に代えて、キャリアテープ117及び樹脂層118を研削してもよい。本実施形態では図8(c)の第3研削工程を先に行っているが、図8(c)の第3研削工程と図8(d)の第2研削工程は順不同であり、どちらを先に行ってもよい。
図8(e)、(f)でそれぞれ行う外部端子電極形成工程、切断工程は図5(c)、(d)および図25で行う工程と同様であるため、説明は省略する。切断工程によって、半導体パッケージ146A〜146Cが生成される。
(半導体装置:第2実施形態)
図9は、図8の半導体パッケージ146Aの拡大図であり、本発明による半導体装置の第2実施形態を示す模式図である。図9(a)(c)はそれぞれ、断面図である図9(b)の平面図および底面図である。半導体パッケージ146Aは、図3(c)の基板124をベースに製造した薄型フリップチップBGA(Thin Flip Chip Ball Grid Array)のパッケージである。図9の半導体チップ128Dは第3研削工程を経た分、図6の半導体チップ128Aより薄型化されている。したがって本実施形態における図9の半導体パッケージ146Aのほうが、図6の半導体パッケージ142Aよりも、全体として薄型化されている。第3研削工程を経ているため、図9の本実施形態では、絶縁性の封止樹脂138は、半導体チップ128Dの上面と面一になっている。
(半導体装置の製造方法:第3実施形態)
図10および図11は本発明による半導体装置の製造方法の第3実施形態を示す模式図である。図26は図10および図11で行なわれる工程を示すフローチャートである。図26の基板工程320は図2(a)〜(c)に相当し、図10(a)は図2(c)に示した基板114を示す。基板114を出発点として半導体装置の製造方法について説明する。まず図10(b)〜(d)、図11(a)で行うフラックス配置工程322(図26)、半導体チップ設置工程324(図26)、リフロー工程326(図26)、フラックス洗浄除去工程328(図26)と、図11(b)で行う封止工程330(図26)は、図4(b)〜(d)、図5(a)(b)で説明したもの(図25の工程302〜310)と同様であるため説明を省略する。
図11(c)は、半導体チップ128A〜128Cの上面が露出する第3の高さH13で封止樹脂138および半導体チップ128A〜128Cを研削する第3研削工程332(図26)を示す。これにより図8(c)で説明した第3研削工程と同様に、半導体チップ128A〜128Cの上面が露出する。研削され薄くなった半導体チップを、以下、半導体チップ128D〜128Fと呼ぶ。
図11(d)では図8(d)と同様の第2研削工程334(図26)を行う。すなわち所定の第2の高さH22で研削して複数の配線層112A〜112Fを露出させる。図11(c)の第3研削工程332(図26)と図11(d)の第2研削工程334(図26)は順不同であり、どちらを先に行ってもよい。
図11(e)、(f)でそれぞれ行う外部端子電極形成工程336(図26)、切断工程338(図26)は図8(e)、(f)で行う工程と同様であるため、説明は省略する。切断工程338(図26)によって、半導体パッケージ148A〜148Cが生成される。これら半導体パッケージ148A〜148Cは図9に示した半導体パッケージ146Aと同様の構成を有する。
(半導体装置の製造方法:第4実施形態)
図12および図13は、本発明による半導体装置の製造方法の第4実施形態を示す模式図である。図12(a)は、図2(d)に示した基板116と同様の製造方法及び同様な構造の基板150を示す。図33は図12(a)の平面図および底面図である。すなわち、図33(a)(c)はそれぞれ、断面図である図33(b)(図12(a)に相当)の平面図および底面図である。基板116と基板150の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板150は複数の配線層を有し、配線層152、153は、順次成膜された2種類の金属に相当する。かかる基板150を出発点として半導体装置の製造方法について説明する。
まず図12(b)は、半導体チップ搭載工程を示す。本工程では、複数の半導体チップを絶縁樹脂層110に搭載するが、代表して半導体チップ154を用いて説明する。半導体チップ154を、接着材156(第3の樹脂材)を介して、絶縁樹脂層110のうち第1研削工程(図2(c)参照)にて金属層が除去された部分および配線層153に接合する。本実施形態では絶縁樹脂層110および配線層153の両方に半導体チップ154を接合しているが、それらの少なくとも一方に接合することとしてもよい。
図12(c)は、搭載された半導体チップ154と配線層153とを金属ワイヤ158、160でつなぐボンディングワイヤ工程を示す。図12(c)に示すように、複数の金属ワイヤ158を配線層につないでよい。即ち、金属ワイヤ158は、絶縁樹脂層110の表面よりも低い部分153に関連する窪みに収まる。言い換えれば、部分153に関連する窪みは、金属ワイヤ158との製造上の位置合わせの精度を緩和する。
図13(a)〜(c)でそれぞれ行う封止工程、外部端子電極形成工程および切断工程は、図5(b)〜(d)で行う工程と同様である。図13(a)の封止工程では、封止樹脂138によって少なくとも側面までの高さを覆い金属ワイヤ158、160を埋没させる。本実施形態では、図13(b)の外部端子電極形成工程で形成した複数の外部端子電極を代表して、外部端子電極162A、162Bを、参照符号を用いて示している。図13(c)の切断工程によって、半導体パッケージ164A、164Bが生成される。
(半導体装置:第3実施形態)
図14は、図13の半導体パッケージ164Aの拡大図であり、本発明による半導体装置の第3実施形態を示す模式図である。半導体パッケージ164Aは、図12(a)の基板150をベースに製造したワイヤボンドBGA(Wire Bond Ball Grid Array)のパッケージである。外部端子電極162Aは、半導体チップ154に対してファンインの位置に配置され、外部端子電極162Bは、半導体チップ154に対してファンアウトの位置に配置される。
(半導体装置の製造方法:第5実施形態)
図15は本発明による半導体装置の製造方法の第5実施形態を示す模式図である。図27は図15および図13で行なわれる工程を示すフローチャートである。図27の基板工程350は図2(a)〜(d)または図3(a)〜(d)に準じている。詳細には、図2(d)の工程後に付される第2の支持層及び図3(d)の工程後に付される第2の支持層のいずれかを含む基板166を示す。尚、図15においては、便宜的に第2の支持層に支持板120と同じ符号を付している。基板124と基板166の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板166は複数の配線層を有し、配線層168、170は、順次成膜された電気的に互いに同一電位である2種類の金属に相当する。かかる基板166を出発点として半導体装置の製造方法について説明する。第2の支持層を含む基板、キャリアテープ117を含む基板でも同様である。
図15(b)〜(d)でそれぞれ行う、図27に示す半導体チップ設置工程352、ボンディングワイヤ工程354および封止工程356は、図12(b)、(c)、図13(a)で行う工程と同様である。図15(d)に示す第2の高さH32で第2研削工程358を行い、支持板120を除去すると、図13(a)と同様の構造となる。その後は図13(b)(c)と同様の外部端子電極形成工程360、切断工程362を施すことで、図14に示した半導体パッケージ164Aと同様のワイヤボンドBGAのパッケージが完成する(工程364)。
(半導体装置の製造方法:第6実施形態)
図16は本発明による半導体装置の製造方法の第6実施形態を示す模式図である。図16(a)は、図2(c)に示した基板114と同様の構造の基板172を示す。基板114と基板172の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板172は複数の配線層を有し、配線層174、176は、順次成膜された電気的に互いに同一電位である2種類の金属に相当する。かかる基板172を出発点として半導体装置の製造方法について説明する。
図16(b)〜(d)でそれぞれ行う半導体チップ搭載工程、ボンディングワイヤ工程および封止工程は、図12(b)、(c)、図13(a)で行う工程と同様である。図16(d)に示す第2の高さH42で第2研削工程を行い、絶縁樹脂層110を研削すると、図13(a)と同様の構造となる。その後は図13(b)(c)と同様の工程を施すことで、図14に示した半導体パッケージ164Aと同様のパッケージが完成する。
(半導体装置の製造方法:第7実施形態)
図17は本発明による半導体装置の製造方法の第7実施形態を示す模式図である。図17(a)は、図2(d)に示した基板116と同様の構造の基板178を示す。図34は図17(a)の平面図および底面図である。すなわち、図34(a)(c)はそれぞれ、断面図である図34(b)(図17(a)に相当)の平面図および底面図である。基板116と基板178の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状に関連する樹脂薄膜106の厚みの種類である。例えば、図2(d)に示した絶縁樹脂層110の厚みの種類が3種類であるのに対して、図17(a)に示した絶縁樹脂層110の厚みの種類は1種類である。詳細には、図2(d)に関連する図6(b)が示す絶縁樹脂層110の厚みは、部分132に関連する領域(最も薄い絶縁樹脂層)、配線層112Aに関連する領域、及び2つの部分134の間に関連する領域(最も厚い絶縁樹脂層)の3種類である。他方、図17(a)に関連する図18(b)が示す絶縁樹脂層110の厚みは、接着材156に関連する領域の1種類である。図18(b)においても、絶縁樹脂層110は、厚さが変化する所定のパターンを表面に有する絶縁性の樹脂材で形成される樹脂層である。基板178は複数の配線層を有し、配線層180、182は、順次成膜された2種類の金属に相当する。かかる基板178を出発点として半導体装置の製造方法について説明する。
まず図17(b)は、半導体チップ搭載工程を示す。本工程では、複数の半導体チップを絶縁樹脂層110に搭載するが、代表して半導体チップ184を用いて説明する。本実施形態では、半導体チップ184を、接着材156を介して、絶縁樹脂層110のうち第1研削工程(図2(c)参照)にて金属層が除去された部分、すなわち最高の高さを有する部分に接合する。
図17(c)は、搭載された半導体チップ184と配線層180、182とを金属ワイヤ186、188でつなぐボンディングワイヤ工程を示す。図17(c)に示すように、複数の金属ワイヤを配線層につないでよい。金属ワイヤ188は、絶縁樹脂層110の表面よりも低い部分180の窪みに収まる。言い換えれば、部分180に関連する窪みは、金属ワイヤ188との製造上の位置合わせの精度を緩和する。図17(d)で行う封止工程は、図13(a)で行う工程と同様である。本実施形態には、図13と異なり外部端子電極形成工程がない。
図17(e)は切断工程を示す。本工程では、切断ラインL1、L2(図17(d))に沿って、配線層180、182および封止樹脂138を、半導体チップごとの半導体パッケージに切断する。切断ラインL1、L2は、配線層180、182の第2研削工程(図2(d)参照)で露出した部分、すなわち絶縁樹脂層110と面一になっている部分を通るラインである。この切断工程によって配線層180、182はそれぞれ配線層180A、180Bと配線層182A、182Bとに分割され、半導体パッケージ190A、190Bが生成される。一つの配線層180が分割され、及び一つの配線層180に2つのボンディングワイヤ188が敷設される。
(半導体装置:第4実施形態)
図18は、図17の半導体パッケージ190Aの拡大図であり、本発明による半導体装置の第4実施形態を示す模式図である。図18(a)(c)はそれぞれ、断面図である図18(b)の平面図および底面図である。半導体パッケージ190Aは、図17(a)の基板178をベースに製造したQFNパッケージ(Quad flat no lead package)である。すなわち、絶縁樹脂層110と面一に露出している複数の配線層180B、182Aが側面においても露出している。
(半導体装置の製造方法:第8実施形態)
図19は本発明による半導体装置の製造方法の第8実施形態を示す模式図である。図19(a)は、図3(c)に示した基板124と同様の構造の基板192、または図2(d)の工程後に付される第2の支持層及び図3(d)の工程後に付される第2の支持層のいずれかを含む基板を示す。基板124と基板192の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板192は複数の配線層を有し、配線層194、196は、順次成膜された2種類の金属に相当する。かかる基板192を出発点として半導体装置の製造方法について説明する。第2の支持層を含む基板、キャリアテープ117を含む基板でも同様である。
図19(b)〜(d)でそれぞれ行う半導体チップ搭載工程、ボンディングワイヤ工程および封止工程は、図17(b)〜(d)で行う工程と同様である。図19(d)に示す第2の高さH42で第2研削工程を行い、支持板120及び絶縁樹脂層118の裏面を除去すると、図19(e)の状態となる。これは図17(d)と同様の構造である。その後は図17(e)と同様の切断工程を図19(e)に示す切断ラインL3、L4に沿って施す。この切断工程によって配線層194、196はそれぞれ配線層194A、194Bと配線層196A、196Bとに分割され、図18に示した半導体パッケージ190Aと同様の半導体パッケージ198A、198Bが完成する。
(半導体装置の製造方法:第9実施形態)
図20は本発明による半導体装置の製造方法の第9実施形態を示す模式図である。図28は図20で行なわれる工程を示すフローチャートである。図28の基板工程370は図2(a)〜(c)に相当し、図20(a)は、図2(c)に示した基板114と同様の構造の基板200を示す。基板114と基板200の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板200は複数の配線層を有し、配線層202、204は、順次成膜された2種類の金属に相当する。かかる基板200を出発点として半導体装置の製造方法について説明する。
図20(b)〜(f)でそれぞれ行う、図28に示す半導体チップ設置工程372、ボンディングワイヤ工程374、封止工程376、第2研削工程378および切断工程380は、図19(b)〜(f)で行う工程と同様である。図20(d)に示す第2の高さH52で第2研削工程を行い、図20(e)に示す切断ラインL5、L6に沿って切断工程380を施すと、配線層202、204はそれぞれ配線層202A、202Bと配線層204A、204Bとに分割され、図18に示した半導体パッケージ190Aと同様の半導体パッケージ206A、206B(QFNパッケージ)が完成する(工程382)。
(半導体装置の製造方法:第10実施形態)
図21は本発明による半導体装置の製造方法の第10実施形態を示す模式図である。図21(a)は、図2(d)に示した基板116と同様の構造の基板208を示す。図35は図21(a)の平面図および底面図である。すなわち、図35(a)(c)はそれぞれ、断面図である図35(b)(図21(a)に相当)の平面図および底面図である。基板116と基板208の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板208は複数の配線層を有し、配線層212、214は、順次成膜された2種類の金属に相当する。かかる基板208を出発点として半導体装置の製造方法について説明する。
まず図21(b)は、半導体チップ搭載工程を示す。本工程では、複数の半導体チップを絶縁樹脂層110に搭載するが、代表して半導体チップ185を用いて説明する。本実施形態では、半導体チップ185を、接着材156を介して、配線層214に接合する。配線層214のいずれの部分に接合してもよいが、本実施形態のように配線層214の底面だけに接合すれば、平面対平面の接合となって構造が安定し好ましい。
図21(c)は、搭載された半導体チップ185と配線層214とを金属ワイヤ187、189でつなぐボンディングワイヤ工程を示す。本実施形態では、図21(c)に示すように、半導体チップ185の裏面に接着材156を介して接合された配線層とは別の、電気的に独立した配線層214に金属ワイヤ187、189でつなぐ。
図21(d)、(e)でそれぞれ行う封止工程および切断工程は、図17(d)、(e)で行う工程と同様である。切断工程を図21(d)に示す切断ラインL7、L8に沿って施す。この切断工程によって配線層212、214はそれぞれ配線層212A、212Bと配線層214A、214Bとに分割され、半導体パッケージ216A、216Bが完成する。
(半導体装置:第5実施形態)
図22は、図21の半導体パッケージ216Aの拡大図であり、本発明による半導体装置の第5実施形態を示す模式図である。図22(a)(c)はそれぞれ、断面図である図22(b)の平面図および底面図である。半導体パッケージ216Aは、図21(a)の基板208をベースに製造したヒートシンクQFNパッケージ(Heat Sink Quad flat no lead package)である。配線層212Aは、絶縁樹脂層110と面一に露出している。すなわち、配線層212Aを接着材156及び配線層214Aを介して発熱する半導体チップ185に接合し、熱の放散によって温度を下げるヒートシンクとして利用可能である。また、絶縁樹脂層110と面一に露出している複数の配線層212A、214Aが、絶縁樹脂層110の側面においても露出している。
(半導体装置の製造方法:第11実施形態)
図23は本発明による半導体装置の製造方法の第11実施形態を示す模式図である。図29は図23で行なわれる工程を示すフローチャートである。図29の基板工程390は図3(a)〜(c)に相当し、図23(a)は、図3(c)に示した基板124と同様の構造の基板218、または図2(d)の工程後に付される第2の支持層及び図3(d)の工程後に付される第2の支持層のいずれかを含む基板、並びにキャリアテープ117を付した図36(b)のいずれかを含む基板を示す。基板124と基板218の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板218は複数の配線層を有し、配線層222、224は、順次成膜された2種類の金属に相当する。かかる基板218を出発点として半導体装置の製造方法について説明する。第2の支持層を含む基板でも同様である。
図23(b)〜(d)でそれぞれ行う、図29で示す半導体チップ設置工程392、ボンディングワイヤ工程394および封止工程396は、図21(b)〜(d)で行う工程と同様である。図23(d)に示す第2の高さH62で第2研削工程398を行い、支持板120を除去すると、図23(e)の状態となる。これは図21(d)と同様の構造である。その後は図21(e)と同様の切断工程400を図23(e)に示す切断ラインL9、L10に沿って施す。この切断工程400によって配線層222、224はそれぞれ配線層222A、222Bと配線層224A、224Bとに分割され、図22に示した半導体パッケージ216Aと同様の半導体パッケージ226A、226B(ヒートシンクQFNパッケージ)が完成する(工程402)。よって、図29が示す半導体チップ設置工程392において、半導体チップ185と凹部の位置精度が、緩和される。
(半導体装置の製造方法:第12実施形態)
図24は本発明による半導体装置の製造方法の第12実施形態を示す模式図である。図24(a)は、図2(c)に示した基板114と同様の構造の基板228を示す。基板114と基板228の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板228は複数の配線層を有し、配線層232、234は、順次成膜された2種類の金属に相当する。かかる基板228を出発点として半導体装置の製造方法について説明する。
図24(b)〜(f)でそれぞれ行う半導体チップ搭載工程、ボンディングワイヤ工程、封止工程、第2研削工程および切断工程は、図23(b)〜(f)で行う工程と同様である。図24(d)に示す第2の高さH72で第2研削工程を行い、図24(e)に示す切断ラインL11、L12に沿って切断工程を施すと、配線層232、234はそれぞれ配線層232A、232Bと配線層234A、234Bとに分割され、図22に示した半導体パッケージ216Aと同様の半導体パッケージ236A、236Bが完成する。
(マルチチップパッケージ)
図30は本発明の各実施形態で製造されたチップを複数用いたパッケージを例示する図である。本発明の実施形態によって、薄型化が実現されたチップは、下記のようなチップを積層したパッケージの製造に適している。
図30(a)に示すマルチチップパッケージ404は、絶縁樹脂層410の底面と面一になっている第1の金属からなる配線層412と、第2の金属からなる配線層414とを含む。絶縁樹脂層410の上には2つのチップ416、418が積層され、それぞれが金属ワイヤ420、422で配線層414に接続されている。金属ワイヤ420、422をはじめとするパッケージの上側は絶縁性の封止樹脂138で封止されている。配線層412には外部端子として半田ボール424が接続されている。
マルチチップパッケージ404は、図18のQFNパッケージ190Aの製造工程を変更することで製造可能である。すなわち、図28の半導体チップ設置工程372にて2つのチップ416、418を積層し、ボンディングワイヤ工程374にてそれぞれのチップ416、418と配線層414とを金属ワイヤ420、422で接続し、その後に封止工程376を行えばよい。
図30(b)に示すマルチチップパッケージ430は、絶縁樹脂層432の底面と面一になっている第1の金属からなる配線層434と、第2の金属からなる配線層436とを含む。絶縁樹脂層432の上には2つのチップ438、440が積層され、上方のチップ440のみが金属ワイヤ442で配線層436に接続されている。下方のチップ438はバンプ電極441で配線層436に接続されている。金属ワイヤ442をはじめとするパッケージの上側は絶縁性の封止樹脂138で封止されている。配線層434には外部端子として半田ボール444が接続されている。
マルチチップパッケージ430は、図6のフリップチップBGAパッケージ142Aの製造工程を変更することで製造可能である。すなわち、図25の半導体チップ設置工程304にて、バンプ電極441を介して搭載したチップ438の上に、さらにチップ440を積層すればよい。ボンディングワイヤ工程374ではチップ440と配線層436とを金属ワイヤ442で接続し、その後に封止工程310を行えばよい。
図30(c)に示すマルチチップパッケージ450は、絶縁樹脂層452の底面と面一になっている第1の金属からなる配線層454と、第2の金属からなる配線層456とを含む。絶縁樹脂層452の上には2つのチップ458、460が積層され、上方のチップ460はバンプ電極461を介して下方のチップ458に積層されている。下方のチップ458のみが複数の金属ワイヤ462、463で配線層456に接続されている。金属ワイヤ462、463をはじめとするパッケージの上側は絶縁性の封止樹脂138で封止されている。配線層454には外部端子として半田ボール464が接続されている。
マルチチップパッケージ450は、図18のQFNパッケージ190Aの製造工程を変更することで製造可能である。すなわち、図28の半導体チップ設置工程372にて2つのチップ458、460を積層し、チップ460はバンプ電極461を介してチップ458に積層する。ボンディングワイヤ工程374ではチップ458のみを配線層456と金属ワイヤ462、463で接続し、その後に封止工程376を行えばよい。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。例えば、図4乃至図24に関連する半導体装置の製造方法のそれぞれにおいて、中間板(プリインタポーザ)は、図2(c)、図2(d)、図3(c)、図3(d)、第2の支持層を付した図2(d)、及び第2の支持層を付した図3(d)のいずれも、適用できる。
(第1の付記)
以下、本発明の特徴の一つを記した中間板の製造方法を、第1の付記として開示する。
(第1の付記1)
第1の支持層の表面に形成される絶縁性の第1の樹脂材の樹脂層に、厚さが変化する所定のパターンが形成された金型をスタンプすることによって、所定のパターンを前記樹脂層に転写するインプリント工程と、厚さが変化する所定のパターンが転写された前記樹脂層の表面に、物理気相成長またはメッキ法によって、1種類以上の金属を成膜して金属層を形成する成膜工程と、最も厚さが厚い前記樹脂層に対応する前記金属層の一部を、切削または研磨し、前記金属層に電気的に独立した複数の金属配線を形成する、第1の研削工程と、前記第1の支持層及び前記第1の支持層に接する前記樹脂層の裏面を、切削または研磨し、前記樹脂層の裏面に、前記複数の金属配線の一部の領域を露出させる、第2の研削工程と、を備える中間板の製造方法。
(第1の付記2)
更に、切削又は研磨された前記樹脂層の裏面及び露出した前記複数の金属配線の一部の領域に、第2の支持層を形成する、第1の付記1に記載の中間板の製造方法。
(第1の付記3)
前記中間板を準備する工程と、複数の内部端子を表面に有するチップを準備する工程と、前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する接続工程と、前記チップ、前記複数の内部端子、及び前記複数の金属配線を、絶縁性の第2の樹脂材で封止する封止工程と、前記第2の支持層及び前記第2の支持層に接する前記樹脂層の裏面を、切削または研磨し、前記樹脂層の裏面に、前記複数の金属配線の一部の領域を露出させる、研削工程と、を備える第1の付記2に記載の半導体装置の製造方法。
(第1の付記4)
前記中間板を準備する工程と、複数の内部端子を表面に有するチップを準備する工程と、前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する接続工程と、前記チップ、前記複数の内部端子、及び前記複数の金属配線を、絶縁性の第2の樹脂材で封止する封止工程と、を備える第1の付記1に記載の半導体装置の製造方法。
(第1の付記5)
前記接続工程は、前記樹脂層の凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第1の付記3または4に記載の半導体装置の製造方法。
(第1の付記6)
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記接続工程は、最も厚い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第1の付記5に記載の半導体装置の製造方法。
(第1の付記7)
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記接続工程は、最も薄い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第1の付記5に記載の半導体装置の製造方法。
(第1の付記8)
前記接続工程は、前記チップの前記複数の内部端子側の面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を接続する、第1の付記5または6に記載の半導体装置の製造方法。
(第1の付記9)
前記接続工程は、前記複数の内部端子にそれぞれ複数のバンプ電極を接続し、前記複数のバンプ電極及び前記複数の金属配線を接続する、第1の付記8に記載の半導体装置の製造方法。
(第1の付記10)
前記研削工程は、前記第2の樹脂材を、切削又は研磨し、前記チップの裏面を露出させる、第1の付記8または9に記載の半導体装置の製造方法。
(第1の付記11)
前記接続工程は、前記チップの裏面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を、ボンディングワイヤで接続する、第1の付記5乃至7のいずれか一項に記載の半導体装置の製造方法。
(第1の付記12)
更に、前記接続工程の前に、前記チップを前記樹脂層の凹部に配置する配置工程を備え
る、第1の付記11に記載の半導体装置の製造方法。
(第1の付記13)
前記配置工程は、前記チップの裏面を前記樹脂層の凹部に配置し、前記研削工程は、前記チップの裏面に対応する前記複数の金属配線の一部の領域を露出させる、第1の付記12に記載の半導体装置の製造方法。
(第1の付記14)
前記配置工程は、前記チップの裏面を第3の樹脂材を介して、前記樹脂層の凹部の表面の前記金属層に配置する、第1の付記12または13に記載の半導体装置の製造方法。
(第1の付記15)
更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含む様に、前記チップを配置する設置工程を備える、第1の付記5に記載の半導体装置の製造方法。
(第1の付記16)
更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含まない様に、前記チップを配置する設置工程を備える、第1の付記5に記載の半導体装置の製造方法。
(第1の付記17)
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記設置工程は、最も厚い前記樹脂層の表面に、前記チップを配置する、第1の付記16に記載の半導体装置の製造方法。
(第1の付記18)
更に、前記金属層が存在しない前記樹脂層の表面の領域を、断面の視点で、前記第2の樹脂材とともに切断する切断工程を備える、第1の付記5に記載の半導体装置の製造方法。
(第1の付記19)
更に、前記樹脂層の凹部の領域を、断面の視点で、前記第2の樹脂材とともに切断する切断工程を備える、第1の付記5に記載の半導体装置の製造方法。
(第1の付記20)
前記切断工程は、前記複数の金属配線の一部の領域を、前記第2の樹脂材とともに切断する、第1の付記19に記載の半導体装置の製造方法。
(第1の付記21)
更に、露出した前記複数の金属配線の一部の領域に、外部端子を形成する、第1の付記1乃至20のいずれか一項に記載の半導体装置の製造方法。
(第2の付記)
以下、本発明の特徴の一つを記した半導体装置を、第2の付記として開示する。
(第2の付記1)
厚さが変化する所定のパターンが形成された絶縁性の第1の樹脂材の樹脂層と、最も厚さが厚い前記樹脂層の表面を除く前記所定のパターンに沿って、金属から成り、互いに電気的に独立している複数の金属配線を含む金属層と、複数の内部端子を表面に有するチップと、前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する複数の接続配線と、前記チップの少なくとも側面、前記複数の内部端子、前記複数の金属配線、及び前記複数の接続配線を、絶縁性の第2の樹脂材で封止する封止層と、を備え、前記複数の金属配線の一部が、前記樹脂層の裏面と面一に露出する、半導体装置。
(第2の付記2)
前記複数の金属配線は、前記所定のパターンに沿った凹部を含み、前記複数の接続配線は、前記複数の金属配線の凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第2の付記1に記載の半導体装置。
(第2の付記3)
前記複数の金属配線は、前記所定のパターンに沿った段差部を含み、前記複数の接続配線は、前記複数の金属配線の段差部の底部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第2の付記1に記載の半導体装置。
(第2の付記4)
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記複数の金属配線の凹部は、最も厚い前記樹脂層に設けられた前記樹脂層の凹部に対応する、第2の付記2または3に記載の半導体装置。
(第2の付記5)
前記複数の金属配線の凹部は、前記樹脂層の裏面と面一に露出する前記複数の金属配線の一部である、第2の付記2または3に記載の半導体装置。
(第2の付記6)
前記チップの表面は、前記樹脂層に向かい合う、第2の付記2乃至4のいずれか一項に記載の半導体装置。
(第2の付記7)
前記複数の金属配線のそれぞれは、バンプ電極である、第2の付記6に記載の半導体装置。
(第2の付記8)
前記チップの裏面が、前記封止層の表面と面一になる様に、露出している、第2の付記6または7に記載の半導体装置。
(第2の付記9)
前記チップの裏面は、前記樹脂層に向かい合う、第2の付記2乃至5のいずれか一項に記載の半導体装置。
(第2の付記10)
前記複数の金属配線は、前記所定のパターンに沿った第2の凹部を含み、前記チップは、前記チップの裏面を前記複数の金属配線の第2の凹部に向かい合うように、且つ前記複数の金属配線の第2の凹部内に配置される、第2の付記2乃至5のいずれか一項に記載の半導体装置。
(第2の付記11)
前記複数の金属配線の第2の凹部の一部が、前記樹脂層の裏面と面一になる様に、露出している、第2の付記10に記載の半導体装置。
(第2の付記12)
前記チップは、前記チップの裏面を第3の樹脂材を介して、前記複数の金属配線の第2の凹部内に配置される、第2の付記10または11に記載の半導体装置。
(第2の付記13)
前記チップは、上面の視点で、前記樹脂層の裏面に露出する前記複数の金属配線の一部の領域を含む様に、配置される、第2の付記2または3に記載の半導体装置。
(第2の付記14)
前記チップは、上面の視点で、前記樹脂層の裏面に露出する前記複数の金属配線の一部の領域を含まない様に、配置される、第2の付記2または3に記載の半導体装置。
(第2の付記15)
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記チップは、最も厚い前記樹脂層の表面に、配置される、第2の付記14に記載の半導体装置。
(第2の付記16)
前記金属層が存在しない前記樹脂層及び前記第2の樹脂材が、断面の視点で、前記基板の側面である、第2の付記2または3に記載の半導体装置の製造方法。
(第2の付記17)
前記樹脂層の裏面と面一に露出している前記複数の金属配線が、前記基板の側面において前記第2の樹脂材と面一に露出している、第2の付記2または3に記載の半導体装置の製造方法。
(第2の付記18)
前記所定のパターンに沿って凹形状に形成された前記複数の金属配線が、前記基板の側面において前記第2の樹脂材と面一に露出している、第2の付記2または3に記載の半導体装置の製造方法。
(第2の付記19)
更に、露出した前記複数の金属配線の一部の領域に接続する外部端子を備える、第2の付記1乃至18のいずれか一項に記載の半導体装置。
本発明は、半導体装置の製造方法及び半導体装置、並びに例えば半導体装置が含む基板に関連する中間板に、中間板の製造方法半導体装置の製造方法利用することができる。
100 …インプリント金型、102 …パターン、104、114、116、124、126、150、166、172、178、192、200、208 …基板、106 …樹脂薄膜、110、118 …絶縁樹脂層、112、122 …金属層、112A〜112F、152、153、168、170、174、176、180、182、194、196、202、204、212、214 …配線層、120 …支持板、128A〜128C、128D〜128F、154A、154B、184、185 …半導体チップ、130 …フラックス、136 …バンプ電極、138 …封止樹脂、140A〜140F …外部端子電極、142A〜142C、146A〜146C、164A、164B、190A、190B、198A、198B、206A、206B …半導体パッケージ、144 …砥石、156 …接着材、158、160、186、188、187、189 …金属ワイヤ

Claims (19)

  1. 厚さが変化する所定のパターンを表面に有する絶縁性の第1の樹脂材で形成される樹脂層と、最も厚さが厚い前記樹脂層の表面を除く前記樹脂層の表面に前記所定のパターンに沿って所定の厚さを有する複数の金属配線を含む金属層と、を含む中間板を準備する工程と、
    複数の内部端子を表面に有するチップを準備する工程と、
    前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する接続工程と、
    前記チップ、前記複数の内部端子、及び前記複数の金属配線を、絶縁性の第2の樹脂材で封止する封止工程と、
    前記樹脂層の裏面を、切削または研磨し、前記樹脂層の裏面に、前記複数の金属配線の一部の領域を露出させる、研削工程と、
    を備える半導体装置の製造方法。
  2. 前記接続工程は、前記樹脂層の凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項1に記載の半導体装置の製造方法。
  3. 前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、
    前記接続工程は、最も厚い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項2に記載の半導体装置の製造方法。
  4. 前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、
    前記接続工程は、最も薄い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項2に記載の半導体装置の製造方法。
  5. 前記接続工程は、前記チップの前記複数の内部端子側の面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項2または3に記載の半導体装置の製造方法。
  6. 前記接続工程は、前記複数の内部端子にそれぞれ複数のバンプ電極を接続し、前記複数のバンプ電極及び前記複数の金属配線を接続する、請求項5に記載の半導体装置の製造方法。
  7. 前記研削工程は、前記第2の樹脂材を、切削又は研磨し、前記チップの裏面を露出させる、請求項5または6に記載の半導体装置の製造方法。
  8. 前記接続工程は、前記チップの裏面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を、ボンディングワイヤで接続する、請求項2乃至4のいずれか一項に記載の半導体装置の製造方法。
  9. 更に、前記接続工程の前に、前記チップを前記樹脂層の凹部に配置する配置工程を備え
    る、請求項8に記載の半導体装置の製造方法。
  10. 前記配置工程は、前記チップの裏面を前記樹脂層の凹部に配置し、
    前記研削工程は、前記チップの裏面に対応する前記複数の金属配線の一部の領域を露出させる、請求項9に記載の半導体装置の製造方法。
  11. 前記配置工程は、前記チップの裏面を第3の樹脂材を介して、前記樹脂層の凹部の表面の前記金属層に配置する、請求項9または10に記載の半導体装置の製造方法。
  12. 更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含む様に、前記チップを配置する設置工程を備える、請求項2に記載の半導体装置の製造方法。
  13. 更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含まない様に、前記チップを配置する設置工程を備える、請求項2に記載の半導体装置の製造方法。
  14. 前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、
    前記設置工程は、最も厚い前記樹脂層の表面に、前記チップを配置する、請求項13に記載の半導体装置の製造方法。
  15. 更に、前記金属層が存在しない前記樹脂層の表面の領域を、断面の視点で、前記第2の樹脂材とともに切断する切断工程を備える、請求項2に記載の半導体装置の製造方法。
  16. 更に、前記樹脂層の凹部の領域を、断面の視点で、前記第2の樹脂材とともに切断する切断工程を備える、請求項2に記載の半導体装置の製造方法。
  17. 前記切断工程は、前記複数の金属配線の一部の領域を、前記第2の樹脂材とともに切断する、請求項16に記載の半導体装置の製造方法。
  18. 更に、露出した前記複数の金属配線の一部の領域に、外部端子を形成する、請求項1乃至17のいずれか一項に記載の半導体装置の製造方法。
  19. 前記中間板を準備する工程は、前記樹脂層の裏面に、前記樹脂層を支持する支持層を含み、
    前記研削工程は、前記支持層及び前記支持層に接する前記樹脂層の裏面を、切削または研磨する、請求項1乃至18のいずれか一項に記載の半導体装置の製造方法。
JP2011117421A 2011-05-25 2011-05-25 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 Pending JP2012248583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011117421A JP2012248583A (ja) 2011-05-25 2011-05-25 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011117421A JP2012248583A (ja) 2011-05-25 2011-05-25 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法

Publications (1)

Publication Number Publication Date
JP2012248583A true JP2012248583A (ja) 2012-12-13

Family

ID=47468804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011117421A Pending JP2012248583A (ja) 2011-05-25 2011-05-25 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法

Country Status (1)

Country Link
JP (1) JP2012248583A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187337A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014187338A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014187339A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2017216364A (ja) * 2016-05-31 2017-12-07 Shマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017216365A (ja) * 2016-05-31 2017-12-07 Shマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
US10131646B2 (en) 2015-03-18 2018-11-20 Adeka Corporation Aromatic sulfonium salt compound, photoacid generator, resist composition, cationic polymerization initiator, and cationically polymerizable composition
CN110741471A (zh) * 2017-06-23 2020-01-31 应用材料公司 用于先进封装应用的再分布层形成的方法
WO2023176404A1 (ja) * 2022-03-16 2023-09-21 ローム株式会社 半導体装置、および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068796A (ja) * 1999-08-26 2001-03-16 Hitachi Cable Ltd 電子部品素子搭載用樹脂回路成形品及び電子部品の製造方法
JP2001267470A (ja) * 2000-03-16 2001-09-28 Rohm Co Ltd 半導体装置およびその製造方法
JP2004342862A (ja) * 2003-05-16 2004-12-02 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
JP2006344866A (ja) * 2005-06-10 2006-12-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007294634A (ja) * 2006-04-25 2007-11-08 Kyushu Institute Of Technology 両面電極構造の半導体装置及びその製造方法
JP2008211150A (ja) * 2007-02-28 2008-09-11 Seiko Instruments Inc 3次元構造体部品、及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068796A (ja) * 1999-08-26 2001-03-16 Hitachi Cable Ltd 電子部品素子搭載用樹脂回路成形品及び電子部品の製造方法
JP2001267470A (ja) * 2000-03-16 2001-09-28 Rohm Co Ltd 半導体装置およびその製造方法
JP2004342862A (ja) * 2003-05-16 2004-12-02 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
JP2006344866A (ja) * 2005-06-10 2006-12-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007294634A (ja) * 2006-04-25 2007-11-08 Kyushu Institute Of Technology 両面電極構造の半導体装置及びその製造方法
JP2008211150A (ja) * 2007-02-28 2008-09-11 Seiko Instruments Inc 3次元構造体部品、及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187337A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014187338A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014187339A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
US10131646B2 (en) 2015-03-18 2018-11-20 Adeka Corporation Aromatic sulfonium salt compound, photoacid generator, resist composition, cationic polymerization initiator, and cationically polymerizable composition
JP2017216364A (ja) * 2016-05-31 2017-12-07 Shマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017216365A (ja) * 2016-05-31 2017-12-07 Shマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
CN110741471A (zh) * 2017-06-23 2020-01-31 应用材料公司 用于先进封装应用的再分布层形成的方法
JP2020524902A (ja) * 2017-06-23 2020-08-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 先進的なパッケージアプリケーションのための再配線層形成の方法
JP7023301B2 (ja) 2017-06-23 2022-02-21 アプライド マテリアルズ インコーポレイテッド 先進的なパッケージアプリケーションのための再配線層形成の方法
JP2022070930A (ja) * 2017-06-23 2022-05-13 アプライド マテリアルズ インコーポレイテッド 先進的なパッケージアプリケーションのための再配線層形成の方法
TWI772436B (zh) * 2017-06-23 2022-08-01 美商應用材料股份有限公司 用於先進封裝應用的重分佈層形成之方法
JP7201851B2 (ja) 2017-06-23 2023-01-10 アプライド マテリアルズ インコーポレイテッド 先進的なパッケージアプリケーションのための再配線層形成の方法
CN110741471B (zh) * 2017-06-23 2023-10-20 应用材料公司 用于先进封装应用的再分布层形成的方法
WO2023176404A1 (ja) * 2022-03-16 2023-09-21 ローム株式会社 半導体装置、および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2012248583A (ja) 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US11018107B2 (en) Semiconductor device
US20190109118A1 (en) Multi-Chip Fan Out Package and Methods of Forming the Same
US8592952B2 (en) Semiconductor chip and semiconductor package with stack chip structure
US7550833B2 (en) Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof
US7948089B2 (en) Chip stack package and method of fabricating the same
TW202034491A (zh) 晶片封裝方法及晶片結構
TWI517322B (zh) 半導體元件及其製作方法
TWM601901U (zh) 晶片封裝結構
US8101461B2 (en) Stacked semiconductor device and method of manufacturing the same
KR20040098539A (ko) 반도체 칩의 제조 방법, 반도체 장치의 제조 방법, 반도체칩 및 반도체 장치
CN103325696A (zh) 晶圆级半导体封装件的制法及其晶圆级封装基板的制法
US20170186711A1 (en) Structure and method of fan-out stacked packages
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
US10354978B1 (en) Stacked package including exterior conductive element and a manufacturing method of the same
CN111900155A (zh) 模块化封装结构及方法
KR20040016399A (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
TW202320266A (zh) 半導體裝置及其製造方法
US7963031B2 (en) Package for semiconductor device and method of manufacturing the same
KR20080036444A (ko) 적층 칩 패키지 및 그 제조 방법
TWI742749B (zh) 封裝結構及其形成方法
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
CN220796723U (zh) 半导体封装装置
CN219917165U (zh) 半导体封装装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130419

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150714