JP2012248583A - 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 - Google Patents

半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 Download PDF

Info

Publication number
JP2012248583A
JP2012248583A JP2011117421A JP2011117421A JP2012248583A JP 2012248583 A JP2012248583 A JP 2012248583A JP 2011117421 A JP2011117421 A JP 2011117421A JP 2011117421 A JP2011117421 A JP 2011117421A JP 2012248583 A JP2012248583 A JP 2012248583A
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor device
manufacturing
layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011117421A
Other languages
English (en)
Inventor
Koichi Meguro
弘一 目黒
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jjtech
Jjtech Co Ltd
Original Assignee
Jjtech
Jjtech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jjtech, Jjtech Co Ltd filed Critical Jjtech
Priority to JP2011117421A priority Critical patent/JP2012248583A/ja
Publication of JP2012248583A publication Critical patent/JP2012248583A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】配線密度が高く薄型化された基板を安価に提供する。
【解決手段】本発明にかかる中間板の製造方法の一例は、様々に高さが変化する所定のパターンが形成されたスタンパを絶縁樹脂層１１０の表面に直接押し付けてパターンを絶縁樹脂層１１０に転写するインプリント工程と、パターンが転写された絶縁樹脂層の表面の全面に物理気相成長またはメッキ法によって１種類以上の金属層１１２を成膜する成膜工程と、最も厚い絶縁樹脂層の表面に成膜された金属層１１２を研削又は研磨して金属層１１２を電気的に独立した複数の配線１１２Ａ〜１１２Ｆに分離する第１研削工程と、絶縁樹脂層の裏面を切削又は研磨して金属層１１２を露出する第２研削工程と、備えることを特徴とする。
【選択図】図２

Description

本発明は、半導体装置の製造方法及び半導体装置、並びに例えば半導体装置が含む基板に関連する中間板に関するものである。
例えば特許文献１には、半導体装置に適用される基板の製造方法として、基板の表面に突部３２を形成することで配線パターンを形成する基板及び基板の製造方法に関する技術が開示されている。具体的には、ペースト状の樹脂をスクリーン印刷によって形成する方法、剥離シート上の所定配置に形成した樹脂を基板に転写する方法、インクジェットにより基板上に樹脂を吹き付けて形成する方法、樹脂をディスペンスして形成する方法等が開示されている。
また特許文献１には、特許文献１の図７及び図８に開示されるように、インプリントされた絶縁層３２上に金属層３４，３５を形成し、絶縁層を研磨して金属層を露出し、露出部分とチップの内部電極を接続することが、開示される。インプリントは、半導体装置が含む回路基板（コア基板３０）の表面に対して実施される。回路基板は、ガラスエポキシ等からなる樹脂基板である。回路基板は、更に、複数の配線層及びこれら複数の配線層を電気的に導通させるメッキ・スルーホールが形成される、多層の回路基板である。つまり、半導体素子と半導体装置は、回路基板及び金属層等を介して、信号の通信が実施される。言い換えれば、インタポーザは、インプリントされた絶縁層及びその樹脂層に付随する金属層で構成される第１のインタポーザと、多層の回路基板の第２のインタポーザ（コア基板３０）と、の２つのエレメントで構成される。第１のインタポーザについて、特許文献１は、第２のインタポーザである回路基板３０（または３１）の表面に、インプリント方法によりその回路基板の表面に突部を盛り上げるようにしてドライフィルム等の樹脂層を形成することが開示されている。この方法によれば、インプリント型は、突部を形成する部位を凹部に形成し、基板の表面をドライフィルム等の樹脂フィルムにより被覆し、インプリント型を基板の表面に押圧することによって、基板の表面を塑性変形させて突部を形成している。特許文献１では、こうした印刷方法や転写方法により、効率的に突部（配線パターン）を形成することができるとしている。
他方、半導体装置ではないが、電子製品の所謂マザーボードであるプリント回路基板の関する技術において、インプリント法により、プリント回路基板の金属配線を形成する技術が、特許文献２及び特許文献３に開示される。詳細には、特許文献２において、図３Ａに開示されるように、貫通部分を含むインプリントされた絶縁層１４上に金属層１８を形成し、金属１８を（エッチング）研磨することが、開示される。特許文献３において、図１及び図２に開示されるように、金属層１０５を、段差を含むインプリントされた絶縁層１０２の表面と同じ面となるように研磨して、金属層を電気的な複数のノードに分離することが、開示される。
特開２００８−０２８３６１号公報 特開２００７−０３６２１７号公報 特開２００７−３０５９８２号公報
特許文献１の技術によれば、回路基板上の配線パターンの形成はある程度効率化されると思われるが、多層の回路基板の第２のインタポーザ（コア基板３０）がボトルネックとなり、半導体装置の薄型化には限界である。更に、インプリントされた絶縁層である突起部３２（特許文献１の図８）の形状の精度、及び突起部３２と半導体素子７０が有する電極７２との位置合わせ精度等によって、それら接続部の接続不良が懸念される。また、電極７２自身が半導体装置の薄型化へのボトルネックの一つになっている。
更に、複数のサブパッケージを積層して基板上に実装するパッケージ・オン・パッケージ構造及び複数の半導体チップを一つにパッケージングするマルチチップパッケージ構造を採用する場合など、半導体パッケージには、より一層の薄型化が求められている。これを実現するには半導体装置（半導体パッケージ）の薄型化へのボトルネックとなっている文献１の第２のインタポーザ（コア基板３０）を抜本的に排除することが肝要である。
他方、特許文献１に、特許文献２又は特許文献３を組み合わせても、それは、回路基板上のインプリント技術を改良するのみであり、半導体装置の薄型化の課題は依然として解決されない。本願は、少なくともこれら一つを解決する。
上記課題の少なくとも一つを解決するために、本発明にかかる半導体装置の代表的な製造方法は、厚さが変化する所定のパターンを表面に有する絶縁性の第１の樹脂材で形成される樹脂層と、最も厚さが厚い樹脂層の表面を除く樹脂層の表面に所定のパターンに沿って所定の厚さを有する複数の金属配線を含む金属層と、を含む中間板を準備する工程と、複数の内部端子を表面に有するチップを準備する工程と、複数の内部端子及び複数の金属配線を、それぞれ接続する接続工程と、チップ、複数の内部端子、及び複数の金属配線を、絶縁性の第２の樹脂材で封止する封止工程と、樹脂層の裏面を、切削または研磨し、樹脂層の裏面に、複数の金属配線の一部の領域を露出させる、研削工程と、を備えることを特徴とする。
上記課題の少なくとも一つを解決するために、本発明にかかる中間板の代表的な製造方法は、第１の支持層の表面に形成される絶縁性の第１の樹脂材の樹脂層に、厚さが変化する所定のパターンが形成された金型をスタンプすることによって、所定のパターンを樹脂層に転写するインプリント工程と、厚さが変化する所定のパターンが転写された樹脂層の表面に、物理気相成長またはメッキ法によって、１種類以上の金属を成膜して金属層を形成する成膜工程と、最も厚さが厚い樹脂層に対応する金属層の一部を、切削または研磨し、金属層に電気的に独立した複数の金属配線を形成する、第１の研削工程と、第１の支持層及び第１の支持層に接する樹脂層の裏面を、切削または研磨し、樹脂層の裏面に、複数の金属配線の一部の領域を露出させる、第２の研削工程と、を備えることを特徴とする。
上記課題の少なくとも一つを解決するために、本発明にかかる半導体装置の代表的な構成は、厚さが変化する所定のパターンが形成された絶縁性の第１の樹脂材の樹脂層と、最も厚さが厚い樹脂層の表面を除く所定のパターンに沿って、金属から成り、互いに電気的に独立している複数の金属配線を含む金属層と、複数の内部端子を表面に有するチップと、複数の内部端子及び複数の金属配線を、それぞれ接続する複数の接続配線と、チップの少なくとも側面、複数の内部端子、複数の金属配線、及び複数の接続配線を、絶縁性の第２の樹脂材で封止する封止層と、を備え、複数の金属配線の一部が、樹脂層の裏面と面一になる様に、露出する、ことを特徴とする。
本発明の半導体装置の製造方法によれば、支持層及び支持層に接する樹脂層の裏面を、切削または研磨するので、特許文献１に開示されるような回路基板が不要である（排除できる）ので、半導体装置の薄型化が可能となる。
本発明の中間板の製造方法によれば、第１の支持層及び第１の支持層に接する樹脂層の裏面を、切削または研磨し、樹脂層の裏面に、複数の金属配線の一部の領域を露出させるので、樹脂層の裏面とその裏面に露出する金属配線が面一となる精度が高く、更に樹脂層の厚さが制御された中間板の薄型化が可能となる。
本発明の半導体装置によれば、金属配線の一部が、樹脂層の裏面と面一になる様に、露出するので、特許文献１に開示されるような回路基板が不要である（排除できる）ので、半導体装置の薄型化が可能となる。
本発明の各実施形態に共通に用いられるインプリントの模式図である。 本発明による中間板の製造方法の第１実施形態を示す模式図である。 本発明による中間板の製造方法の第２実施形態を示す模式図である。 本発明による半導体装置の製造方法半導体装置の製造方法の第１実施形態を示す模式図である。 本発明による半導体装置の製造方法の第１実施形態を示す模式図である。 図５の半導体パッケージの拡大図であり、本発明による半導体装置の第１実施形態を示す模式図である。 本発明による半導体装置の製造方法の第２実施形態を示す模式図である。 本発明による半導体装置の製造方法の第２実施形態を示す模式図である。 図８の半導体パッケージの拡大図であり、本発明による半導体装置の第２実施形態を示す模式図である。 本発明による半導体装置の製造方法の第３実施形態を示す模式図である。 本発明による半導体装置の製造方法の第３実施形態を示す模式図である。 本発明による半導体装置の製造方法の第４実施形態を示す模式図である。 本発明による半導体装置の製造方法の第４実施形態を示す模式図である。 図１３の半導体パッケージの拡大図であり、本発明による半導体装置の第３実施形態を示す模式図である。 本発明による半導体装置の製造方法の第５実施形態を示す模式図である。 本発明による半導体装置の製造方法の第６実施形態を示す模式図である。 本発明による半導体装置の製造方法の第７実施形態を示す模式図である。 図１７の半導体パッケージの拡大図であり、本発明による半導体装置の第４実施形態を示す模式図である。 本発明による半導体装置の製造方法の第８実施形態を示す模式図である。 本発明による半導体装置の製造方法の第９実施形態を示す模式図である。 本発明による半導体装置の製造方法の第１０実施形態を示す模式図である。 図２１の半導体パッケージの拡大図であり、本発明による半導体装置の第５実施形態を示す模式図である。 本発明による半導体装置の製造方法の第１１実施形態を示す模式図である。 本発明による半導体装置の製造方法の第１２実施形態を示す模式図である。 図４および図５で行なわれる工程を示すフローチャートである。 図１０および図１１で行なわれる工程を示すフローチャートである。 図１５および図１３で行なわれる工程を示すフローチャートである。 図２０で行なわれる工程を示すフローチャートである。 図２３で行なわれる工程を示すフローチャートである。 本発明の各実施形態で製造されたチップを複数用いたパッケージを例示する図である。 図２（ａ）の平面図および底面図である。 図２（ｄ）の平面図および底面図である。 図１２（ａ）の平面図および底面図である。 図１７（ａ）の平面図および底面図である。 図２１（ａ）の平面図および底面図である。 図２（ｄ）の基板にキャリアテープを付けた図である。
本発明の課題を解決する技術思想（コンセプト）の代表的な一例は、以下に示される。但し、本願の請求内容はこの技術思想に限られず、本願の請求項に記載の内容であることは言うまでもない。
本願は、半導体装置及びその製造方法に関連した特徴を開示する。
本願の半導体装置とは、半導体チップ（以下、単にチップ及ぶことがある）とそのチップに信号を供給する、またはそのチップから信号を受給する外部端子を有する装置である。詳細には、半導体装置は、少なくとも一つのチップ、インタポーザ、チップとインタポーザとを接続する接続配線、及びインタポーザに接続し外部と信号を入出力する外部端子、並びに、少なくとも、チップ及び接続配線を封止する絶縁性のレジン（第２の樹脂材）が、主要な複数のエレメントである。特許文献１が開示する多層の回路基板の第２のインタポーザ（コア基板３０）が、排除されて存在しないことに注意が必要である。チップは、例えば、フォトリソグラフィー等でシリコン等を材料とするチップの表面に形成された電気回路及び電気回路とチップの外部とを入出力する内部端子（チップパッド）を含む。接続配線は、例えば、内部端子に付随するバンプ電極、ボンディングワイヤを含む。接続配線は、ウェハレベルパッケージＷＬＰ技術である再配線層を含んでもよい。再配線層は内部端子とバンプ電極（ポスト電極ともいう）または内部端子とボンディングワイヤを接続する。内部端子とバンプ電極の関係は、所謂、ファンインまたはファンアウトである。更に、再配線層は、チップの表面に形成された電気回路を保護するパッシベーション膜の上に形成される。インタポーザは、絶縁性の樹脂、その樹脂に付随する金属性の金属配線を含む。外部端子は、例えば、半田ボールである。または外部端子は、インタポーザが含む金属配線に付随するメッキ層であってもよい。特徴ある本願のインタポーザは、金型等でインプリントされた樹脂層と、主にその樹脂層の表面に付随し、一部が裏面に露出する金属を含む金属配線層を含む。樹脂の裏面に露出する金属の部分が、半導体装置の外部端子となる。よって、本願のインタポーザは、インプリントされた樹脂層及びその樹脂層に付随する金属層の第１のインタポーザのエレメントのみで、チップと外部端子を仲介する。言い換えれば、第１のインタポーザ及び第２のインタポーザ（多層の回路基板）の２つのエレメントで構成するインタポーザを開示する特許文献１とは、明確に異なる。
本願の半導体装置の製造方法においては、第１のインタポーザを製造する前段階である中間板（プリインタポーザ）に含まれる支持層、及び支持層の表面に形成されるインプリントされた樹脂層の裏面を、切削または研磨して、樹脂層の裏面に、複数の金属配線の一部の領域を露出させる。尚、切削は、バイトが樹脂層を切り削りとる（カッティング）機械的な行為を示し、研磨は、ブラシや研磨紙が樹脂層をこすって磨く（ポリッシュ）機械的な行為、砥石及び化学薬品（研磨剤）が樹脂層をポリッシュする化学的＋機械的研磨（ＣＭＰ）がある。本願では、切削または研磨を総称して、単に「研削」と呼ぶことがある。
本願の中間板（プリインタポーザ）の製造方法においては、第１のインタポーザを製造する半導体装置の製造工程に供給する部材としての中間板を製造する方法である。その特徴ある製造方法は、第１の支持層の表面に形成される絶縁性の第１の樹脂材の樹脂層に、金型をスタンプすることによって、所定のパターンを樹脂層に転写し、その転写された樹脂層の表面に、金属を成膜して金属層を形成し、最も厚さが厚い樹脂層に対応する金属層の一部を、切削または研磨し、金属層に電気的に独立した複数の金属配線を形成し、第１の支持層及び第１の支持層に接する樹脂層の裏面を、切削または研磨し、樹脂層の裏面に、複数の金属配線の一部の領域を露出させる。好ましくは、更に、切削又は研磨された樹脂層の裏面及び露出した複数の金属配線の一部の領域に、第２の支持層を形成する。
本願は、半導体装置を製造するパッケージング製造業者、及びそのパッケージングの一部のエレメント（中間板：（プリインタポーザ））を製造する中間板製造業者が、関連する。尚、パッケージング製造業者と中間板製造業者は、一つの製造業者であってもよいし、異なる製造業者であってもよい。
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。
（インプリント）
図１は本発明の各実施形態に共通に用いられるインプリントの模式図である。インプリントによれば、図１（ａ）に示すようにインプリント金型１００に寸法が数十ｎｍ〜数百μｍの様々に高さ（厚み）が変化する所定のパターン１０２を形成する。インプリント金型１００の断面形状は９０度の直角のみでなく、弧の線分を含む場合もある。このインプリント金型１００をスタンパとして基板（プラスチック、ガラス、シリコン等）１０４上に塗布した絶縁性の第１の樹脂材で構成される樹脂薄膜１０６に直接押し付けてパターン１０２を転写する。よって、樹脂薄膜１０６は、数十ｎｍ〜数百μｍの様々に高さ（厚み）が変化する。更に、インプリント金型１００の所定のパターン１０２が、樹脂薄膜１０６の凹部に対応する。尚、凹部の形状は様々であり、単純な凹部、それら単純な凹部を組み合わせた複雑な凹部を含む。更に、樹脂薄膜１０６の断面の視点から、凹部は９０度の垂直断面に限られない。また、凹部は、所定の値のテーパであってもよいし、弧の線分に対応するＵ型であってもよい。樹脂薄膜１０６の最も厚い部分も同様である。転写の工程は数分間で完了し、図１（ｂ）に示すように、同一形状の樹脂薄膜１０６を短時間で大量に製造可能である。インプリントで用いるインプリント金型１００は、例えば電子線露光技術とエッチング技術（いずれも図示省略）を用いて製造してよい。図１ではインプリント金型１００を用いているが、これに代えて、樹脂製の樹脂型を用いてもよい。
（中間板の製造方法：第１実施形態）
図２は本発明による中間板の製造方法の第１実施形態を示す模式図である。まず図２（ａ）に示すように、インプリント金型（図示省略）を絶縁樹脂層１１０に直接押し付けてパターンを絶縁樹脂層１１０に転写するインプリント工程を行う。尚、図１（ａ）に示すインプリント金型１００のパターンとは異なったパターンである。図３１は図２（ａ）の平面図および底面図である。すなわち、図３１（ａ）（ｃ）はそれぞれ、断面図である図３１（ｂ）（図２（ａ）に相当）の平面図および底面図である。絶縁樹脂層１１０の材として、ポリイミド樹脂やエポキシ樹脂を用いてよい。その他、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂等を用いてもよい。それら材料の組み合わせ、またはそれら材料の少なくとも一つを主成分として、その他の不純物を含んでもよい。主成分とは、例えば絶縁特性を最も発揮させる材の比率を示す。絶縁特性の視点としての主成分は、５０重量％以上が一般的である。また不純物の例として、シリカガラス、β-ユークリプタイト、ムライト等の粉末フィラーを混入してもよい。これらのフィラーの熱膨張係数は一般的な絶縁樹脂よりも小さく、これらのフィラーを樹脂に分散させることにより、中間板の熱膨張係数を調整し、半導体装置のそりの抑制、半導体装置の信頼性の向上がはかれる。フィラーの充填度を上げることで熱膨張係数を小さくすることが出来るが、比表面積の増大で、樹脂のシート加工時の粘度が上がるため、球状フィラーが望ましい。不純物を含む絶縁樹脂層１１０の熱膨張係数が、半導体チップの熱膨張係数に近づく、または同等になることにより、半導体装置の信頼性が向上する。絶縁樹脂層１１０を単に樹脂層と呼ぶことがある。
絶縁樹脂層１１０について、一つの視点である切削（機械的な行為）の視点においては、ダイヤモンド製のバイトなどの切削刃による切削は、切削時の局部発熱で塑性変形を起こさない熱硬化樹脂が望ましい。切削刃の切れ味を良くするためには、適度な弾性率を持ち、応力歪曲線における破断強度が比較的低い樹脂が良好と考えられるからである。例えば、応力に対する歪みは数％以下が好ましく、クレーズ（Craze）が生じにくい、切削刃の絡み付きの少ない材料とするべきだからである。例えば、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂の樹脂はいずれも、例えば弾性率が２〜４ＧＰａを示す程度に固く伸びが少ないπ型環状基を含有している。またこれらの樹脂は、固くて伸びが少ない特性を有することから、これらの樹脂が切削される際、一緒に切断される隣接する金属との間に、隙間が生じにくい。そのため樹脂が歪むことにより配線を形成する金属が歪むことが防止されるという顕著な効果を有する。他方、研磨（化学的＋機械的研磨（ＣＭＰ））においては、絶縁樹脂層１１０の材として、ポリイミド樹脂やエポキシ樹脂を含めて、幅広い材料を選択できる。尚、研磨においても、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂を否定するものでないことに注意が必要である。
絶縁樹脂層１１０について、一つの視点である強度の視点においては、フェノール樹脂の強度を上げたいなどの要求に応じてエポキシ変性フェノール樹脂（変性をした部分すなわち、混合％に応じてエポキシの性質が強くなる）にしたり、耐熱性に劣ることからポリビニルアセタール変性フェノール樹脂にしたりすることができる。また、熱サイクル信頼性を向上させるためニトリルゴム変性フェノール樹脂にしたり、印刷性を高めるためロジン変性フェノール樹脂にしたりするなど、さまざまな性質改善のために変性が行われる。その変性樹脂の混合比は１％から５０重量％のレベルで行われている。不飽和ポリエステル樹脂は、無水マレイン酸、イソフタル酸系などの不飽和ポリエステルとエチレングリコールなどの多価アルコールの縮合重合で作られる熱硬化性の樹脂であり、無水マレイン酸もスチレンも環状基のため、機械的強度が強いことが特徴である。したがって１００％樹脂も使用できる。特に繊維に含浸させる強化プラスチックとしての用途に優れている。各種のエステル化合物で無数の種類が作れるが、異種樹脂による変性樹脂として表面の平滑性を保つため、合成時ペンタジエンなどを混ぜた変性や、相溶性のあるアクリルウレタンなど混ぜ透明性や光による黄変防止の変性などが考えられている。一般的に合成時に混ぜて作る反応基としてフェノール、エポキシ、ウレタンがあり、自由な配合ができる。メラミン樹脂はメラミンとホルムアルデヒドの縮合反応で得られるメチロールメラミンを重合縮合反応させ合成するが、窒素環状基を作るため、尿素樹脂より衝撃強度が強い。一般にはメチロールメラミンを繊維などに含浸させて、強化プラスチックを作るが、電子部品としてはセルローズ添加剤が５〜４０重量％加えられて使われる。もちろん１００％樹脂としての使用にも耐える。エポキシやユレア樹脂との変性加工は合成時にエポキシモノマーや尿素を適量加えることで自由に行える。また、混合することで中間的性質をもつ樹脂ができる。
図２（ｂ）では、絶縁樹脂層１１０のパターンが転写された側に、物理気相成長またはメッキ法によって金属層１１２を成膜する成膜工程を行う。金属層１１２としてＣｕ、Ａｌ、Ｔｉ、Ｃｒ等を用いてよく、これら金属の２種類以上を順次成膜してもよい。物理気相成長として、例えばスパッタリング、真空蒸着、イオンプレーティングによって金属を成膜してよい。メッキ法としては、例えば無電解メッキ、電解メッキによって金属を成膜する。２種類以上の金属を順次成膜するときは、各金属を同一の方法で成膜してもよいし、別々の方法で成膜してもよい。別々の方法で成膜するときは、物理気相成長またはメッキ法を任意に組み合わせて用いてよい。
絶縁樹脂層１１０と金属層１１２との密着性を確保するため、樹脂表面を酸素プラズマ処理、酸化チタン触媒中の紫外線照射処理、シランカップリング処理するなど、樹脂面への活性処理を行う方法を用いてもよい。あるいは、１種類または２種類以上の金属からなる上記の金属層１１２の樹脂面への接合金属として、１０ｎｍから５００ｎｍ程度の膜厚を有するＴｉ、Ｃｒ、Ｐｄなどの活性金属を使用する方法を用いてもよい。
図２（ｃ）では、絶縁樹脂層１１０の金属層１１２が成膜された側を所定の第１の高さＨ１で研削する第１研削工程を行う。これにより、金属層１１２を電気的に独立した複数の配線層１１２Ａ〜１１２Ｆに分離する。
このように本実施形態では、基板のコアな材料となる絶縁樹脂層に、直接、インプリント金型を押し付ける方法をとっている。つまり本実施形態では、パターン転写は、絶縁樹脂層自体が変形することで実現されている。したがって、パターン転写前に、絶縁樹脂層１１０を別の樹脂フィルムで被覆するなどの工程が不要であり、工程数が削減される。
研削は、この例では、機械的な切削で実施する。それは、バイト（図示省略）を用いて工作物の表面を切り取って高精度に仕上げる工作法である。金属、非金属などあらゆる材料（焼入れした鋼、超硬合金、セラミックス、ガラスなど）が加工でき、高寸法精度で仕上面も良好となる。研削バイトとして、超硬合金の刃先を用いる超硬付け刃バイトや、ダイヤモンドを刃先としたダイヤモンドバイト等を用いてよい。
成膜された金属層１１２は、図２（ｃ）のように基板のパターンが形成された側に第１研削工程を施すことで、電気的に独立（絶縁）した配線層１１２Ａ〜１１２Ｆにすることができる。配線層１１２Ａ〜１１２Ｆは、互いに電気的に独立した複数の配線である。それら配線の密度（所定面積当たりの配線密度）は、インプリントにより形成されたパターン上に形成されるので、高い。さらに図２（ｄ）のように基板の反対側に第２研削工程を施すことで、外部端子用に配線層１１２Ａ〜１１２Ｆの夫々の一部を露出させることができる。これらの研削工程を施すたびに基板の薄型化が図られる。
（中間板：第１実施形態）
図２（ｃ）に示す基板１１４は、中間板（プリインタポーザ）であり、本発明による中間板の第１実施形態を示している。基板１１４は、様々に高さが変化する所定のパターンが形成された絶縁樹脂層１１０と、絶縁樹脂層１１０のパターンが形成された側に積層された互いに電気的に独立している複数の配線層１１２Ａ〜１１２Ｆとを備えている。配線層１１２Ａ〜１１２Ｆは、パターンの最高の高さＨ１を有する部分以外に積層されている。
図２（ｄ）では、絶縁樹脂層１１０のパターンが転写されなかった側（絶縁樹脂層１１０の裏面側）を所定の第２の高さＨ２で研削して複数の配線層１１２Ａ〜１１２Ｆを、絶縁樹脂層１１０の裏面に露出させる第２研削工程を行う。図３２は図２（ｄ）の平面図および底面図である。すなわち、図３２（ａ）（ｃ）はそれぞれ、断面図である図３２（ｂ）（図２（ｄ）に相当）の平面図（表面）および底面図（裏面）である。
（中間板：第２実施形態）
図２（ｄ）に示す基板１１６は、中間板（プリインタポーザ）であり、本発明による中間板の第２実施形態を示している。基板１１６の絶縁樹脂層１１０のパターンが形成されていない側（裏面）は、複数の配線層１１２Ａ〜１１２Ｆと面一になっている。言い換えれば基板１１６の絶縁樹脂層１１０は分離されていて、絶縁樹脂層１１０が存在しない部分は配線層１１２Ａ〜１１２Ｆによってつながれている。基板１１６は基板１１４（図２（ｃ））よりも更に薄型化されている。配線層１１２Ａ〜１１２Ｆが絶縁樹脂層１１０の裏面に面一に露出した部分は、無論、外部電極として機能させることが可能である。図２（ｄ）の基板１１６のように薄型化された基板には、図３６に例示するようにキャリアテープ１１７を付けてもよい。図３６は図２（ｄ）の基板１１６にキャリアテープ１１７を付けた図である。すなわち、図３６（ａ）（ｃ）はそれぞれ、断面図である図３６（ｂ）（図２（ｄ）の基板１１６にキャリアテープ１１７を付けたものに相当）の平面図および底面図である。
（中間板の製造方法：第２実施形態）
図３は本発明による中間板の製造方法の第２実施形態を示す模式図である。以下、図２の第１実施形態と異なる点のみ説明する。まず図３（ａ）のインプリント工程では、絶縁樹脂層１１８を、それを支持する支持板１２０上に接着してパターンを転写することを特徴とする。本方法は、絶縁樹脂層１１８のように、例えば２００μｍ以下の厚みしか有しないといった、図２の絶縁樹脂層１１０と比較して薄いものを用いる場合に有効な方法である。絶縁樹脂層１１８が薄くても支持板１２０によって支持して全体の厚みを増すことで、絶縁樹脂層１１８自体の形状が損傷することなく、また歪むことなくパターンのみが転写される安定したインプリント工程が行えるからである。尚、支持板１２０は、フィルムであってもよいし、半導体チップと同等の熱膨張係数を有する材質の支持基板（例えば、半導体チップがシリコンであれば、支持板もシリコン）であってもよい。また、絶縁樹脂層１１８と異なる材の絶縁材で構成される絶縁層であってもよい。絶縁樹脂層１１８は、インプリントの転写、及び金属層１２２の成膜及び密着性に最適な材が、選択される。他方、支持板１２０は、研削または売買に最適な材が選択される。支持板１２０の形状は、矩形もしくはウェハ形状である円形が、所謂アセンブリ工程の現有製造装置を使用できる観点から望ましい。支持板１２０がウェハ形状であれば、周知のウェハレベルパッケージＷＬＰの製造装置を準用できる。支持板１２０がシリコンである場合、ダミーシリコン、またはダミーウェハと呼ばれる。
図３（ｂ）では図２（ｂ）と同様の成膜工程を行い、金属層１２２を成膜する。図３（ｃ）では図２（ｃ）と同様の第１研削工程を行う。第１の高さＨ１１で研削することにより、金属層１２２を電気的に独立した複数の配線層１２２Ａ〜１２２Ｆに分離する。
（中間板：第３実施形態）
図３（ｃ）に示す基板１２４は、中間板（プリインタポーザ）であり、本発明による中間板の第３実施形態を示している。図２（ｃ）に示した基板１１４（第１実施形態）と異なる点は、基板１２４の絶縁樹脂層１１８の薄さと、支持板１２０を有する点である。支持板１２０は、絶縁樹脂層１１８のパターンが形成されていない側に接着され、絶縁樹脂層１１８を支持している。
図３（ｄ）では図２（ｄ）と同様の第２研削工程を行う。所定の第２の高さＨ１２で研削して複数の配線層１２２Ａ〜１２２Ｆを露出させる。図２（ｄ）の工程と若干異なるのは、図３（ｄ）では支持板１２０及び絶縁樹脂層１１８を一括して研削して除去する点である。これにより、図３（ｄ）に示すように、図２（ｄ）の基板１１６と構造上同様であるが、より薄い基板１２６を製造可能である。図３（ｄ）に示す基板１２６は、中間板（プリインタポーザ）である。尚、図３（ｄ）に加えて更に、第２の支持層（不図示）を形成してもよい。図３（ｄ）の工程後、第２の支持層は、基板１２６の裏面（切削又は研磨された樹脂層１１８の裏面及びその裏面に露出した複数の金属配線の一部の領域）に、形成される。第２の支持層は、中間板製造業者とパッケージング製造業者との間で売買される製品（基板１２６）を保護する。第２の支持層は、フィルム、ダミーシリコン、及び図３６（ｂ）で示したキャリアテープ１１７の少なくともいずれか一つであってもよい。同様に、図２（ｄ）に加えて更に、第２の支持層（図３６（ｂ）で示したキャリアテープ１１７）を形成してもよい。
すなわち、中間板（プリインタポーザ）は、図２（ｃ）、図２（ｄ）、図３（ｃ）、図３（ｄ）、第２の支持層を付した図２（ｄ）、第２の支持層を付した図３（ｄ）、及びキャリアテープ１１７を付した図３６（ｂ）のいずれかで、売買される。
（半導体装置の製造方法：第１実施形態）
図４および図５は本発明による半導体装置の製造方法の第１実施形態を示す模式図である。図２５は図４および図５で行なわれる工程を示すフローチャートである。なお本文においてフローチャートは代表的な製造方法の実施形態についてのみ示す。図２５の基板工程３００は図２（ａ）〜（ｄ）に相当し、図４（ａ）は基板工程３００で製造した図２（ｄ）に示した基板１１６を示す。基板１１６を出発点として半導体装置の製造方法について説明する。
図４（ｂ）〜（ｄ）、図５（ａ）は、複数の半導体チップ１２８Ａ〜１２８Ｃを絶縁樹脂層１１０に搭載する半導体チップ搭載工程を示す。まず図４（ｂ）に示すように、配線層１１２Ａ〜１１２Ｆにフラックス１３０を配置する（図２５のフラックス配置工程３０２）。実際には複数のフラックスを配置するところ、ここでは代表して１つのフラックス１３０のみを参照符号で指示する。フラックス１３０は例えば塗布によって配置してよい。またフラックス１３０は、図４（ｂ）に示すように、配線層１１２Ａの周囲より低まった部分であって、絶縁樹脂層１１０のパターンが形成されていない側（図４の下側）に露出していない部分１３２に配置する。すなわち配線層１１２Ａのうち露出している部分１３４にはフラックスは配置しない。
図４（ｃ）では半導体チップ１２８Ａ〜１２８Ｃを絶縁樹脂層１１０に搭載する（図２５の半導体チップ設置工程３０４）。このとき、代表して説明する半導体チップ１２８Ａのバンプ電極１３６（接続配線）を、フラックス１３０を介して配線層１１２Ａに接触させる。フラックス１３０を上記のような部分１３２に配置したのは、半導体チップ１２８Ａのバンプ電極１３６をかかる部分１３２に接合することで半導体チップ１２８Ａが安定するからである。尚、半導体チップ１２８Ａ〜１２８Ｃに代えて、半導体チップ１２８Ａ〜１２８Ｃを含む半導体ウェハとしてもよい。半導体ウェハは、半導体チップ１２８Ａ〜１２８Ｃをそれぞれ区分するダイシングラインをハーフダイシングしたウェハが好ましい。また、半導体ウェハの場合、基板１１６も半導体ウェハと同一な形状（円形）である。
図４（ｄ）では、リフローによって配線層１１２Ａにバンプ電極１３６を接合する（図２５のリフロー工程３０６）。これによって半導体チップ１２８Ａの位置決めも行うことができる。リフローでは、例えば、バンプ電極の表面酸化膜を除去することにより接合を行う。図４（ｃ）（ｄ）では見かけ上、半導体チップ１２８Ａの位置に変化はない。即ち、バンプ電極１３６は、部分１３２の窪みに収まる。言い換えれば、部分１３２の窪みは、バンプ電極１３６との製造上の位置合わせの精度を緩和する。
図５（ａ）では、フラックス１３０を洗浄除去する（図２５のフラックス洗浄除去工程３０８）。洗浄剤としてイソプロピルアルコールやエタノールなど極性基のある溶剤を用いてよい。
図５（ｂ）は、搭載された半導体チップ１２８Ａ〜１２８Ｃを絶縁性の封止樹脂１３８（第２の樹脂材）で覆う封止工程を示す（図２５の封止工程３１０）。図５（ｂ）では半導体チップ１２８Ａ〜１２８Ｃ全体が封止樹脂１３８に埋没している。尚、半導体チップの裏面を後述する図８（ｃ）の様に半導体装置の表面に露出させる場合、半導体チップ１２８Ａ〜１２８Ｃの少なくとも側面までの高さを封止すればよい。
図５（ｃ）は、配線層１１２Ａ〜１１２Ｆのうち、図２（ｄ）で説明した第２研削工程で露出した部分（例えば配線層１１２Ａの部分１３４）に外部端子電極１４０Ａ〜１４０Ｆを形成する外部端子電極形成工程３１２（図２５）を示す。
図５（ｄ）は、絶縁樹脂層１１０および封止樹脂１３８を半導体チップ１２８Ａ〜１２８Ｃごとの半導体パッケージ１４２Ａ〜１４２Ｃに切断する切断工程（ダイシング）３１４（図２５）を示す。切断工程は図５（ｄ）に示すように、例えば砥石１４４で行ってよい。砥石１４４に代えてレーザを使用してもよい。
（半導体装置：第１実施形態）
図６は、図５の半導体パッケージ１４２Ａの拡大図であり、本発明による半導体装置の第１実施形態を示す模式図である。図６（ａ）（ｃ）はそれぞれ、断面図である図６（ｂ）の平面図および底面図である。半導体パッケージ１４２Ａは、図２（ｄ）の基板１１６をベースに製造したフリップチップＢＧＡ（Flip Chip Ball Grid Array）のパッケージである（図２５に工程３１６として示す）。半導体パッケージ１４２Ａでは半導体チップ１２８Ａ全体が封止樹脂１３８に埋没している。半導体パッケージ１４２Ａは、配線層１１２Ａ、１１２Ｂの絶縁樹脂層１１０と面一に露出している部分（例えば部分１３４）に形成された外部端子電極１４０Ａ、１４０Ｂを備える。尚、外部端子電極１４０Ａ、１４０Ｂに代えて、部分１３４にメッキ等を付した部分を、外部端子電極としてもよい。
（半導体装置の製造方法：第２実施形態）
図７および図８は本発明による半導体装置の製造方法の第２実施形態を示す模式図である。図７（ａ）は、図３（ｃ）に示した基板１２４、または図２（ｄ）の工程後に付される第２の支持層及び図３（ｄ）の工程後に付される第２の支持層、並びにキャリアテープ１１７を付した図３６（ｂ）のいずれかを含む基板を示す。ここでは、基板１２４を出発点として半導体装置の製造方法について説明する。第２の支持層を含む基板でも同様である。まず図７（ｂ）〜（ｄ）、図８（ａ）で行う半導体チップ搭載工程と、図８（ｂ）で行う封止工程は、図４（ｂ）〜（ｄ）、図５（ａ）（ｂ）および図２５で説明したものと同様であるため説明を省略する。
本実施形態の特徴は、図８（ｃ）（ｄ）で２回の研削工程を行うことである。図８（ｃ）は、半導体チップ１２８Ａ〜１２８Ｃの上面が露出する第３の高さＨ３で封止樹脂１３８および半導体チップ１２８Ａ〜１２８Ｃを研削する第３研削工程を示す。このように、少なくとも半導体チップ１２８Ａ〜１２８Ｃを研削する高さで研削を行えば、それらの上面が露出する。この第３研削工程によってパッケージ全体の薄型化が図られている。研削され薄くなった半導体チップを、以下、半導体チップ１２８Ｄ〜１２８Ｆと呼ぶ。
図８（ｄ）では図３（ｄ）と同様の第２研削工程を行う。すなわち所定の第２の高さＨ１２で支持板１２０及び樹脂層１１８、または第２の支持層及び樹脂層１１８を研削して複数の配線層１２２Ａ〜１２２Ｆを、樹脂層１１８の裏面に露出させる。第２の支持層に代えて、キャリアテープ１１７及び樹脂層１１８を研削してもよい。本実施形態では図８（ｃ）の第３研削工程を先に行っているが、図８（ｃ）の第３研削工程と図８（ｄ）の第２研削工程は順不同であり、どちらを先に行ってもよい。
図８（ｅ）、（ｆ）でそれぞれ行う外部端子電極形成工程、切断工程は図５（ｃ）、（ｄ）および図２５で行う工程と同様であるため、説明は省略する。切断工程によって、半導体パッケージ１４６Ａ〜１４６Ｃが生成される。
（半導体装置：第２実施形態）
図９は、図８の半導体パッケージ１４６Ａの拡大図であり、本発明による半導体装置の第２実施形態を示す模式図である。図９（ａ）（ｃ）はそれぞれ、断面図である図９（ｂ）の平面図および底面図である。半導体パッケージ１４６Ａは、図３（ｃ）の基板１２４をベースに製造した薄型フリップチップＢＧＡ（Thin Flip Chip Ball Grid Array）のパッケージである。図９の半導体チップ１２８Ｄは第３研削工程を経た分、図６の半導体チップ１２８Ａより薄型化されている。したがって本実施形態における図９の半導体パッケージ１４６Ａのほうが、図６の半導体パッケージ１４２Ａよりも、全体として薄型化されている。第３研削工程を経ているため、図９の本実施形態では、絶縁性の封止樹脂１３８は、半導体チップ１２８Ｄの上面と面一になっている。
（半導体装置の製造方法：第３実施形態）
図１０および図１１は本発明による半導体装置の製造方法の第３実施形態を示す模式図である。図２６は図１０および図１１で行なわれる工程を示すフローチャートである。図２６の基板工程３２０は図２（ａ）〜（ｃ）に相当し、図１０（ａ）は図２（ｃ）に示した基板１１４を示す。基板１１４を出発点として半導体装置の製造方法について説明する。まず図１０（ｂ）〜（ｄ）、図１１（ａ）で行うフラックス配置工程３２２（図２６）、半導体チップ設置工程３２４（図２６）、リフロー工程３２６（図２６）、フラックス洗浄除去工程３２８（図２６）と、図１１（ｂ）で行う封止工程３３０（図２６）は、図４（ｂ）〜（ｄ）、図５（ａ）（ｂ）で説明したもの（図２５の工程３０２〜３１０）と同様であるため説明を省略する。
図１１（ｃ）は、半導体チップ１２８Ａ〜１２８Ｃの上面が露出する第３の高さＨ１３で封止樹脂１３８および半導体チップ１２８Ａ〜１２８Ｃを研削する第３研削工程３３２（図２６）を示す。これにより図８（ｃ）で説明した第３研削工程と同様に、半導体チップ１２８Ａ〜１２８Ｃの上面が露出する。研削され薄くなった半導体チップを、以下、半導体チップ１２８Ｄ〜１２８Ｆと呼ぶ。
図１１（ｄ）では図８（ｄ）と同様の第２研削工程３３４（図２６）を行う。すなわち所定の第２の高さＨ２２で研削して複数の配線層１１２Ａ〜１１２Ｆを露出させる。図１１（ｃ）の第３研削工程３３２（図２６）と図１１（ｄ）の第２研削工程３３４（図２６）は順不同であり、どちらを先に行ってもよい。
図１１（ｅ）、（ｆ）でそれぞれ行う外部端子電極形成工程３３６（図２６）、切断工程３３８（図２６）は図８（ｅ）、（ｆ）で行う工程と同様であるため、説明は省略する。切断工程３３８（図２６）によって、半導体パッケージ１４８Ａ〜１４８Ｃが生成される。これら半導体パッケージ１４８Ａ〜１４８Ｃは図９に示した半導体パッケージ１４６Ａと同様の構成を有する。
（半導体装置の製造方法：第４実施形態）
図１２および図１３は、本発明による半導体装置の製造方法の第４実施形態を示す模式図である。図１２（ａ）は、図２（ｄ）に示した基板１１６と同様の製造方法及び同様な構造の基板１５０を示す。図３３は図１２（ａ）の平面図および底面図である。すなわち、図３３（ａ）（ｃ）はそれぞれ、断面図である図３３（ｂ）（図１２（ａ）に相当）の平面図および底面図である。基板１１６と基板１５０の違いは、様々に高さが変化する所定のパターン１０２（図１（ａ））の形状である。基板１５０は複数の配線層を有し、配線層１５２、１５３は、順次成膜された２種類の金属に相当する。かかる基板１５０を出発点として半導体装置の製造方法について説明する。
まず図１２（ｂ）は、半導体チップ搭載工程を示す。本工程では、複数の半導体チップを絶縁樹脂層１１０に搭載するが、代表して半導体チップ１５４を用いて説明する。半導体チップ１５４を、接着材１５６（第３の樹脂材）を介して、絶縁樹脂層１１０のうち第１研削工程（図２（ｃ）参照）にて金属層が除去された部分および配線層１５３に接合する。本実施形態では絶縁樹脂層１１０および配線層１５３の両方に半導体チップ１５４を接合しているが、それらの少なくとも一方に接合することとしてもよい。
図１２（ｃ）は、搭載された半導体チップ１５４と配線層１５３とを金属ワイヤ１５８、１６０でつなぐボンディングワイヤ工程を示す。図１２（ｃ）に示すように、複数の金属ワイヤ１５８を配線層につないでよい。即ち、金属ワイヤ１５８は、絶縁樹脂層１１０の表面よりも低い部分１５３に関連する窪みに収まる。言い換えれば、部分１５３に関連する窪みは、金属ワイヤ１５８との製造上の位置合わせの精度を緩和する。
図１３（ａ）〜（ｃ）でそれぞれ行う封止工程、外部端子電極形成工程および切断工程は、図５（ｂ）〜（ｄ）で行う工程と同様である。図１３（ａ）の封止工程では、封止樹脂１３８によって少なくとも側面までの高さを覆い金属ワイヤ１５８、１６０を埋没させる。本実施形態では、図１３（ｂ）の外部端子電極形成工程で形成した複数の外部端子電極を代表して、外部端子電極１６２Ａ、１６２Ｂを、参照符号を用いて示している。図１３（ｃ）の切断工程によって、半導体パッケージ１６４Ａ、１６４Ｂが生成される。
（半導体装置：第３実施形態）
図１４は、図１３の半導体パッケージ１６４Ａの拡大図であり、本発明による半導体装置の第３実施形態を示す模式図である。半導体パッケージ１６４Ａは、図１２（ａ）の基板１５０をベースに製造したワイヤボンドＢＧＡ（Wire Bond Ball Grid Array）のパッケージである。外部端子電極１６２Ａは、半導体チップ１５４に対してファンインの位置に配置され、外部端子電極１６２Ｂは、半導体チップ１５４に対してファンアウトの位置に配置される。
（半導体装置の製造方法：第５実施形態）
図１５は本発明による半導体装置の製造方法の第５実施形態を示す模式図である。図２７は図１５および図１３で行なわれる工程を示すフローチャートである。図２７の基板工程３５０は図２（ａ）〜（ｄ）または図３（ａ）〜（ｄ）に準じている。詳細には、図２（ｄ）の工程後に付される第２の支持層及び図３（ｄ）の工程後に付される第２の支持層のいずれかを含む基板１６６を示す。尚、図１５においては、便宜的に第２の支持層に支持板１２０と同じ符号を付している。基板１２４と基板１６６の違いは、様々に高さが変化する所定のパターン１０２（図１（ａ））の形状である。基板１６６は複数の配線層を有し、配線層１６８、１７０は、順次成膜された電気的に互いに同一電位である２種類の金属に相当する。かかる基板１６６を出発点として半導体装置の製造方法について説明する。第２の支持層を含む基板、キャリアテープ１１７を含む基板でも同様である。
図１５（ｂ）〜（ｄ）でそれぞれ行う、図２７に示す半導体チップ設置工程３５２、ボンディングワイヤ工程３５４および封止工程３５６は、図１２（ｂ）、（ｃ）、図１３（ａ）で行う工程と同様である。図１５（ｄ）に示す第２の高さＨ３２で第２研削工程３５８を行い、支持板１２０を除去すると、図１３（ａ）と同様の構造となる。その後は図１３（ｂ）（ｃ）と同様の外部端子電極形成工程３６０、切断工程３６２を施すことで、図１４に示した半導体パッケージ１６４Ａと同様のワイヤボンドＢＧＡのパッケージが完成する（工程３６４）。
（半導体装置の製造方法：第６実施形態）
図１６は本発明による半導体装置の製造方法の第６実施形態を示す模式図である。図１６（ａ）は、図２（ｃ）に示した基板１１４と同様の構造の基板１７２を示す。基板１１４と基板１７２の違いは、様々に高さが変化する所定のパターン１０２（図１（ａ））の形状である。基板１７２は複数の配線層を有し、配線層１７４、１７６は、順次成膜された電気的に互いに同一電位である２種類の金属に相当する。かかる基板１７２を出発点として半導体装置の製造方法について説明する。
図１６（ｂ）〜（ｄ）でそれぞれ行う半導体チップ搭載工程、ボンディングワイヤ工程および封止工程は、図１２（ｂ）、（ｃ）、図１３（ａ）で行う工程と同様である。図１６（ｄ）に示す第２の高さＨ４２で第２研削工程を行い、絶縁樹脂層１１０を研削すると、図１３（ａ）と同様の構造となる。その後は図１３（ｂ）（ｃ）と同様の工程を施すことで、図１４に示した半導体パッケージ１６４Ａと同様のパッケージが完成する。
（半導体装置の製造方法：第７実施形態）
図１７は本発明による半導体装置の製造方法の第７実施形態を示す模式図である。図１７（ａ）は、図２（ｄ）に示した基板１１６と同様の構造の基板１７８を示す。図３４は図１７（ａ）の平面図および底面図である。すなわち、図３４（ａ）（ｃ）はそれぞれ、断面図である図３４（ｂ）（図１７（ａ）に相当）の平面図および底面図である。基板１１６と基板１７８の違いは、様々に高さが変化する所定のパターン１０２（図１（ａ））の形状に関連する樹脂薄膜１０６の厚みの種類である。例えば、図２（ｄ）に示した絶縁樹脂層１１０の厚みの種類が３種類であるのに対して、図１７（ａ）に示した絶縁樹脂層１１０の厚みの種類は１種類である。詳細には、図２（ｄ）に関連する図６（ｂ）が示す絶縁樹脂層１１０の厚みは、部分１３２に関連する領域（最も薄い絶縁樹脂層）、配線層１１２Ａに関連する領域、及び２つの部分１３４の間に関連する領域（最も厚い絶縁樹脂層）の３種類である。他方、図１７（ａ）に関連する図１８（ｂ）が示す絶縁樹脂層１１０の厚みは、接着材１５６に関連する領域の１種類である。図１８（ｂ）においても、絶縁樹脂層１１０は、厚さが変化する所定のパターンを表面に有する絶縁性の樹脂材で形成される樹脂層である。基板１７８は複数の配線層を有し、配線層１８０、１８２は、順次成膜された２種類の金属に相当する。かかる基板１７８を出発点として半導体装置の製造方法について説明する。
まず図１７（ｂ）は、半導体チップ搭載工程を示す。本工程では、複数の半導体チップを絶縁樹脂層１１０に搭載するが、代表して半導体チップ１８４を用いて説明する。本実施形態では、半導体チップ１８４を、接着材１５６を介して、絶縁樹脂層１１０のうち第１研削工程（図２（ｃ）参照）にて金属層が除去された部分、すなわち最高の高さを有する部分に接合する。
図１７（ｃ）は、搭載された半導体チップ１８４と配線層１８０、１８２とを金属ワイヤ１８６、１８８でつなぐボンディングワイヤ工程を示す。図１７（ｃ）に示すように、複数の金属ワイヤを配線層につないでよい。金属ワイヤ１８８は、絶縁樹脂層１１０の表面よりも低い部分１８０の窪みに収まる。言い換えれば、部分１８０に関連する窪みは、金属ワイヤ１８８との製造上の位置合わせの精度を緩和する。図１７（ｄ）で行う封止工程は、図１３（ａ）で行う工程と同様である。本実施形態には、図１３と異なり外部端子電極形成工程がない。
図１７（ｅ）は切断工程を示す。本工程では、切断ラインＬ１、Ｌ２（図１７（ｄ））に沿って、配線層１８０、１８２および封止樹脂１３８を、半導体チップごとの半導体パッケージに切断する。切断ラインＬ１、Ｌ２は、配線層１８０、１８２の第２研削工程（図２（ｄ）参照）で露出した部分、すなわち絶縁樹脂層１１０と面一になっている部分を通るラインである。この切断工程によって配線層１８０、１８２はそれぞれ配線層１８０Ａ、１８０Ｂと配線層１８２Ａ、１８２Ｂとに分割され、半導体パッケージ１９０Ａ、１９０Ｂが生成される。一つの配線層１８０が分割され、及び一つの配線層１８０に２つのボンディングワイヤ１８８が敷設される。
（半導体装置：第４実施形態）
図１８は、図１７の半導体パッケージ１９０Ａの拡大図であり、本発明による半導体装置の第４実施形態を示す模式図である。図１８（ａ）（ｃ）はそれぞれ、断面図である図１８（ｂ）の平面図および底面図である。半導体パッケージ１９０Ａは、図１７（ａ）の基板１７８をベースに製造したＱＦＮパッケージ（Quad flat no lead package）である。すなわち、絶縁樹脂層１１０と面一に露出している複数の配線層１８０Ｂ、１８２Ａが側面においても露出している。
（半導体装置の製造方法：第８実施形態）
図１９は本発明による半導体装置の製造方法の第８実施形態を示す模式図である。図１９（ａ）は、図３（ｃ）に示した基板１２４と同様の構造の基板１９２、または図２（ｄ）の工程後に付される第２の支持層及び図３（ｄ）の工程後に付される第２の支持層のいずれかを含む基板を示す。基板１２４と基板１９２の違いは、様々に高さが変化する所定のパターン１０２（図１（ａ））の形状である。基板１９２は複数の配線層を有し、配線層１９４、１９６は、順次成膜された２種類の金属に相当する。かかる基板１９２を出発点として半導体装置の製造方法について説明する。第２の支持層を含む基板、キャリアテープ１１７を含む基板でも同様である。
図１９（ｂ）〜（ｄ）でそれぞれ行う半導体チップ搭載工程、ボンディングワイヤ工程および封止工程は、図１７（ｂ）〜（ｄ）で行う工程と同様である。図１９（ｄ）に示す第２の高さＨ４２で第２研削工程を行い、支持板１２０及び絶縁樹脂層１１８の裏面を除去すると、図１９（ｅ）の状態となる。これは図１７（ｄ）と同様の構造である。その後は図１７（ｅ）と同様の切断工程を図１９（ｅ）に示す切断ラインＬ３、Ｌ４に沿って施す。この切断工程によって配線層１９４、１９６はそれぞれ配線層１９４Ａ、１９４Ｂと配線層１９６Ａ、１９６Ｂとに分割され、図１８に示した半導体パッケージ１９０Ａと同様の半導体パッケージ１９８Ａ、１９８Ｂが完成する。
（半導体装置の製造方法：第９実施形態）
図２０は本発明による半導体装置の製造方法の第９実施形態を示す模式図である。図２８は図２０で行なわれる工程を示すフローチャートである。図２８の基板工程３７０は図２（ａ）〜（ｃ）に相当し、図２０（ａ）は、図２（ｃ）に示した基板１１４と同様の構造の基板２００を示す。基板１１４と基板２００の違いは、様々に高さが変化する所定のパターン１０２（図１（ａ））の形状である。基板２００は複数の配線層を有し、配線層２０２、２０４は、順次成膜された２種類の金属に相当する。かかる基板２００を出発点として半導体装置の製造方法について説明する。
図２０（ｂ）〜（ｆ）でそれぞれ行う、図２８に示す半導体チップ設置工程３７２、ボンディングワイヤ工程３７４、封止工程３７６、第２研削工程３７８および切断工程３８０は、図１９（ｂ）〜（ｆ）で行う工程と同様である。図２０（ｄ）に示す第２の高さＨ５２で第２研削工程を行い、図２０（ｅ）に示す切断ラインＬ５、Ｌ６に沿って切断工程３８０を施すと、配線層２０２、２０４はそれぞれ配線層２０２Ａ、２０２Ｂと配線層２０４Ａ、２０４Ｂとに分割され、図１８に示した半導体パッケージ１９０Ａと同様の半導体パッケージ２０６Ａ、２０６Ｂ（ＱＦＮパッケージ）が完成する（工程３８２）。
（半導体装置の製造方法：第１０実施形態）
図２１は本発明による半導体装置の製造方法の第１０実施形態を示す模式図である。図２１（ａ）は、図２（ｄ）に示した基板１１６と同様の構造の基板２０８を示す。図３５は図２１（ａ）の平面図および底面図である。すなわち、図３５（ａ）（ｃ）はそれぞれ、断面図である図３５（ｂ）（図２１（ａ）に相当）の平面図および底面図である。基板１１６と基板２０８の違いは、様々に高さが変化する所定のパターン１０２（図１（ａ））の形状である。基板２０８は複数の配線層を有し、配線層２１２、２１４は、順次成膜された２種類の金属に相当する。かかる基板２０８を出発点として半導体装置の製造方法について説明する。
まず図２１（ｂ）は、半導体チップ搭載工程を示す。本工程では、複数の半導体チップを絶縁樹脂層１１０に搭載するが、代表して半導体チップ１８５を用いて説明する。本実施形態では、半導体チップ１８５を、接着材１５６を介して、配線層２１４に接合する。配線層２１４のいずれの部分に接合してもよいが、本実施形態のように配線層２１４の底面だけに接合すれば、平面対平面の接合となって構造が安定し好ましい。
図２１（ｃ）は、搭載された半導体チップ１８５と配線層２１４とを金属ワイヤ１８７、１８９でつなぐボンディングワイヤ工程を示す。本実施形態では、図２１（ｃ）に示すように、半導体チップ１８５の裏面に接着材１５６を介して接合された配線層とは別の、電気的に独立した配線層２１４に金属ワイヤ１８７、１８９でつなぐ。
図２１（ｄ）、（ｅ）でそれぞれ行う封止工程および切断工程は、図１７（ｄ）、（ｅ）で行う工程と同様である。切断工程を図２１（ｄ）に示す切断ラインＬ７、Ｌ８に沿って施す。この切断工程によって配線層２１２、２１４はそれぞれ配線層２１２Ａ、２１２Ｂと配線層２１４Ａ、２１４Ｂとに分割され、半導体パッケージ２１６Ａ、２１６Ｂが完成する。
（半導体装置：第５実施形態）
図２２は、図２１の半導体パッケージ２１６Ａの拡大図であり、本発明による半導体装置の第５実施形態を示す模式図である。図２２（ａ）（ｃ）はそれぞれ、断面図である図２２（ｂ）の平面図および底面図である。半導体パッケージ２１６Ａは、図２１（ａ）の基板２０８をベースに製造したヒートシンクＱＦＮパッケージ（Heat Sink Quad flat no lead package）である。配線層２１２Ａは、絶縁樹脂層１１０と面一に露出している。すなわち、配線層２１２Ａを接着材１５６及び配線層２１４Ａを介して発熱する半導体チップ１８５に接合し、熱の放散によって温度を下げるヒートシンクとして利用可能である。また、絶縁樹脂層１１０と面一に露出している複数の配線層２１２Ａ、２１４Ａが、絶縁樹脂層１１０の側面においても露出している。
（半導体装置の製造方法：第１１実施形態）
図２３は本発明による半導体装置の製造方法の第１１実施形態を示す模式図である。図２９は図２３で行なわれる工程を示すフローチャートである。図２９の基板工程３９０は図３（ａ）〜（ｃ）に相当し、図２３（ａ）は、図３（ｃ）に示した基板１２４と同様の構造の基板２１８、または図２（ｄ）の工程後に付される第２の支持層及び図３（ｄ）の工程後に付される第２の支持層のいずれかを含む基板、並びにキャリアテープ１１７を付した図３６（ｂ）のいずれかを含む基板を示す。基板１２４と基板２１８の違いは、様々に高さが変化する所定のパターン１０２（図１（ａ））の形状である。基板２１８は複数の配線層を有し、配線層２２２、２２４は、順次成膜された２種類の金属に相当する。かかる基板２１８を出発点として半導体装置の製造方法について説明する。第２の支持層を含む基板でも同様である。
図２３（ｂ）〜（ｄ）でそれぞれ行う、図２９で示す半導体チップ設置工程３９２、ボンディングワイヤ工程３９４および封止工程３９６は、図２１（ｂ）〜（ｄ）で行う工程と同様である。図２３（ｄ）に示す第２の高さＨ６２で第２研削工程３９８を行い、支持板１２０を除去すると、図２３（ｅ）の状態となる。これは図２１（ｄ）と同様の構造である。その後は図２１（ｅ）と同様の切断工程４００を図２３（ｅ）に示す切断ラインＬ９、Ｌ１０に沿って施す。この切断工程４００によって配線層２２２、２２４はそれぞれ配線層２２２Ａ、２２２Ｂと配線層２２４Ａ、２２４Ｂとに分割され、図２２に示した半導体パッケージ２１６Ａと同様の半導体パッケージ２２６Ａ、２２６Ｂ（ヒートシンクＱＦＮパッケージ）が完成する（工程４０２）。よって、図２９が示す半導体チップ設置工程３９２において、半導体チップ１８５と凹部の位置精度が、緩和される。
（半導体装置の製造方法：第１２実施形態）
図２４は本発明による半導体装置の製造方法の第１２実施形態を示す模式図である。図２４（ａ）は、図２（ｃ）に示した基板１１４と同様の構造の基板２２８を示す。基板１１４と基板２２８の違いは、様々に高さが変化する所定のパターン１０２（図１（ａ））の形状である。基板２２８は複数の配線層を有し、配線層２３２、２３４は、順次成膜された２種類の金属に相当する。かかる基板２２８を出発点として半導体装置の製造方法について説明する。
図２４（ｂ）〜（ｆ）でそれぞれ行う半導体チップ搭載工程、ボンディングワイヤ工程、封止工程、第２研削工程および切断工程は、図２３（ｂ）〜（ｆ）で行う工程と同様である。図２４（ｄ）に示す第２の高さＨ７２で第２研削工程を行い、図２４（ｅ）に示す切断ラインＬ１１、Ｌ１２に沿って切断工程を施すと、配線層２３２、２３４はそれぞれ配線層２３２Ａ、２３２Ｂと配線層２３４Ａ、２３４Ｂとに分割され、図２２に示した半導体パッケージ２１６Ａと同様の半導体パッケージ２３６Ａ、２３６Ｂが完成する。
（マルチチップパッケージ）
図３０は本発明の各実施形態で製造されたチップを複数用いたパッケージを例示する図である。本発明の実施形態によって、薄型化が実現されたチップは、下記のようなチップを積層したパッケージの製造に適している。
図３０（ａ）に示すマルチチップパッケージ４０４は、絶縁樹脂層４１０の底面と面一になっている第１の金属からなる配線層４１２と、第２の金属からなる配線層４１４とを含む。絶縁樹脂層４１０の上には２つのチップ４１６、４１８が積層され、それぞれが金属ワイヤ４２０、４２２で配線層４１４に接続されている。金属ワイヤ４２０、４２２をはじめとするパッケージの上側は絶縁性の封止樹脂１３８で封止されている。配線層４１２には外部端子として半田ボール４２４が接続されている。
マルチチップパッケージ４０４は、図１８のＱＦＮパッケージ１９０Ａの製造工程を変更することで製造可能である。すなわち、図２８の半導体チップ設置工程３７２にて２つのチップ４１６、４１８を積層し、ボンディングワイヤ工程３７４にてそれぞれのチップ４１６、４１８と配線層４１４とを金属ワイヤ４２０、４２２で接続し、その後に封止工程３７６を行えばよい。
図３０（ｂ）に示すマルチチップパッケージ４３０は、絶縁樹脂層４３２の底面と面一になっている第１の金属からなる配線層４３４と、第２の金属からなる配線層４３６とを含む。絶縁樹脂層４３２の上には２つのチップ４３８、４４０が積層され、上方のチップ４４０のみが金属ワイヤ４４２で配線層４３６に接続されている。下方のチップ４３８はバンプ電極４４１で配線層４３６に接続されている。金属ワイヤ４４２をはじめとするパッケージの上側は絶縁性の封止樹脂１３８で封止されている。配線層４３４には外部端子として半田ボール４４４が接続されている。
マルチチップパッケージ４３０は、図６のフリップチップＢＧＡパッケージ１４２Ａの製造工程を変更することで製造可能である。すなわち、図２５の半導体チップ設置工程３０４にて、バンプ電極４４１を介して搭載したチップ４３８の上に、さらにチップ４４０を積層すればよい。ボンディングワイヤ工程３７４ではチップ４４０と配線層４３６とを金属ワイヤ４４２で接続し、その後に封止工程３１０を行えばよい。
図３０（ｃ）に示すマルチチップパッケージ４５０は、絶縁樹脂層４５２の底面と面一になっている第１の金属からなる配線層４５４と、第２の金属からなる配線層４５６とを含む。絶縁樹脂層４５２の上には２つのチップ４５８、４６０が積層され、上方のチップ４６０はバンプ電極４６１を介して下方のチップ４５８に積層されている。下方のチップ４５８のみが複数の金属ワイヤ４６２、４６３で配線層４５６に接続されている。金属ワイヤ４６２、４６３をはじめとするパッケージの上側は絶縁性の封止樹脂１３８で封止されている。配線層４５４には外部端子として半田ボール４６４が接続されている。
マルチチップパッケージ４５０は、図１８のＱＦＮパッケージ１９０Ａの製造工程を変更することで製造可能である。すなわち、図２８の半導体チップ設置工程３７２にて２つのチップ４５８、４６０を積層し、チップ４６０はバンプ電極４６１を介してチップ４５８に積層する。ボンディングワイヤ工程３７４ではチップ４５８のみを配線層４５６と金属ワイヤ４６２、４６３で接続し、その後に封止工程３７６を行えばよい。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。例えば、図４乃至図２４に関連する半導体装置の製造方法のそれぞれにおいて、中間板（プリインタポーザ）は、図２（ｃ）、図２（ｄ）、図３（ｃ）、図３（ｄ）、第２の支持層を付した図２（ｄ）、及び第２の支持層を付した図３（ｄ）のいずれも、適用できる。
（第１の付記）
以下、本発明の特徴の一つを記した中間板の製造方法を、第１の付記として開示する。
（第１の付記１）
第１の支持層の表面に形成される絶縁性の第１の樹脂材の樹脂層に、厚さが変化する所定のパターンが形成された金型をスタンプすることによって、所定のパターンを前記樹脂層に転写するインプリント工程と、厚さが変化する所定のパターンが転写された前記樹脂層の表面に、物理気相成長またはメッキ法によって、１種類以上の金属を成膜して金属層を形成する成膜工程と、最も厚さが厚い前記樹脂層に対応する前記金属層の一部を、切削または研磨し、前記金属層に電気的に独立した複数の金属配線を形成する、第１の研削工程と、前記第１の支持層及び前記第１の支持層に接する前記樹脂層の裏面を、切削または研磨し、前記樹脂層の裏面に、前記複数の金属配線の一部の領域を露出させる、第２の研削工程と、を備える中間板の製造方法。
（第１の付記２）
更に、切削又は研磨された前記樹脂層の裏面及び露出した前記複数の金属配線の一部の領域に、第２の支持層を形成する、第１の付記１に記載の中間板の製造方法。
（第１の付記３）
前記中間板を準備する工程と、複数の内部端子を表面に有するチップを準備する工程と、前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する接続工程と、前記チップ、前記複数の内部端子、及び前記複数の金属配線を、絶縁性の第２の樹脂材で封止する封止工程と、前記第２の支持層及び前記第２の支持層に接する前記樹脂層の裏面を、切削または研磨し、前記樹脂層の裏面に、前記複数の金属配線の一部の領域を露出させる、研削工程と、を備える第１の付記２に記載の半導体装置の製造方法。
（第１の付記４）
前記中間板を準備する工程と、複数の内部端子を表面に有するチップを準備する工程と、前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する接続工程と、前記チップ、前記複数の内部端子、及び前記複数の金属配線を、絶縁性の第２の樹脂材で封止する封止工程と、を備える第１の付記１に記載の半導体装置の製造方法。
（第１の付記５）
前記接続工程は、前記樹脂層の凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第１の付記３または４に記載の半導体装置の製造方法。
（第１の付記６）
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記接続工程は、最も厚い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第１の付記５に記載の半導体装置の製造方法。
（第１の付記７）
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記接続工程は、最も薄い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第１の付記５に記載の半導体装置の製造方法。
（第１の付記８）
前記接続工程は、前記チップの前記複数の内部端子側の面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を接続する、第１の付記５または６に記載の半導体装置の製造方法。
（第１の付記９）
前記接続工程は、前記複数の内部端子にそれぞれ複数のバンプ電極を接続し、前記複数のバンプ電極及び前記複数の金属配線を接続する、第１の付記８に記載の半導体装置の製造方法。
（第１の付記１０）
前記研削工程は、前記第２の樹脂材を、切削又は研磨し、前記チップの裏面を露出させる、第１の付記８または９に記載の半導体装置の製造方法。
（第１の付記１１）
前記接続工程は、前記チップの裏面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を、ボンディングワイヤで接続する、第１の付記５乃至７のいずれか一項に記載の半導体装置の製造方法。
（第１の付記１２）
更に、前記接続工程の前に、前記チップを前記樹脂層の凹部に配置する配置工程を備え
る、第１の付記１１に記載の半導体装置の製造方法。
（第１の付記１３）
前記配置工程は、前記チップの裏面を前記樹脂層の凹部に配置し、前記研削工程は、前記チップの裏面に対応する前記複数の金属配線の一部の領域を露出させる、第１の付記１２に記載の半導体装置の製造方法。
（第１の付記１４）
前記配置工程は、前記チップの裏面を第３の樹脂材を介して、前記樹脂層の凹部の表面の前記金属層に配置する、第１の付記１２または１３に記載の半導体装置の製造方法。
（第１の付記１５）
更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含む様に、前記チップを配置する設置工程を備える、第１の付記５に記載の半導体装置の製造方法。
（第１の付記１６）
更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含まない様に、前記チップを配置する設置工程を備える、第１の付記５に記載の半導体装置の製造方法。
（第１の付記１７）
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記設置工程は、最も厚い前記樹脂層の表面に、前記チップを配置する、第１の付記１６に記載の半導体装置の製造方法。
（第１の付記１８）
更に、前記金属層が存在しない前記樹脂層の表面の領域を、断面の視点で、前記第２の樹脂材とともに切断する切断工程を備える、第１の付記５に記載の半導体装置の製造方法。
（第１の付記１９）
更に、前記樹脂層の凹部の領域を、断面の視点で、前記第２の樹脂材とともに切断する切断工程を備える、第１の付記５に記載の半導体装置の製造方法。
（第１の付記２０）
前記切断工程は、前記複数の金属配線の一部の領域を、前記第２の樹脂材とともに切断する、第１の付記１９に記載の半導体装置の製造方法。
（第１の付記２１）
更に、露出した前記複数の金属配線の一部の領域に、外部端子を形成する、第１の付記１乃至２０のいずれか一項に記載の半導体装置の製造方法。
（第２の付記）
以下、本発明の特徴の一つを記した半導体装置を、第２の付記として開示する。
（第２の付記１）
厚さが変化する所定のパターンが形成された絶縁性の第１の樹脂材の樹脂層と、最も厚さが厚い前記樹脂層の表面を除く前記所定のパターンに沿って、金属から成り、互いに電気的に独立している複数の金属配線を含む金属層と、複数の内部端子を表面に有するチップと、前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する複数の接続配線と、前記チップの少なくとも側面、前記複数の内部端子、前記複数の金属配線、及び前記複数の接続配線を、絶縁性の第２の樹脂材で封止する封止層と、を備え、前記複数の金属配線の一部が、前記樹脂層の裏面と面一に露出する、半導体装置。
（第２の付記２）
前記複数の金属配線は、前記所定のパターンに沿った凹部を含み、前記複数の接続配線は、前記複数の金属配線の凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第２の付記１に記載の半導体装置。
（第２の付記３）
前記複数の金属配線は、前記所定のパターンに沿った段差部を含み、前記複数の接続配線は、前記複数の金属配線の段差部の底部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第２の付記１に記載の半導体装置。
（第２の付記４）
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記複数の金属配線の凹部は、最も厚い前記樹脂層に設けられた前記樹脂層の凹部に対応する、第２の付記２または３に記載の半導体装置。
（第２の付記５）
前記複数の金属配線の凹部は、前記樹脂層の裏面と面一に露出する前記複数の金属配線の一部である、第２の付記２または３に記載の半導体装置。
（第２の付記６）
前記チップの表面は、前記樹脂層に向かい合う、第２の付記２乃至４のいずれか一項に記載の半導体装置。
（第２の付記７）
前記複数の金属配線のそれぞれは、バンプ電極である、第２の付記６に記載の半導体装置。
（第２の付記８）
前記チップの裏面が、前記封止層の表面と面一になる様に、露出している、第２の付記６または７に記載の半導体装置。
（第２の付記９）
前記チップの裏面は、前記樹脂層に向かい合う、第２の付記２乃至５のいずれか一項に記載の半導体装置。
（第２の付記１０）
前記複数の金属配線は、前記所定のパターンに沿った第２の凹部を含み、前記チップは、前記チップの裏面を前記複数の金属配線の第２の凹部に向かい合うように、且つ前記複数の金属配線の第２の凹部内に配置される、第２の付記２乃至５のいずれか一項に記載の半導体装置。
（第２の付記１１）
前記複数の金属配線の第２の凹部の一部が、前記樹脂層の裏面と面一になる様に、露出している、第２の付記１０に記載の半導体装置。
（第２の付記１２）
前記チップは、前記チップの裏面を第３の樹脂材を介して、前記複数の金属配線の第２の凹部内に配置される、第２の付記１０または１１に記載の半導体装置。
（第２の付記１３）
前記チップは、上面の視点で、前記樹脂層の裏面に露出する前記複数の金属配線の一部の領域を含む様に、配置される、第２の付記２または３に記載の半導体装置。
（第２の付記１４）
前記チップは、上面の視点で、前記樹脂層の裏面に露出する前記複数の金属配線の一部の領域を含まない様に、配置される、第２の付記２または３に記載の半導体装置。
（第２の付記１５）
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記チップは、最も厚い前記樹脂層の表面に、配置される、第２の付記１４に記載の半導体装置。
（第２の付記１６）
前記金属層が存在しない前記樹脂層及び前記第２の樹脂材が、断面の視点で、前記基板の側面である、第２の付記２または３に記載の半導体装置の製造方法。
（第２の付記１７）
前記樹脂層の裏面と面一に露出している前記複数の金属配線が、前記基板の側面において前記第２の樹脂材と面一に露出している、第２の付記２または３に記載の半導体装置の製造方法。
（第２の付記１８）
前記所定のパターンに沿って凹形状に形成された前記複数の金属配線が、前記基板の側面において前記第２の樹脂材と面一に露出している、第２の付記２または３に記載の半導体装置の製造方法。
（第２の付記１９）
更に、露出した前記複数の金属配線の一部の領域に接続する外部端子を備える、第２の付記１乃至１８のいずれか一項に記載の半導体装置。
本発明は、半導体装置の製造方法及び半導体装置、並びに例えば半導体装置が含む基板に関連する中間板に、中間板の製造方法半導体装置の製造方法利用することができる。
１００ …インプリント金型、１０２ …パターン、１０４、１１４、１１６、１２４、１２６、１５０、１６６、１７２、１７８、１９２、２００、２０８ …基板、１０６ …樹脂薄膜、１１０、１１８ …絶縁樹脂層、１１２、１２２ …金属層、１１２Ａ〜１１２Ｆ、１５２、１５３、１６８、１７０、１７４、１７６、１８０、１８２、１９４、１９６、２０２、２０４、２１２、２１４ …配線層、１２０ …支持板、１２８Ａ〜１２８Ｃ、１２８Ｄ〜１２８Ｆ、１５４Ａ、１５４Ｂ、１８４、１８５ …半導体チップ、１３０ …フラックス、１３６ …バンプ電極、１３８ …封止樹脂、１４０Ａ〜１４０Ｆ …外部端子電極、１４２Ａ〜１４２Ｃ、１４６Ａ〜１４６Ｃ、１６４Ａ、１６４Ｂ、１９０Ａ、１９０Ｂ、１９８Ａ、１９８Ｂ、２０６Ａ、２０６Ｂ …半導体パッケージ、１４４ …砥石、１５６ …接着材、１５８、１６０、１８６、１８８、１８７、１８９ …金属ワイヤ

Claims (19)

  1. 厚さが変化する所定のパターンを表面に有する絶縁性の第１の樹脂材で形成される樹脂層と、最も厚さが厚い前記樹脂層の表面を除く前記樹脂層の表面に前記所定のパターンに沿って所定の厚さを有する複数の金属配線を含む金属層と、を含む中間板を準備する工程と、
    複数の内部端子を表面に有するチップを準備する工程と、
    前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する接続工程と、
    前記チップ、前記複数の内部端子、及び前記複数の金属配線を、絶縁性の第２の樹脂材で封止する封止工程と、
    前記樹脂層の裏面を、切削または研磨し、前記樹脂層の裏面に、前記複数の金属配線の一部の領域を露出させる、研削工程と、
    を備える半導体装置の製造方法。
  2. 前記接続工程は、前記樹脂層の凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項１に記載の半導体装置の製造方法。
  3. 前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、
    前記接続工程は、最も厚い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項２に記載の半導体装置の製造方法。
  4. 前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、
    前記接続工程は、最も薄い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項２に記載の半導体装置の製造方法。
  5. 前記接続工程は、前記チップの前記複数の内部端子側の面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項２または３に記載の半導体装置の製造方法。
  6. 前記接続工程は、前記複数の内部端子にそれぞれ複数のバンプ電極を接続し、前記複数のバンプ電極及び前記複数の金属配線を接続する、請求項５に記載の半導体装置の製造方法。
  7. 前記研削工程は、前記第２の樹脂材を、切削又は研磨し、前記チップの裏面を露出させる、請求項５または６に記載の半導体装置の製造方法。
  8. 前記接続工程は、前記チップの裏面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を、ボンディングワイヤで接続する、請求項２乃至４のいずれか一項に記載の半導体装置の製造方法。
  9. 更に、前記接続工程の前に、前記チップを前記樹脂層の凹部に配置する配置工程を備え
    る、請求項８に記載の半導体装置の製造方法。
  10. 前記配置工程は、前記チップの裏面を前記樹脂層の凹部に配置し、
    前記研削工程は、前記チップの裏面に対応する前記複数の金属配線の一部の領域を露出させる、請求項９に記載の半導体装置の製造方法。
  11. 前記配置工程は、前記チップの裏面を第３の樹脂材を介して、前記樹脂層の凹部の表面の前記金属層に配置する、請求項９または１０に記載の半導体装置の製造方法。
  12. 更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含む様に、前記チップを配置する設置工程を備える、請求項２に記載の半導体装置の製造方法。
  13. 更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含まない様に、前記チップを配置する設置工程を備える、請求項２に記載の半導体装置の製造方法。
  14. 前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、
    前記設置工程は、最も厚い前記樹脂層の表面に、前記チップを配置する、請求項１３に記載の半導体装置の製造方法。
  15. 更に、前記金属層が存在しない前記樹脂層の表面の領域を、断面の視点で、前記第２の樹脂材とともに切断する切断工程を備える、請求項２に記載の半導体装置の製造方法。
  16. 更に、前記樹脂層の凹部の領域を、断面の視点で、前記第２の樹脂材とともに切断する切断工程を備える、請求項２に記載の半導体装置の製造方法。
  17. 前記切断工程は、前記複数の金属配線の一部の領域を、前記第２の樹脂材とともに切断する、請求項１６に記載の半導体装置の製造方法。
  18. 更に、露出した前記複数の金属配線の一部の領域に、外部端子を形成する、請求項１乃至１７のいずれか一項に記載の半導体装置の製造方法。
  19. 前記中間板を準備する工程は、前記樹脂層の裏面に、前記樹脂層を支持する支持層を含み、
    前記研削工程は、前記支持層及び前記支持層に接する前記樹脂層の裏面を、切削または研磨する、請求項１乃至１８のいずれか一項に記載の半導体装置の製造方法。
JP2011117421A 2011-05-25 2011-05-25 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 Pending JP2012248583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011117421A JP2012248583A (ja) 2011-05-25 2011-05-25 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011117421A JP2012248583A (ja) 2011-05-25 2011-05-25 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法

Publications (1)

Publication Number Publication Date
JP2012248583A true JP2012248583A (ja) 2012-12-13

Family

ID=47468804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011117421A Pending JP2012248583A (ja) 2011-05-25 2011-05-25 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法

Country Status (1)

Country Link
JP (1) JP2012248583A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187337A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014187338A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014187339A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2017216364A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017216365A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
US10131646B2 (en) 2015-03-18 2018-11-20 Adeka Corporation Aromatic sulfonium salt compound, photoacid generator, resist composition, cationic polymerization initiator, and cationically polymerizable composition
CN110741471A (zh) * 2017-06-23 2020-01-31 应用材料公司 用于先进封装应用的再分布层形成的方法
WO2023176404A1 (ja) * 2022-03-16 2023-09-21 ローム株式会社 半導体装置、および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068796A (ja) * 1999-08-26 2001-03-16 Hitachi Cable Ltd 電子部品素子搭載用樹脂回路成形品及び電子部品の製造方法
JP2001267470A (ja) * 2000-03-16 2001-09-28 Rohm Co Ltd 半導体装置およびその製造方法
JP2004342862A (ja) * 2003-05-16 2004-12-02 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
JP2006344866A (ja) * 2005-06-10 2006-12-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007294634A (ja) * 2006-04-25 2007-11-08 Kyushu Institute Of Technology 両面電極構造の半導体装置及びその製造方法
JP2008211150A (ja) * 2007-02-28 2008-09-11 Seiko Instruments Inc ３次元構造体部品、及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068796A (ja) * 1999-08-26 2001-03-16 Hitachi Cable Ltd 電子部品素子搭載用樹脂回路成形品及び電子部品の製造方法
JP2001267470A (ja) * 2000-03-16 2001-09-28 Rohm Co Ltd 半導体装置およびその製造方法
JP2004342862A (ja) * 2003-05-16 2004-12-02 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
JP2006344866A (ja) * 2005-06-10 2006-12-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007294634A (ja) * 2006-04-25 2007-11-08 Kyushu Institute Of Technology 両面電極構造の半導体装置及びその製造方法
JP2008211150A (ja) * 2007-02-28 2008-09-11 Seiko Instruments Inc ３次元構造体部品、及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187337A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014187338A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014187339A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
US10131646B2 (en) 2015-03-18 2018-11-20 Adeka Corporation Aromatic sulfonium salt compound, photoacid generator, resist composition, cationic polymerization initiator, and cationically polymerizable composition
JP2017216364A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017216365A (ja) * 2016-05-31 2017-12-07 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
CN110741471A (zh) * 2017-06-23 2020-01-31 应用材料公司 用于先进封装应用的再分布层形成的方法
JP2020524902A (ja) * 2017-06-23 2020-08-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 先進的なパッケージアプリケーションのための再配線層形成の方法
JP7023301B2 (ja) 2017-06-23 2022-02-21 アプライド マテリアルズ インコーポレイテッド 先進的なパッケージアプリケーションのための再配線層形成の方法
JP2022070930A (ja) * 2017-06-23 2022-05-13 アプライド マテリアルズ インコーポレイテッド 先進的なパッケージアプリケーションのための再配線層形成の方法
TWI772436B (zh) * 2017-06-23 2022-08-01 美商應用材料股份有限公司 用於先進封裝應用的重分佈層形成之方法
JP7201851B2 (ja) 2017-06-23 2023-01-10 アプライド マテリアルズ インコーポレイテッド 先進的なパッケージアプリケーションのための再配線層形成の方法
CN110741471B (zh) * 2017-06-23 2023-10-20 应用材料公司 用于先进封装应用的再分布层形成的方法
WO2023176404A1 (ja) * 2022-03-16 2023-09-21 ローム株式会社 半導体装置、および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2012248583A (ja) 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US11018107B2 (en) Semiconductor device
US20190109118A1 (en) Multi-Chip Fan Out Package and Methods of Forming the Same
US8592952B2 (en) Semiconductor chip and semiconductor package with stack chip structure
US7550833B2 (en) Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof
US7948089B2 (en) Chip stack package and method of fabricating the same
TW202034491A (zh) 晶片封裝方法及晶片結構
TWI517322B (zh) 半導體元件及其製作方法
TWM601901U (zh) 晶片封裝結構
US8101461B2 (en) Stacked semiconductor device and method of manufacturing the same
KR20040098539A (ko) 반도체 칩의 제조 방법, 반도체 장치의 제조 방법, 반도체칩 및 반도체 장치
CN103325696A (zh) 晶圆级半导体封装件的制法及其晶圆级封装基板的制法
US20170186711A1 (en) Structure and method of fan-out stacked packages
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
US10354978B1 (en) Stacked package including exterior conductive element and a manufacturing method of the same
CN111900155A (zh) 模块化封装结构及方法
KR20040016399A (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
TW202320266A (zh) 半導體裝置及其製造方法
US7963031B2 (en) Package for semiconductor device and method of manufacturing the same
KR20080036444A (ko) 적층 칩 패키지 및 그 제조 방법
TWI742749B (zh) 封裝結構及其形成方法
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
CN220796723U (zh) 半导体封装装置
CN219917165U (zh) 半导体封装装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130419

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150714