JP2012248583A - 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 - Google Patents
半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 Download PDFInfo
- Publication number
- JP2012248583A JP2012248583A JP2011117421A JP2011117421A JP2012248583A JP 2012248583 A JP2012248583 A JP 2012248583A JP 2011117421 A JP2011117421 A JP 2011117421A JP 2011117421 A JP2011117421 A JP 2011117421A JP 2012248583 A JP2012248583 A JP 2012248583A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- semiconductor device
- manufacturing
- layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】本発明にかかる中間板の製造方法の一例は、様々に高さが変化する所定のパターンが形成されたスタンパを絶縁樹脂層110の表面に直接押し付けてパターンを絶縁樹脂層110に転写するインプリント工程と、パターンが転写された絶縁樹脂層の表面の全面に物理気相成長またはメッキ法によって1種類以上の金属層112を成膜する成膜工程と、最も厚い絶縁樹脂層の表面に成膜された金属層112を研削又は研磨して金属層112を電気的に独立した複数の配線112A〜112Fに分離する第1研削工程と、絶縁樹脂層の裏面を切削又は研磨して金属層112を露出する第2研削工程と、備えることを特徴とする。
【選択図】図2
Description
図1は本発明の各実施形態に共通に用いられるインプリントの模式図である。インプリントによれば、図1(a)に示すようにインプリント金型100に寸法が数十nm〜数百μmの様々に高さ(厚み)が変化する所定のパターン102を形成する。インプリント金型100の断面形状は90度の直角のみでなく、弧の線分を含む場合もある。このインプリント金型100をスタンパとして基板(プラスチック、ガラス、シリコン等)104上に塗布した絶縁性の第1の樹脂材で構成される樹脂薄膜106に直接押し付けてパターン102を転写する。よって、樹脂薄膜106は、数十nm〜数百μmの様々に高さ(厚み)が変化する。更に、インプリント金型100の所定のパターン102が、樹脂薄膜106の凹部に対応する。尚、凹部の形状は様々であり、単純な凹部、それら単純な凹部を組み合わせた複雑な凹部を含む。更に、樹脂薄膜106の断面の視点から、凹部は90度の垂直断面に限られない。また、凹部は、所定の値のテーパであってもよいし、弧の線分に対応するU型であってもよい。樹脂薄膜106の最も厚い部分も同様である。転写の工程は数分間で完了し、図1(b)に示すように、同一形状の樹脂薄膜106を短時間で大量に製造可能である。インプリントで用いるインプリント金型100は、例えば電子線露光技術とエッチング技術(いずれも図示省略)を用いて製造してよい。図1ではインプリント金型100を用いているが、これに代えて、樹脂製の樹脂型を用いてもよい。
図2は本発明による中間板の製造方法の第1実施形態を示す模式図である。まず図2(a)に示すように、インプリント金型(図示省略)を絶縁樹脂層110に直接押し付けてパターンを絶縁樹脂層110に転写するインプリント工程を行う。尚、図1(a)に示すインプリント金型100のパターンとは異なったパターンである。図31は図2(a)の平面図および底面図である。すなわち、図31(a)(c)はそれぞれ、断面図である図31(b)(図2(a)に相当)の平面図および底面図である。絶縁樹脂層110の材として、ポリイミド樹脂やエポキシ樹脂を用いてよい。その他、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂等を用いてもよい。それら材料の組み合わせ、またはそれら材料の少なくとも一つを主成分として、その他の不純物を含んでもよい。主成分とは、例えば絶縁特性を最も発揮させる材の比率を示す。絶縁特性の視点としての主成分は、50重量%以上が一般的である。また不純物の例として、シリカガラス、β-ユークリプタイト、ムライト等の粉末フィラーを混入してもよい。これらのフィラーの熱膨張係数は一般的な絶縁樹脂よりも小さく、これらのフィラーを樹脂に分散させることにより、中間板の熱膨張係数を調整し、半導体装置のそりの抑制、半導体装置の信頼性の向上がはかれる。フィラーの充填度を上げることで熱膨張係数を小さくすることが出来るが、比表面積の増大で、樹脂のシート加工時の粘度が上がるため、球状フィラーが望ましい。不純物を含む絶縁樹脂層110の熱膨張係数が、半導体チップの熱膨張係数に近づく、または同等になることにより、半導体装置の信頼性が向上する。絶縁樹脂層110を単に樹脂層と呼ぶことがある。
図2(c)に示す基板114は、中間板(プリインタポーザ)であり、本発明による中間板の第1実施形態を示している。基板114は、様々に高さが変化する所定のパターンが形成された絶縁樹脂層110と、絶縁樹脂層110のパターンが形成された側に積層された互いに電気的に独立している複数の配線層112A〜112Fとを備えている。配線層112A〜112Fは、パターンの最高の高さH1を有する部分以外に積層されている。
図2(d)に示す基板116は、中間板(プリインタポーザ)であり、本発明による中間板の第2実施形態を示している。基板116の絶縁樹脂層110のパターンが形成されていない側(裏面)は、複数の配線層112A〜112Fと面一になっている。言い換えれば基板116の絶縁樹脂層110は分離されていて、絶縁樹脂層110が存在しない部分は配線層112A〜112Fによってつながれている。基板116は基板114(図2(c))よりも更に薄型化されている。配線層112A〜112Fが絶縁樹脂層110の裏面に面一に露出した部分は、無論、外部電極として機能させることが可能である。図2(d)の基板116のように薄型化された基板には、図36に例示するようにキャリアテープ117を付けてもよい。図36は図2(d)の基板116にキャリアテープ117を付けた図である。すなわち、図36(a)(c)はそれぞれ、断面図である図36(b)(図2(d)の基板116にキャリアテープ117を付けたものに相当)の平面図および底面図である。
図3は本発明による中間板の製造方法の第2実施形態を示す模式図である。以下、図2の第1実施形態と異なる点のみ説明する。まず図3(a)のインプリント工程では、絶縁樹脂層118を、それを支持する支持板120上に接着してパターンを転写することを特徴とする。本方法は、絶縁樹脂層118のように、例えば200μm以下の厚みしか有しないといった、図2の絶縁樹脂層110と比較して薄いものを用いる場合に有効な方法である。絶縁樹脂層118が薄くても支持板120によって支持して全体の厚みを増すことで、絶縁樹脂層118自体の形状が損傷することなく、また歪むことなくパターンのみが転写される安定したインプリント工程が行えるからである。尚、支持板120は、フィルムであってもよいし、半導体チップと同等の熱膨張係数を有する材質の支持基板(例えば、半導体チップがシリコンであれば、支持板もシリコン)であってもよい。また、絶縁樹脂層118と異なる材の絶縁材で構成される絶縁層であってもよい。絶縁樹脂層118は、インプリントの転写、及び金属層122の成膜及び密着性に最適な材が、選択される。他方、支持板120は、研削または売買に最適な材が選択される。支持板120の形状は、矩形もしくはウェハ形状である円形が、所謂アセンブリ工程の現有製造装置を使用できる観点から望ましい。支持板120がウェハ形状であれば、周知のウェハレベルパッケージWLPの製造装置を準用できる。支持板120がシリコンである場合、ダミーシリコン、またはダミーウェハと呼ばれる。
図3(c)に示す基板124は、中間板(プリインタポーザ)であり、本発明による中間板の第3実施形態を示している。図2(c)に示した基板114(第1実施形態)と異なる点は、基板124の絶縁樹脂層118の薄さと、支持板120を有する点である。支持板120は、絶縁樹脂層118のパターンが形成されていない側に接着され、絶縁樹脂層118を支持している。
図4および図5は本発明による半導体装置の製造方法の第1実施形態を示す模式図である。図25は図4および図5で行なわれる工程を示すフローチャートである。なお本文においてフローチャートは代表的な製造方法の実施形態についてのみ示す。図25の基板工程300は図2(a)〜(d)に相当し、図4(a)は基板工程300で製造した図2(d)に示した基板116を示す。基板116を出発点として半導体装置の製造方法について説明する。
図6は、図5の半導体パッケージ142Aの拡大図であり、本発明による半導体装置の第1実施形態を示す模式図である。図6(a)(c)はそれぞれ、断面図である図6(b)の平面図および底面図である。半導体パッケージ142Aは、図2(d)の基板116をベースに製造したフリップチップBGA(Flip Chip Ball Grid Array)のパッケージである(図25に工程316として示す)。半導体パッケージ142Aでは半導体チップ128A全体が封止樹脂138に埋没している。半導体パッケージ142Aは、配線層112A、112Bの絶縁樹脂層110と面一に露出している部分(例えば部分134)に形成された外部端子電極140A、140Bを備える。尚、外部端子電極140A、140Bに代えて、部分134にメッキ等を付した部分を、外部端子電極としてもよい。
図7および図8は本発明による半導体装置の製造方法の第2実施形態を示す模式図である。図7(a)は、図3(c)に示した基板124、または図2(d)の工程後に付される第2の支持層及び図3(d)の工程後に付される第2の支持層、並びにキャリアテープ117を付した図36(b)のいずれかを含む基板を示す。ここでは、基板124を出発点として半導体装置の製造方法について説明する。第2の支持層を含む基板でも同様である。まず図7(b)〜(d)、図8(a)で行う半導体チップ搭載工程と、図8(b)で行う封止工程は、図4(b)〜(d)、図5(a)(b)および図25で説明したものと同様であるため説明を省略する。
図9は、図8の半導体パッケージ146Aの拡大図であり、本発明による半導体装置の第2実施形態を示す模式図である。図9(a)(c)はそれぞれ、断面図である図9(b)の平面図および底面図である。半導体パッケージ146Aは、図3(c)の基板124をベースに製造した薄型フリップチップBGA(Thin Flip Chip Ball Grid Array)のパッケージである。図9の半導体チップ128Dは第3研削工程を経た分、図6の半導体チップ128Aより薄型化されている。したがって本実施形態における図9の半導体パッケージ146Aのほうが、図6の半導体パッケージ142Aよりも、全体として薄型化されている。第3研削工程を経ているため、図9の本実施形態では、絶縁性の封止樹脂138は、半導体チップ128Dの上面と面一になっている。
図10および図11は本発明による半導体装置の製造方法の第3実施形態を示す模式図である。図26は図10および図11で行なわれる工程を示すフローチャートである。図26の基板工程320は図2(a)〜(c)に相当し、図10(a)は図2(c)に示した基板114を示す。基板114を出発点として半導体装置の製造方法について説明する。まず図10(b)〜(d)、図11(a)で行うフラックス配置工程322(図26)、半導体チップ設置工程324(図26)、リフロー工程326(図26)、フラックス洗浄除去工程328(図26)と、図11(b)で行う封止工程330(図26)は、図4(b)〜(d)、図5(a)(b)で説明したもの(図25の工程302〜310)と同様であるため説明を省略する。
図12および図13は、本発明による半導体装置の製造方法の第4実施形態を示す模式図である。図12(a)は、図2(d)に示した基板116と同様の製造方法及び同様な構造の基板150を示す。図33は図12(a)の平面図および底面図である。すなわち、図33(a)(c)はそれぞれ、断面図である図33(b)(図12(a)に相当)の平面図および底面図である。基板116と基板150の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板150は複数の配線層を有し、配線層152、153は、順次成膜された2種類の金属に相当する。かかる基板150を出発点として半導体装置の製造方法について説明する。
図14は、図13の半導体パッケージ164Aの拡大図であり、本発明による半導体装置の第3実施形態を示す模式図である。半導体パッケージ164Aは、図12(a)の基板150をベースに製造したワイヤボンドBGA(Wire Bond Ball Grid Array)のパッケージである。外部端子電極162Aは、半導体チップ154に対してファンインの位置に配置され、外部端子電極162Bは、半導体チップ154に対してファンアウトの位置に配置される。
図15は本発明による半導体装置の製造方法の第5実施形態を示す模式図である。図27は図15および図13で行なわれる工程を示すフローチャートである。図27の基板工程350は図2(a)〜(d)または図3(a)〜(d)に準じている。詳細には、図2(d)の工程後に付される第2の支持層及び図3(d)の工程後に付される第2の支持層のいずれかを含む基板166を示す。尚、図15においては、便宜的に第2の支持層に支持板120と同じ符号を付している。基板124と基板166の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板166は複数の配線層を有し、配線層168、170は、順次成膜された電気的に互いに同一電位である2種類の金属に相当する。かかる基板166を出発点として半導体装置の製造方法について説明する。第2の支持層を含む基板、キャリアテープ117を含む基板でも同様である。
図16は本発明による半導体装置の製造方法の第6実施形態を示す模式図である。図16(a)は、図2(c)に示した基板114と同様の構造の基板172を示す。基板114と基板172の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板172は複数の配線層を有し、配線層174、176は、順次成膜された電気的に互いに同一電位である2種類の金属に相当する。かかる基板172を出発点として半導体装置の製造方法について説明する。
図17は本発明による半導体装置の製造方法の第7実施形態を示す模式図である。図17(a)は、図2(d)に示した基板116と同様の構造の基板178を示す。図34は図17(a)の平面図および底面図である。すなわち、図34(a)(c)はそれぞれ、断面図である図34(b)(図17(a)に相当)の平面図および底面図である。基板116と基板178の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状に関連する樹脂薄膜106の厚みの種類である。例えば、図2(d)に示した絶縁樹脂層110の厚みの種類が3種類であるのに対して、図17(a)に示した絶縁樹脂層110の厚みの種類は1種類である。詳細には、図2(d)に関連する図6(b)が示す絶縁樹脂層110の厚みは、部分132に関連する領域(最も薄い絶縁樹脂層)、配線層112Aに関連する領域、及び2つの部分134の間に関連する領域(最も厚い絶縁樹脂層)の3種類である。他方、図17(a)に関連する図18(b)が示す絶縁樹脂層110の厚みは、接着材156に関連する領域の1種類である。図18(b)においても、絶縁樹脂層110は、厚さが変化する所定のパターンを表面に有する絶縁性の樹脂材で形成される樹脂層である。基板178は複数の配線層を有し、配線層180、182は、順次成膜された2種類の金属に相当する。かかる基板178を出発点として半導体装置の製造方法について説明する。
図18は、図17の半導体パッケージ190Aの拡大図であり、本発明による半導体装置の第4実施形態を示す模式図である。図18(a)(c)はそれぞれ、断面図である図18(b)の平面図および底面図である。半導体パッケージ190Aは、図17(a)の基板178をベースに製造したQFNパッケージ(Quad flat no lead package)である。すなわち、絶縁樹脂層110と面一に露出している複数の配線層180B、182Aが側面においても露出している。
図19は本発明による半導体装置の製造方法の第8実施形態を示す模式図である。図19(a)は、図3(c)に示した基板124と同様の構造の基板192、または図2(d)の工程後に付される第2の支持層及び図3(d)の工程後に付される第2の支持層のいずれかを含む基板を示す。基板124と基板192の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板192は複数の配線層を有し、配線層194、196は、順次成膜された2種類の金属に相当する。かかる基板192を出発点として半導体装置の製造方法について説明する。第2の支持層を含む基板、キャリアテープ117を含む基板でも同様である。
図20は本発明による半導体装置の製造方法の第9実施形態を示す模式図である。図28は図20で行なわれる工程を示すフローチャートである。図28の基板工程370は図2(a)〜(c)に相当し、図20(a)は、図2(c)に示した基板114と同様の構造の基板200を示す。基板114と基板200の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板200は複数の配線層を有し、配線層202、204は、順次成膜された2種類の金属に相当する。かかる基板200を出発点として半導体装置の製造方法について説明する。
図21は本発明による半導体装置の製造方法の第10実施形態を示す模式図である。図21(a)は、図2(d)に示した基板116と同様の構造の基板208を示す。図35は図21(a)の平面図および底面図である。すなわち、図35(a)(c)はそれぞれ、断面図である図35(b)(図21(a)に相当)の平面図および底面図である。基板116と基板208の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板208は複数の配線層を有し、配線層212、214は、順次成膜された2種類の金属に相当する。かかる基板208を出発点として半導体装置の製造方法について説明する。
図22は、図21の半導体パッケージ216Aの拡大図であり、本発明による半導体装置の第5実施形態を示す模式図である。図22(a)(c)はそれぞれ、断面図である図22(b)の平面図および底面図である。半導体パッケージ216Aは、図21(a)の基板208をベースに製造したヒートシンクQFNパッケージ(Heat Sink Quad flat no lead package)である。配線層212Aは、絶縁樹脂層110と面一に露出している。すなわち、配線層212Aを接着材156及び配線層214Aを介して発熱する半導体チップ185に接合し、熱の放散によって温度を下げるヒートシンクとして利用可能である。また、絶縁樹脂層110と面一に露出している複数の配線層212A、214Aが、絶縁樹脂層110の側面においても露出している。
図23は本発明による半導体装置の製造方法の第11実施形態を示す模式図である。図29は図23で行なわれる工程を示すフローチャートである。図29の基板工程390は図3(a)〜(c)に相当し、図23(a)は、図3(c)に示した基板124と同様の構造の基板218、または図2(d)の工程後に付される第2の支持層及び図3(d)の工程後に付される第2の支持層のいずれかを含む基板、並びにキャリアテープ117を付した図36(b)のいずれかを含む基板を示す。基板124と基板218の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板218は複数の配線層を有し、配線層222、224は、順次成膜された2種類の金属に相当する。かかる基板218を出発点として半導体装置の製造方法について説明する。第2の支持層を含む基板でも同様である。
図24は本発明による半導体装置の製造方法の第12実施形態を示す模式図である。図24(a)は、図2(c)に示した基板114と同様の構造の基板228を示す。基板114と基板228の違いは、様々に高さが変化する所定のパターン102(図1(a))の形状である。基板228は複数の配線層を有し、配線層232、234は、順次成膜された2種類の金属に相当する。かかる基板228を出発点として半導体装置の製造方法について説明する。
図30は本発明の各実施形態で製造されたチップを複数用いたパッケージを例示する図である。本発明の実施形態によって、薄型化が実現されたチップは、下記のようなチップを積層したパッケージの製造に適している。
以下、本発明の特徴の一つを記した中間板の製造方法を、第1の付記として開示する。
第1の支持層の表面に形成される絶縁性の第1の樹脂材の樹脂層に、厚さが変化する所定のパターンが形成された金型をスタンプすることによって、所定のパターンを前記樹脂層に転写するインプリント工程と、厚さが変化する所定のパターンが転写された前記樹脂層の表面に、物理気相成長またはメッキ法によって、1種類以上の金属を成膜して金属層を形成する成膜工程と、最も厚さが厚い前記樹脂層に対応する前記金属層の一部を、切削または研磨し、前記金属層に電気的に独立した複数の金属配線を形成する、第1の研削工程と、前記第1の支持層及び前記第1の支持層に接する前記樹脂層の裏面を、切削または研磨し、前記樹脂層の裏面に、前記複数の金属配線の一部の領域を露出させる、第2の研削工程と、を備える中間板の製造方法。
更に、切削又は研磨された前記樹脂層の裏面及び露出した前記複数の金属配線の一部の領域に、第2の支持層を形成する、第1の付記1に記載の中間板の製造方法。
前記中間板を準備する工程と、複数の内部端子を表面に有するチップを準備する工程と、前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する接続工程と、前記チップ、前記複数の内部端子、及び前記複数の金属配線を、絶縁性の第2の樹脂材で封止する封止工程と、前記第2の支持層及び前記第2の支持層に接する前記樹脂層の裏面を、切削または研磨し、前記樹脂層の裏面に、前記複数の金属配線の一部の領域を露出させる、研削工程と、を備える第1の付記2に記載の半導体装置の製造方法。
前記中間板を準備する工程と、複数の内部端子を表面に有するチップを準備する工程と、前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する接続工程と、前記チップ、前記複数の内部端子、及び前記複数の金属配線を、絶縁性の第2の樹脂材で封止する封止工程と、を備える第1の付記1に記載の半導体装置の製造方法。
前記接続工程は、前記樹脂層の凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第1の付記3または4に記載の半導体装置の製造方法。
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記接続工程は、最も厚い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第1の付記5に記載の半導体装置の製造方法。
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記接続工程は、最も薄い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第1の付記5に記載の半導体装置の製造方法。
前記接続工程は、前記チップの前記複数の内部端子側の面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を接続する、第1の付記5または6に記載の半導体装置の製造方法。
前記接続工程は、前記複数の内部端子にそれぞれ複数のバンプ電極を接続し、前記複数のバンプ電極及び前記複数の金属配線を接続する、第1の付記8に記載の半導体装置の製造方法。
前記研削工程は、前記第2の樹脂材を、切削又は研磨し、前記チップの裏面を露出させる、第1の付記8または9に記載の半導体装置の製造方法。
前記接続工程は、前記チップの裏面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を、ボンディングワイヤで接続する、第1の付記5乃至7のいずれか一項に記載の半導体装置の製造方法。
更に、前記接続工程の前に、前記チップを前記樹脂層の凹部に配置する配置工程を備え
る、第1の付記11に記載の半導体装置の製造方法。
前記配置工程は、前記チップの裏面を前記樹脂層の凹部に配置し、前記研削工程は、前記チップの裏面に対応する前記複数の金属配線の一部の領域を露出させる、第1の付記12に記載の半導体装置の製造方法。
前記配置工程は、前記チップの裏面を第3の樹脂材を介して、前記樹脂層の凹部の表面の前記金属層に配置する、第1の付記12または13に記載の半導体装置の製造方法。
更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含む様に、前記チップを配置する設置工程を備える、第1の付記5に記載の半導体装置の製造方法。
更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含まない様に、前記チップを配置する設置工程を備える、第1の付記5に記載の半導体装置の製造方法。
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記設置工程は、最も厚い前記樹脂層の表面に、前記チップを配置する、第1の付記16に記載の半導体装置の製造方法。
更に、前記金属層が存在しない前記樹脂層の表面の領域を、断面の視点で、前記第2の樹脂材とともに切断する切断工程を備える、第1の付記5に記載の半導体装置の製造方法。
更に、前記樹脂層の凹部の領域を、断面の視点で、前記第2の樹脂材とともに切断する切断工程を備える、第1の付記5に記載の半導体装置の製造方法。
前記切断工程は、前記複数の金属配線の一部の領域を、前記第2の樹脂材とともに切断する、第1の付記19に記載の半導体装置の製造方法。
更に、露出した前記複数の金属配線の一部の領域に、外部端子を形成する、第1の付記1乃至20のいずれか一項に記載の半導体装置の製造方法。
以下、本発明の特徴の一つを記した半導体装置を、第2の付記として開示する。
厚さが変化する所定のパターンが形成された絶縁性の第1の樹脂材の樹脂層と、最も厚さが厚い前記樹脂層の表面を除く前記所定のパターンに沿って、金属から成り、互いに電気的に独立している複数の金属配線を含む金属層と、複数の内部端子を表面に有するチップと、前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する複数の接続配線と、前記チップの少なくとも側面、前記複数の内部端子、前記複数の金属配線、及び前記複数の接続配線を、絶縁性の第2の樹脂材で封止する封止層と、を備え、前記複数の金属配線の一部が、前記樹脂層の裏面と面一に露出する、半導体装置。
前記複数の金属配線は、前記所定のパターンに沿った凹部を含み、前記複数の接続配線は、前記複数の金属配線の凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第2の付記1に記載の半導体装置。
前記複数の金属配線は、前記所定のパターンに沿った段差部を含み、前記複数の接続配線は、前記複数の金属配線の段差部の底部にて、前記複数の内部端子及び前記複数の金属配線を接続する、第2の付記1に記載の半導体装置。
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記複数の金属配線の凹部は、最も厚い前記樹脂層に設けられた前記樹脂層の凹部に対応する、第2の付記2または3に記載の半導体装置。
前記複数の金属配線の凹部は、前記樹脂層の裏面と面一に露出する前記複数の金属配線の一部である、第2の付記2または3に記載の半導体装置。
前記チップの表面は、前記樹脂層に向かい合う、第2の付記2乃至4のいずれか一項に記載の半導体装置。
前記複数の金属配線のそれぞれは、バンプ電極である、第2の付記6に記載の半導体装置。
前記チップの裏面が、前記封止層の表面と面一になる様に、露出している、第2の付記6または7に記載の半導体装置。
前記チップの裏面は、前記樹脂層に向かい合う、第2の付記2乃至5のいずれか一項に記載の半導体装置。
前記複数の金属配線は、前記所定のパターンに沿った第2の凹部を含み、前記チップは、前記チップの裏面を前記複数の金属配線の第2の凹部に向かい合うように、且つ前記複数の金属配線の第2の凹部内に配置される、第2の付記2乃至5のいずれか一項に記載の半導体装置。
前記複数の金属配線の第2の凹部の一部が、前記樹脂層の裏面と面一になる様に、露出している、第2の付記10に記載の半導体装置。
前記チップは、前記チップの裏面を第3の樹脂材を介して、前記複数の金属配線の第2の凹部内に配置される、第2の付記10または11に記載の半導体装置。
前記チップは、上面の視点で、前記樹脂層の裏面に露出する前記複数の金属配線の一部の領域を含む様に、配置される、第2の付記2または3に記載の半導体装置。
前記チップは、上面の視点で、前記樹脂層の裏面に露出する前記複数の金属配線の一部の領域を含まない様に、配置される、第2の付記2または3に記載の半導体装置。
前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、前記チップは、最も厚い前記樹脂層の表面に、配置される、第2の付記14に記載の半導体装置。
前記金属層が存在しない前記樹脂層及び前記第2の樹脂材が、断面の視点で、前記基板の側面である、第2の付記2または3に記載の半導体装置の製造方法。
前記樹脂層の裏面と面一に露出している前記複数の金属配線が、前記基板の側面において前記第2の樹脂材と面一に露出している、第2の付記2または3に記載の半導体装置の製造方法。
前記所定のパターンに沿って凹形状に形成された前記複数の金属配線が、前記基板の側面において前記第2の樹脂材と面一に露出している、第2の付記2または3に記載の半導体装置の製造方法。
更に、露出した前記複数の金属配線の一部の領域に接続する外部端子を備える、第2の付記1乃至18のいずれか一項に記載の半導体装置。
Claims (19)
- 厚さが変化する所定のパターンを表面に有する絶縁性の第1の樹脂材で形成される樹脂層と、最も厚さが厚い前記樹脂層の表面を除く前記樹脂層の表面に前記所定のパターンに沿って所定の厚さを有する複数の金属配線を含む金属層と、を含む中間板を準備する工程と、
複数の内部端子を表面に有するチップを準備する工程と、
前記複数の内部端子及び前記複数の金属配線を、それぞれ接続する接続工程と、
前記チップ、前記複数の内部端子、及び前記複数の金属配線を、絶縁性の第2の樹脂材で封止する封止工程と、
前記樹脂層の裏面を、切削または研磨し、前記樹脂層の裏面に、前記複数の金属配線の一部の領域を露出させる、研削工程と、
を備える半導体装置の製造方法。 - 前記接続工程は、前記樹脂層の凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項1に記載の半導体装置の製造方法。
- 前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、
前記接続工程は、最も厚い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項2に記載の半導体装置の製造方法。 - 前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、
前記接続工程は、最も薄い前記樹脂層に設けられた凹部にて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項2に記載の半導体装置の製造方法。 - 前記接続工程は、前記チップの前記複数の内部端子側の面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を接続する、請求項2または3に記載の半導体装置の製造方法。
- 前記接続工程は、前記複数の内部端子にそれぞれ複数のバンプ電極を接続し、前記複数のバンプ電極及び前記複数の金属配線を接続する、請求項5に記載の半導体装置の製造方法。
- 前記研削工程は、前記第2の樹脂材を、切削又は研磨し、前記チップの裏面を露出させる、請求項5または6に記載の半導体装置の製造方法。
- 前記接続工程は、前記チップの裏面を前記樹脂層に向けて、前記複数の内部端子及び前記複数の金属配線を、ボンディングワイヤで接続する、請求項2乃至4のいずれか一項に記載の半導体装置の製造方法。
- 更に、前記接続工程の前に、前記チップを前記樹脂層の凹部に配置する配置工程を備え
る、請求項8に記載の半導体装置の製造方法。 - 前記配置工程は、前記チップの裏面を前記樹脂層の凹部に配置し、
前記研削工程は、前記チップの裏面に対応する前記複数の金属配線の一部の領域を露出させる、請求項9に記載の半導体装置の製造方法。 - 前記配置工程は、前記チップの裏面を第3の樹脂材を介して、前記樹脂層の凹部の表面の前記金属層に配置する、請求項9または10に記載の半導体装置の製造方法。
- 更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含む様に、前記チップを配置する設置工程を備える、請求項2に記載の半導体装置の製造方法。
- 更に、前記接続工程の前に、上面の視点で、前記複数の金属配線の一部の領域を含まない様に、前記チップを配置する設置工程を備える、請求項2に記載の半導体装置の製造方法。
- 前記樹脂層は、厚みの値が互いに異なる複数の厚みで構成され、
前記設置工程は、最も厚い前記樹脂層の表面に、前記チップを配置する、請求項13に記載の半導体装置の製造方法。 - 更に、前記金属層が存在しない前記樹脂層の表面の領域を、断面の視点で、前記第2の樹脂材とともに切断する切断工程を備える、請求項2に記載の半導体装置の製造方法。
- 更に、前記樹脂層の凹部の領域を、断面の視点で、前記第2の樹脂材とともに切断する切断工程を備える、請求項2に記載の半導体装置の製造方法。
- 前記切断工程は、前記複数の金属配線の一部の領域を、前記第2の樹脂材とともに切断する、請求項16に記載の半導体装置の製造方法。
- 更に、露出した前記複数の金属配線の一部の領域に、外部端子を形成する、請求項1乃至17のいずれか一項に記載の半導体装置の製造方法。
- 前記中間板を準備する工程は、前記樹脂層の裏面に、前記樹脂層を支持する支持層を含み、
前記研削工程は、前記支持層及び前記支持層に接する前記樹脂層の裏面を、切削または研磨する、請求項1乃至18のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011117421A JP2012248583A (ja) | 2011-05-25 | 2011-05-25 | 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011117421A JP2012248583A (ja) | 2011-05-25 | 2011-05-25 | 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012248583A true JP2012248583A (ja) | 2012-12-13 |
Family
ID=47468804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011117421A Pending JP2012248583A (ja) | 2011-05-25 | 2011-05-25 | 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012248583A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187337A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187338A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187339A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2017216364A (ja) * | 2016-05-31 | 2017-12-07 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
JP2017216365A (ja) * | 2016-05-31 | 2017-12-07 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
US10131646B2 (en) | 2015-03-18 | 2018-11-20 | Adeka Corporation | Aromatic sulfonium salt compound, photoacid generator, resist composition, cationic polymerization initiator, and cationically polymerizable composition |
CN110741471A (zh) * | 2017-06-23 | 2020-01-31 | 应用材料公司 | 用于先进封装应用的再分布层形成的方法 |
WO2023176404A1 (ja) * | 2022-03-16 | 2023-09-21 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068796A (ja) * | 1999-08-26 | 2001-03-16 | Hitachi Cable Ltd | 電子部品素子搭載用樹脂回路成形品及び電子部品の製造方法 |
JP2001267470A (ja) * | 2000-03-16 | 2001-09-28 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2004342862A (ja) * | 2003-05-16 | 2004-12-02 | Sony Corp | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール |
JP2006344866A (ja) * | 2005-06-10 | 2006-12-21 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007294634A (ja) * | 2006-04-25 | 2007-11-08 | Kyushu Institute Of Technology | 両面電極構造の半導体装置及びその製造方法 |
JP2008211150A (ja) * | 2007-02-28 | 2008-09-11 | Seiko Instruments Inc | 3次元構造体部品、及びその製造方法 |
-
2011
- 2011-05-25 JP JP2011117421A patent/JP2012248583A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068796A (ja) * | 1999-08-26 | 2001-03-16 | Hitachi Cable Ltd | 電子部品素子搭載用樹脂回路成形品及び電子部品の製造方法 |
JP2001267470A (ja) * | 2000-03-16 | 2001-09-28 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2004342862A (ja) * | 2003-05-16 | 2004-12-02 | Sony Corp | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール |
JP2006344866A (ja) * | 2005-06-10 | 2006-12-21 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007294634A (ja) * | 2006-04-25 | 2007-11-08 | Kyushu Institute Of Technology | 両面電極構造の半導体装置及びその製造方法 |
JP2008211150A (ja) * | 2007-02-28 | 2008-09-11 | Seiko Instruments Inc | 3次元構造体部品、及びその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014187337A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187338A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
JP2014187339A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
US10131646B2 (en) | 2015-03-18 | 2018-11-20 | Adeka Corporation | Aromatic sulfonium salt compound, photoacid generator, resist composition, cationic polymerization initiator, and cationically polymerizable composition |
JP2017216364A (ja) * | 2016-05-31 | 2017-12-07 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
JP2017216365A (ja) * | 2016-05-31 | 2017-12-07 | Shマテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
CN110741471A (zh) * | 2017-06-23 | 2020-01-31 | 应用材料公司 | 用于先进封装应用的再分布层形成的方法 |
JP2020524902A (ja) * | 2017-06-23 | 2020-08-20 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 先進的なパッケージアプリケーションのための再配線層形成の方法 |
JP7023301B2 (ja) | 2017-06-23 | 2022-02-21 | アプライド マテリアルズ インコーポレイテッド | 先進的なパッケージアプリケーションのための再配線層形成の方法 |
JP2022070930A (ja) * | 2017-06-23 | 2022-05-13 | アプライド マテリアルズ インコーポレイテッド | 先進的なパッケージアプリケーションのための再配線層形成の方法 |
TWI772436B (zh) * | 2017-06-23 | 2022-08-01 | 美商應用材料股份有限公司 | 用於先進封裝應用的重分佈層形成之方法 |
JP7201851B2 (ja) | 2017-06-23 | 2023-01-10 | アプライド マテリアルズ インコーポレイテッド | 先進的なパッケージアプリケーションのための再配線層形成の方法 |
CN110741471B (zh) * | 2017-06-23 | 2023-10-20 | 应用材料公司 | 用于先进封装应用的再分布层形成的方法 |
WO2023176404A1 (ja) * | 2022-03-16 | 2023-09-21 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012248583A (ja) | 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法 | |
US10128211B2 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
US11018107B2 (en) | Semiconductor device | |
US20190109118A1 (en) | Multi-Chip Fan Out Package and Methods of Forming the Same | |
US8592952B2 (en) | Semiconductor chip and semiconductor package with stack chip structure | |
US7550833B2 (en) | Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof | |
US7948089B2 (en) | Chip stack package and method of fabricating the same | |
TW202034491A (zh) | 晶片封裝方法及晶片結構 | |
TWI517322B (zh) | 半導體元件及其製作方法 | |
TWM601901U (zh) | 晶片封裝結構 | |
US8101461B2 (en) | Stacked semiconductor device and method of manufacturing the same | |
TW201626531A (zh) | 中介層嵌置於加強層中之線路板及其製作方法 | |
CN103325696A (zh) | 晶圆级半导体封装件的制法及其晶圆级封装基板的制法 | |
US20170186711A1 (en) | Structure and method of fan-out stacked packages | |
TW201626532A (zh) | 整合中介層及雙佈線結構之線路板及其製作方法 | |
US10354978B1 (en) | Stacked package including exterior conductive element and a manufacturing method of the same | |
CN111900155A (zh) | 模块化封装结构及方法 | |
KR20040016399A (ko) | 반도체용 칩 사이즈 패키지형 패키지의 제조 방법 | |
TW202320266A (zh) | 半導體裝置及其製造方法 | |
US7963031B2 (en) | Package for semiconductor device and method of manufacturing the same | |
KR20080036444A (ko) | 적층 칩 패키지 및 그 제조 방법 | |
TWI742749B (zh) | 封裝結構及其形成方法 | |
US9190370B2 (en) | Semiconductor device utilizing redistribution layers to couple stacked die | |
CN220796723U (zh) | 半导体封装装置 | |
CN219917165U (zh) | 半导体封装装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130419 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150714 |