CN110741471B - 用于先进封装应用的再分布层形成的方法 - Google Patents

用于先进封装应用的再分布层形成的方法 Download PDF

Info

Publication number
CN110741471B
CN110741471B CN201880039885.2A CN201880039885A CN110741471B CN 110741471 B CN110741471 B CN 110741471B CN 201880039885 A CN201880039885 A CN 201880039885A CN 110741471 B CN110741471 B CN 110741471B
Authority
CN
China
Prior art keywords
layer
polymer layer
polymer
substrate
imprinting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880039885.2A
Other languages
English (en)
Other versions
CN110741471A (zh
Inventor
陈翰文
史蒂文·韦尔韦贝克
罗曼·古科
关惠见
于谷
阿尔文·桑德拉扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110741471A publication Critical patent/CN110741471A/zh
Application granted granted Critical
Publication of CN110741471B publication Critical patent/CN110741471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)

Abstract

本公开内容的实施方式总体描述使用压印光刻形成一个或多个装置端子再分布层的方法。本文公开的方法使得能够以低于常规光刻和蚀刻工艺的成本形成高深宽比的互连结构。另外，本文所述的工艺和方法令人满意地去除、减少和/或大体上消除在聚合物沉积工艺期间或在聚合物沉积工艺之后形成的周围聚合物层中的空隙。

Description

用于先进封装应用的再分布层形成的方法
背景
技术领域
本文所述的实施方式总体涉及半导体的领域，并且更具体而言涉及封装半导体装置的方法。
背景技术
随着下一代半导体装置的电路密度增加和装置尺寸减小，提供到这些装置的外部连接(即布线)需要先进的封装技术。一种这样的封装技术是晶片级封装。
晶片级封装通过在晶片级上整合装置制造、封装组件(package assembly)(封装)、电测试和可靠性测试(老化)简化半导体装置的制造和封装工艺，其中形成封装的顶层和底层、产生I/O连接和测试所封装的装置都在将装置单切(singulate)成个别封装的部件之前执行。晶片级封装的优点包括降低所得装置的总体制造成本、减小包装尺寸和改善电和热性能。然而，典型的晶片级封装方案将可对半导体装置制作的I/O连接的数量限制于可散布在裸片表面上方的I/O端子的数量。扇出型晶片级封装保留晶片级封装的优点，同时通过使用一个或多个再分布层将I/O端子再分布至裸片表面外部的区域来增加可用于I/O端子的面积。
扇出型晶片级封装工艺要求用于每一个别裸片的I/O端子再分布层的表面积大于个别裸片自身的表面积。然而，因为最好是最大化晶片上装置(裸片)的数量以最小化制造装置期间的成本，所以个别装置之间的空间(切割线)通常仅大至足够适应切割锯的宽度，所述切割锯用于将晶片切割成晶片的个别裸片。一种在裸片表面外部产生期望的额外表面区域的方法是形成具有以间隔开的图案再分布的裸片的新晶片，称为重组基板。
典型地，为形成重组基板，将晶片分割成个别裸片，所述裸片然后彼此间隔开地定位于模塑板(载体基板)上并且通过粘附层暂时固定到所述模塑板。将模塑化合物分配至载体基板和固定于载体基板的裸片上，并随后固化，这将间隔开的裸片嵌入于模塑化合物中以形成重组基板。然后通过去除粘附层来暴露裸片的端子侧，并且随后在重组基板上形成再分布层(所述再分布层具有设置在所述再分布层中的互连)，以使装置的I/O端子的一部分或全部再分布至裸片表面外部的区域，这增加可用于I/O连接的区域并且因此增加可能的I/O端子的数量。
与形成重组基板相关的工艺缺陷(诸如裸片在重组基板内从裸片在粘附层上的原始放置位置的不希望的位置改变，也称为裸片移位)导致在随后形成的再分布层中的过孔互连与裸片上的电接触之间未对准。另外，再分布层典型地使用常规光刻和蚀刻工艺形成，这些工艺昂贵、设备密集并且耗时。
因此，本领域需要用于扇出型晶片级封装方案的形成重组基板和设置在重组基板上的再分布层的方法。
发明内容
本文的实施方式总体涉及装置封装工艺，并且具体而言涉及在扇出型晶片级封装工艺中在重组基板上形成再分布层的方法。
在一个实施方式中，提供用于形成再分布层的方法。所述方法包括使聚合物沉积到重组基板的表面上，所述重组基板包含设置在模塑化合物中的复数个装置，将聚合物加热至约120℃与约150℃之间，将图案压印到聚合物中以在所述聚合物中形成复数个开口，和在压印图案后将聚合物加热至约250℃与约400℃之间。
在另一实施方式中，提供封装方法。所述方法包括将聚合物沉积到载体基板的第一表面上，将图案压印到聚合物中以形成聚合物层，所述聚合物层具有穿过所述聚合物层的复数个开口，和形成设置在聚合物层中的复数个金属互连。在本文中，形成复数个金属互连包含将籽晶层沉积到载体基板和在载体基板上形成的聚合物层上，在籽晶层上形成铜层，和从聚合物层的第二表面去除籽晶层和铜层的多个部分。
在另一实施方式中，提供另一封装方法。所述封装方法包含将聚酰亚胺沉积至基板上，将聚酰亚胺加热至约120℃与约150℃之间，压印聚酰亚胺以形成介电层，所述介电层具有穿过所述介电层的复数个开口，和在压印聚酰亚胺后将介电层加热至约250℃与约400℃之间。
在另一实施方式中，提供使用微压印光刻(micro-imprint lithography；MIL)工艺形成再分布层的方法。在所述方法中，将聚合物层(诸如非光敏聚酰亚胺)分配到基板(诸如重组基板)上，使用MIL印模在聚合物层中形成开口，并且使用电镀和平面化工艺在开口中形成金属互连。
附图简要描述
为了能够详细理解本公开内容上述特征的方式，通过参考实施方式可获得上文简单概述的本公开内容的更具体描述，在附图中图示一些实施方式。然而应注意，附图仅图示本公开内容的典型实施方式并且因此不视为限制本公开内容的范围，因为本公开内容可承认其他等效实施方式。
图1A-图1G图示根据现有技术使用常规光刻工艺形成再分布层互连。
图2A-图2F图示根据图3中所述的方法形成一个或多个再分布层。
图3是图示根据本文所公开的实施方式形成再分布层的方法的流程图。
图4A-图4B图示根据现有技术形成第二再分布层。
图5A-图5B图示根据本文所公开的实施方式形成第二再分布层。
图6A-图6C图示根据本文所述实施方式形成用于在扇出型晶片级封装再分布层中使用的高深宽比互连结构。
图7是图示根据替代实施方式在面板扇出型封装工艺中形成一个或多个再分布层的方法的流程图。
图8是根据图7中所述的方法的面板，所述面板具有形成在所述面板上的一个或多个再分布层。
具体实施方式
本公开内容的实施方式总体描述使用压印光刻形成一个或多个装置端子再分布层的方法。
常规地，使用耗时并且昂贵的光刻和蚀刻工艺(诸如图1A-图1G中图示的工艺)形成扇出型晶片级封装方案的再分布层。
图1A-图1G图示根据现有技术使用常规光刻工艺形成再分布层互连。图1A-图1G示出嵌入在重组基板(未示出)中的单个装置104的一部分。如图1A中所示，将介电层106(诸如光敏聚合物)沉积到重组基板和嵌入在重组基板中的装置104上，装置104包括活性部分101和钝化层105，活性部分101具有金属层，钝化层105设置在活性部分101上。典型地，在钝化层105中形成开口以暴露在钝化层105下方的金属层的接触垫103。然后使用常规光刻和蚀刻工艺在介电层106中形成过孔开口107(在图1B中示出)，在工艺中将图案曝光到光敏聚合物上，然后蚀刻光敏聚合物以形成过孔开口107。一旦形成过孔开口107，就将籽晶层109(如图1C中所示)沉积到重组基板和在重组基板上形成的特征上，以促进随后沉积的金属层的电镀。为形成过孔和线互连结构，沉积光刻胶层111以涂覆重组基板和设置在重组基板上的特征，并且通过额外的光刻和蚀刻工艺在光刻胶层111中形成沟槽开口113，如图1D中所示。然后在如图1E-图1F中所示的去除光刻胶层111而暴露在光刻胶层111下方的籽晶层109的多个部分之前，使用电镀工艺在沟槽开口113中形成铜以形成互连结构117。然后使用蚀刻工艺去除籽晶层109的暴露的多个部分，如图1G中所示。用于形成上文所述的过孔开口107和沟槽开口113的光刻和蚀刻工艺涉及多台设备上的多个操作，使得再分布层的形成成为一个低产量、高成本并且劳动和设备密集的工艺。相比之下，本文所述的微压印光刻方法具有显著更少的工艺操作，因此实现成本显著降低的高产量封装工艺。另外，与受光显影能力和产量考虑限制的常规光刻工艺相比，本文所述的微压印工艺可用于在较厚的介电聚合物层中形成较高深宽比的开口。
图2A-图2F图示根据图3中所述的方法形成一个或多个再分布层。图3是图示根据本文所公开的实施方式形成再分布层的方法的流程图。方法300开始于动作305，将聚合物层221(诸如介电聚合物层，诸如聚酰亚胺层)沉积到重组基板(未示出)的表面上。在本文中，使用旋涂和软烤方法沉积聚合物层221，在所述方法中将聚酰亚胺前驱物分配到旋转的重组基板上直至在重组基板上形成均匀的聚酰亚胺前驱物层。将重组基板和设置在重组基板上的聚酰亚胺前驱物加热至约120℃与约150℃之间(软烤)以去除聚酰亚胺前驱物中所含的仅一部分溶剂，使得聚合物层221适用于后续压印。图2A示出嵌入在重组基板(未示出)中的装置204的一部分，重组基板上设置有聚合物层221。装置204包括具有金属层的活性部分201和设置在活性部分201上的钝化层205和在钝化层205中形成的开口，所述开口暴露钝化层205下方的金属层的接触垫203。
方法300进行至动作310，使用微压印光刻(micro-imprint lithography；MIL)印模(诸如图2B中所示的MIL印模228)将图案物理压印至聚合物层221中。在此实施方式中，动作310包含热压印工艺，在热压印工艺中加热MIL印模228并且聚合物层221包含非光敏聚酰亚胺。在其他实施方式中，动作310包含紫外线(UV)MIL工艺，在紫外线(UV)工艺中聚合物层221包含光敏聚酰亚胺。
在本文中，MIL印模228包括互连图案，互连图案用于在一步骤中并且在另一区域工艺中重复在重组基板的一个或多个个别裸片上方形成扇出型再分布层。在其他实施方式中，MIL印模228包括复数个图案，所述复数个图案用于在单次压印中在复数个裸片上方形成复数个扇出型再分布互连。在一些实施方式中，使用单个MIL印模以在单次压印中在整个重组基板上方形成聚合物层221中的复数个开口。在本文中，将MIL印模228加热至约200℃与约300℃之间并且压到聚合物层221中，聚合物层221围绕MIL印模228的图案移置。随后将MIL印模228冷却并且从聚合物层221去除，从而在形成于聚合物层221中的过孔开口(诸如图2C中所示的开口225)中留下沟槽。使MIL印模228移动于重组基板上的另一裸片上方并且重复所述工艺直至在重组基板上的所有希望的裸片上方的聚合物层221中形成开口225。在使用UV MIL工艺的实施方式中，MIL印模228包含UV透明材料(诸如石英)，并且使包含光敏聚酰亚胺的聚合物层221经由印模暴露于UV辐射，其中UV辐射包含在200mJ/cm2下约365nm。在一些实施方式中，动作310在低压气氛中发生，诸如在使处理容积维持在小于大气压力(诸如小于大气压力的一半)或小于约400托(例如小于约300托)的压力下的处理系统中发生。在低压气氛中使用被加热的MIL印模228将图案物理压印到聚合物层221中令人满意地去除、减少和/或大体上消除在形成聚合物层221期间和/或形成聚合物层221之后在聚合物层221中形成的空隙(未示出)。
在形成开口225后，使重组基板在氮环境中在约250℃与400℃之间、诸如约250℃与350℃之间或约325℃与400℃之间、例如约300℃(对于热MIL工艺)和约375℃(对于UVMIL工艺)下热固化。随后使用氧等离子体清除浮渣或其他合适的方法去除在接触垫203上的残余聚合物。在一些实施方式(诸如使用UV MIL工艺的实施方式)中，氧等离子体清除浮渣在热固化之前。
方法300进行至动作315，将籽晶层209沉积在聚合物层221和设置在聚合物层221中的开口225上方。籽晶层209实现金属层(在本文中为铜)的后续电镀，并且提供阻挡物以防止铜原子从后续形成的金属层扩散到周围的聚合物层221和接触垫203中。在本文中，籽晶层209包含钽、氮化钽、钨、钛、钛钨(titanium tungsten)、氮化钛、氮化钨、钛铜(titaniumcopper)或上述项的组合，并且使用任何合适的方法(诸如化学气相沉积(chemical vapor deposition；CVD)、物理气相沉积(physical vapor deposition；PVD)、原子层沉积(atomic layer deposition；ALD)或上述项的组合)沉积籽晶层209。
方法300进行至动作320，使用电镀工艺在籽晶层209上形成金属层，诸如图2E中所示的金属层217。在本文中，金属层217包含铜。在其他实施方式中，金属层217和随后形成的金属互连包含铜、镍、金、锑银或上述项的组合。
方法300结束于动作325，平面化重组基板的表面，以去除设置在聚合物层221的表面上的金属层217和籽晶层209的多个部分以在第一再分布层214中形成一个或多个互连结构227，如图2F中所示。使用化学机械抛光(chemical mechanical polishing；CMP)和/或研磨工艺完成平面化重组基板的表面。
除了在形成每一再分布层中的较少工艺操作(这改善产量并且降低制造成本)外，方法300中所述的热MIL工艺使得能够将非光敏聚酰亚胺用于聚合物层221，非光敏聚酰亚胺与光敏聚合物(诸如在常规光刻和蚀刻工艺中使用的光敏聚酰亚胺)不同。一般而言，在适于用作聚合物层221的聚酰亚胺前驱物中，已知非光敏聚酰亚胺前驱物与光敏聚酰亚胺前驱物相比具有优秀的机械、电和热机械性质，包括较强的与籽晶层和金属层的粘附、较低的固化温度、在固化工艺期间较少的收缩和较低的介电常数。最后，非光敏聚酰亚胺前驱物比光敏聚酰亚胺前驱物便宜很多并且典型地具有长于光敏聚酰亚胺前驱物的贮藏寿命，使用本文所述的热MIL工艺带来额外的成本效益。除了上文所述的益处外，本文所述的MIL方法的自平整化性质允许形成多个再分布层而无需现有技术的常规光刻和蚀刻工艺中所固有的随着愈发不均匀的表面形貌见到的焦深问题。
图4A-图4B图示根据现有技术形成第二再分布层。图5A-图5B图示根据本文所述的实施方式形成第二再分布层。如图4A-图4B中所示，常规光刻和蚀刻工艺所固有的沉积的第二聚合物层411的形貌在形成过孔和/或沟槽开口425后可预测地产生不均匀的第二聚合物层411。表面形貌的变化在后续操作中由于光图案化操作时的不良焦深而引起未对准问题。补偿这些对准问题的足够余量(margin)意味着在给定区域中限制再分布层级(level)的数量，增加互连结构的尺寸以确保增加的耐受性(tolerance)，并增加这些互连结构之间的空间以限制互连结构的数量和I/O端子的数量。相比之下，根据图3中所述的方法300形成的图5A的第一再分布层214由于物理MIL工艺的自平整化性质而具有平坦表面。第一再分布层214的平坦表面实现聚合物层511在重组基板的表面上方的均匀沉积。另外，聚合物层511的表面形貌的变化通过物理MIL工艺而平面化，其中将MIL印模527物理地压到聚合物层511中以在聚合物层511中形成过孔和/或沟槽开口533。在本文中，用于形成过孔和/或沟槽开口533的MIL工艺包含将MIL印模527加热到约200℃与约300℃之间和将MIL印模527压到聚合物层511中。在一些实施方式中，MIL工艺在低压气氛中发生，诸如在使处理容积维持在小于大气压(诸如小于大气压的一半)或小于约400托(例如小于约300托)的压力下的处理系统中发生。在其他实施方式中，形成过孔和/或沟槽开口533包含UV MIL工艺，诸如本文所述的UV MIL工艺。使用本文所述的MIL方法形成的分布层的平坦表面形貌允许增加再分布层的数量以及更小并且更致密的互连结构，而没有使用常规光刻和蚀刻工艺可见的对准和所得产量问题。另外，本文所公开的MIL工艺使得能够以低于常规光刻和蚀刻工艺的成本形成高深宽比互连结构。另外，本文所述的工艺和方法令人满意地去除、减少和/或大体上消除在聚合物沉积工艺期间或在聚合物沉积工艺之后形成的周围聚合物层中的空隙。较高深宽比过孔和/或线互连实现减小的互连电阻率，从而改良装置性能。
图6A-图6C图示根据本文所述的实施方式形成用于在扇出型晶片级封装再分布层中使用的高深宽比互连结构。在图6A-图6C中，使用在低压气氛环境中的MIL方法来去除、减少和/或大体上消除在沉积第二聚合物层631期间形成的不希望的空隙609。图6A示出设置在装置604上的复数个铜柱607，在本文中装置604嵌入在重组基板(未示出)中。装置604包括具有金属层的活性部分601和设置在活性部分601上的钝化层605和在钝化层605中形成的复数个开口，复数个开口暴露钝化层605下方的金属层的复数个接触垫603。第一聚合物层621设置在复数个接触垫603上，在复数个接触垫603处籽晶层(未示出)设置在每一铜柱607与接触垫603之间。在本文中，铜柱607是使用常规光刻和蚀刻工艺形成的并且具有大于约2:1、诸如大于约3:1的深宽比(H:W)。图6B示出分配到铜柱607上和铜柱607之间的第二聚合物层631，其中第二聚合物层631包含非光敏聚酰亚胺前驱物并且是使用旋涂方法分配到基板上和设置在基板上的特征上的。将基板加热到约120℃与约150℃之间(软烤)以去除聚酰亚胺前驱物中所含的一部分聚酰亚胺溶剂，从而形成适于后续压印的软聚合物。在后续MIL工艺期间去除、减少和/或大体上消除在第二聚合物层631的沉积和软烤期间在第二聚合物层631中形成的不希望的空隙609，在后续MIL工艺中将加热至高于聚酰亚胺前驱物的玻璃转变温度(诸如约340℃)的MIL印模627在低压气氛环境(诸如小于大气压力、小于大气压力的一半或小于约400托、诸如小于约300托)中物理地压到第二聚合物层631中，以在第二聚合物层631中形成高深宽比开口633，如图6C中所示。使用加热的MIL印模627在低压气氛中将图案物理地压印到第二聚合物层631中令人满意地去除、减少和/或大体上消除在第二聚合物层631形成期间和/或在第二聚合物层631形成之后在该第二聚合物层631中形成的空隙，诸如图6B中所示的空隙609。使用氧等离子体清除浮渣工艺从复数个铜柱607的暴露的上表面去除残余聚合物，并且在高深宽比开口633中形成铜柱的第二层(未示出)。
图7是图示根据替代实施方式用于在面板扇出型封装工艺中形成一个或多个再分布层的方法的流程图。图8是根据图7中所述的方法的面板，所述面板具有形成在所述面板上的一个或多个再分布层。方法700起始于动作705，在载体基板801上形成第一聚合物层805，诸如非光敏聚酰亚胺层。在本文中，载体基板801包括结构基底800，诸如由刚性材料(诸如硅、玻璃或刚性聚合物)形成的矩形面板，并且具有设置在结构基底800上的释放层802，诸如热释放层，诸如带(tape)或薄膜。第一聚合物层805在本文中通过任何适当方法(诸如旋涂)或通过将聚合物小滴分配到基板表面上来形成。在一些实施方式中，第一聚合物层805直接形成于结构基底800上。
方法700进行至动作710，使用本文所述的MIL工艺将图案压印到第一聚合物层805中以在第一聚合物层805中形成复数个开口。在一些实施方式中，将MIL印模加热到高于聚合物的玻璃转变温度，诸如大于约340℃(对于聚酰亚胺)。在一些实施方式中，将图案压印到第一聚合物层805中在低压气氛环境(诸如小于大气压力、小于约一半大气压力或小于约400托、诸如小于约300托)中发生。
方法700进行至动作715，将籽晶层(在图8中未示出)沉积在第一聚合物层805上方以使得随后能够在动作720处使用电镀工艺在籽晶层上形成铜层。
方法700进行至动作725，使用CMP和/或研磨工艺平面化基板的表面以从基板的表面去除铜层和部分的籽晶层，从而形成第一再分布层810，第一再分布层810包含第一聚合物层805和设置在第一聚合物层805中的复数个金属互连812。在本文中，重复动作705至725直至形成期望数量的再分布层。
一旦形成期望数量的再分布层，方法就进行至动作730，使复数个单独装置804结合至最后形成的再分布层816的金属互连812的金属接触垫。
方法结束于动作735，将模塑化合物815分配并且固化在复数个单独装置上方以形成重组基板814，然后从载体基板801剥离重组基板814和设置在重组基板814上的再分布层。
方法700允许在面板扇出型封装方案中低成本且高产量地形成再分布层。
尽管前述内容涉及本公开内容的实施方式，但可在不离开本公开内容的基本范围的情况下设想本公开内容的其他和进一步的实施方式，并且本公开内容的范围由随附的权利要求书限定。

Claims (11)

1.一种用于形成再分布层的方法，包含以下步骤：
将聚合物前驱物沉积至基板的表面上，所述基板包含：
复数个装置，所述复数个装置设置在模塑化合物中以形成重组基板；
第一聚合物层，所述第一聚合物层设置在所述重组基板上，所述第一聚合物层具有穿过所述第一聚合物层形成的复数个开口，以暴露所述装置的每一装置的对应的复数个接触垫；和
复数个铜柱，所述复数个铜柱分别设置在所述复数个开口中，其中所述铜柱的每一铜柱的高度与宽度的比率大于2:1，并且其中所述铜柱的每一铜柱的至少一部分在所述第一聚合物层的表面上方延伸；
加热所述聚合物前驱物以形成第二聚合物层；
将压印印模加热至高于所述第二聚合物层的玻璃转变温度；
使用经加热的所述压印印模将图案压印至所述第二聚合物层中以在所述第二聚合物层中形成复数个开口；和
在压印所述图案后将所述第二聚合物层加热至250℃与400℃之间。
2.如权利要求1所述的方法，其中所述聚合物前驱物包含聚酰亚胺前驱物。
3.如权利要求2所述的方法，其中将所述图案压印至所述第二聚合物层中的步骤包含以下步骤：将所述压印印模加热至大于340℃。
4.如权利要求3所述的方法，其中将所述图案压印至所述第二聚合物层中的步骤发生在小于大气压力的环境中。
5.如权利要求1所述的方法，其中所述第一聚合物层包含聚酰亚胺。
6.一种封装方法，包含以下步骤：
在载体基板的表面上形成聚合物层，所述载体基板包含结构基底和设置在所述结构基底上的释放层，其中所述聚合物层通过所述释放层暂时固定到所述结构基底；
将压印印模加热至大于340℃；
使用经加热的所述压印印模将图案压印至所述聚合物层中以形成穿过所述聚合物层的复数个开口；和
在所述聚合物层中形成复数个金属互连，包含以下步骤：
将籽晶层沉积至所述载体基板和在所述载体基板上形成的所述聚合物层上；
在所述籽晶层上形成铜层；和
从所述聚合物层的表面去除所述籽晶层和所述铜层的多个部分。
7.如权利要求6所述的方法，其中形成所述聚合物层的步骤包含将包含一种或多种溶剂的聚酰亚胺前驱物沉积到所述释放层上并且将所述聚酰亚胺前驱物加热至120℃与150℃之间以从所述聚酰亚胺前驱物去除仅一部分的所述一种或多种溶剂。
8.如权利要求7所述的方法，进一步包含以下步骤：在压印所述图案后将所述聚合物层加热至250℃与400℃之间。
9.如权利要求7所述的方法，其中所述结构基底包含玻璃或刚性聚合物。
10.一种封装方法，其包含以下步骤：
将聚酰亚胺前驱物分配至基板的表面上，其中所述基板包含：
复数个装置，所述复数个装置各自包括活性部分和钝化层，所述活性部分具有金属层，所述钝化层设置在所述金属层上；
第一聚合物层，所述第一聚合物层设置在所述钝化层上，所述第一聚合物层和所述钝化层具有穿过所述第一聚合物层和所述钝化层形成的复数个开口，以暴露在所述金属层上的对应的复数个接触垫；和
复数个铜柱，所述复数个铜柱分别设置在所述复数个开口中，其中所述铜柱的每一铜柱的高度与宽度的比率大于2:1，并且其中所述铜柱的每一铜柱的至少一部分在所述第一聚合物层的表面上方延伸；
将所述聚酰亚胺前驱物加热至120℃与150℃之间以形成第二聚合物层；
将压印印模加热至高于所述第二聚合物层的玻璃转变温度；
使用经加热的所述压印印模将图案压印至所述第二聚合物层中以在所述第二聚合物层中形成复数个开口；和
在压印所述图案后将所述第二聚合物层加热至250℃与400℃之间。
11.如权利要求10所述的方法，进一步包含在所述第二聚合物层中形成复数个金属互连。
CN201880039885.2A 2017-06-23 2018-06-06 用于先进封装应用的再分布层形成的方法 Active CN110741471B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762524298P 2017-06-23 2017-06-23
US62/524,298 2017-06-23
US15/844,989 2017-12-18
US15/844,989 US10229827B2 (en) 2017-06-23 2017-12-18 Method of redistribution layer formation for advanced packaging applications
PCT/US2018/036298 WO2018236585A1 (en) 2017-06-23 2018-06-06 REDISTRIBUTION LAYER FORMATION METHOD FOR ADVANCED CANNING APPLICATIONS

Publications (2)

Publication Number Publication Date
CN110741471A CN110741471A (zh) 2020-01-31
CN110741471B true CN110741471B (zh) 2023-10-20

Family

ID=64692712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880039885.2A Active CN110741471B (zh) 2017-06-23 2018-06-06 用于先进封装应用的再分布层形成的方法

Country Status (7)

Country Link
US (3) US10211072B2 (zh)
JP (2) JP7023301B2 (zh)
KR (1) KR102531498B1 (zh)
CN (1) CN110741471B (zh)
SG (1) SG11201910906TA (zh)
TW (2) TWI772436B (zh)
WO (2) WO2018236585A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879166B2 (en) * 2018-06-25 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having redistribution structure with photosensitive and non-photosensitive dielectric materials and fabricating method thereof
US11322450B2 (en) * 2018-10-18 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package and method of forming the same
US11281094B2 (en) * 2018-11-15 2022-03-22 Applied Materials, Inc. Method for via formation by micro-imprinting
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
DE102022114911A1 (de) 2022-06-14 2023-12-14 Delo Industrie Klebstoffe Gmbh & Co. Kgaa Verfahren zum Herstellen von elektronischen Baugruppen und elektronische Baugruppe auf Wafer-Ebene

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045097A (ja) * 1983-08-08 1985-03-11 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 多層セラミツク基板の製造方法
EP0835723A1 (en) * 1996-10-10 1998-04-15 Applied Materials, Inc. A carrier head with a layer of conformable material for a chemical mechanical polishing system
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components
WO2003088340A2 (de) * 2002-04-15 2003-10-23 Schott Ag Verfahren zur herstellung strukturierter schichten auf substraten
CN101609822A (zh) * 2008-06-19 2009-12-23 南茂科技股份有限公司 芯片重新配置的封装结构及其方法
JP2012248583A (ja) * 2011-05-25 2012-12-13 Jjtech Co Ltd 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法
US8822268B1 (en) * 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
CN104037162A (zh) * 2013-03-06 2014-09-10 马克西姆综合产品公司 底切减轻的晶片级封装
CN104210046A (zh) * 2011-06-23 2014-12-17 旭化成电子材料株式会社 微细图案形成用积层体
JP2016039238A (ja) * 2014-08-07 2016-03-22 パナソニックＩｐマネジメント株式会社 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654379A (en) * 1985-12-05 1987-03-31 Allied Corporation Semi-interpenetrating polymer networks
US5260349A (en) * 1991-01-04 1993-11-09 Polyset Corporation Electron beam curable epoxy compositions
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US6069259A (en) * 1998-02-06 2000-05-30 Rensselaer Polytechnic Institute Multifunctional polymerizible alkoxy siloxane oligomers
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
CA2394895C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Forming interconnects
US6335224B1 (en) 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
US6818475B2 (en) * 2001-10-22 2004-11-16 Wen-Kun Yang Wafer level package and the process of the same
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US6897089B1 (en) 2002-05-17 2005-05-24 Micron Technology, Inc. Method and system for fabricating semiconductor components using wafer level contact printing
US7435074B2 (en) * 2004-03-13 2008-10-14 International Business Machines Corporation Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
JP4533358B2 (ja) * 2005-10-18 2010-09-01 キヤノン株式会社 インプリント方法、インプリント装置およびチップの製造方法
US20080113283A1 (en) 2006-04-28 2008-05-15 Polyset Company, Inc. Siloxane epoxy polymers for redistribution layer applications
US20080000373A1 (en) * 2006-06-30 2008-01-03 Maria Petrucci-Samija Printing form precursor and process for preparing a stamp from the precursor
US7843074B2 (en) * 2006-09-12 2010-11-30 Lumination Llc Underfill for light emitting device
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7993984B2 (en) * 2007-07-13 2011-08-09 Panasonic Corporation Electronic device and manufacturing method
KR101452257B1 (ko) * 2007-10-01 2014-10-24 시게이트 테크놀로지 엘엘씨 표면 플라즈몬을 이용한 나노 패터닝 방법, 이를 이용한나노 임프린트용 마스터 및 이산 트랙 자기기록매체의제조방법
TWI345276B (en) * 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
GB0809062D0 (en) * 2008-05-19 2008-06-25 Zbd Displays Ltd Method for patterning a surface using selective adhesion
JP4560113B2 (ja) * 2008-09-30 2010-10-13 株式会社東芝 プリント回路板及びプリント回路板を備えた電子機器
US20110108997A1 (en) * 2009-04-24 2011-05-12 Panasonic Corporation Mounting method and mounting structure for semiconductor package component
US8603195B2 (en) 2009-08-24 2013-12-10 Applied Materials, Inc. 3D approach on battery and supercapitor fabrication by initiation chemical vapor deposition techniques
US9754835B2 (en) 2010-02-16 2017-09-05 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
KR101678054B1 (ko) 2010-06-28 2016-11-22 삼성전자 주식회사 반도체 패키지 및 그 반도체 패키지 제조방법
KR101151255B1 (ko) 2010-11-22 2012-06-15 앰코 테크놀로지 코리아 주식회사 반도체 칩의 재배선층 형성 장치 및 방법
KR101755759B1 (ko) * 2011-01-13 2017-07-07 마루젠 세끼유가가꾸 가부시키가이샤 광 임프린트용 수지 조성물, 패턴 형성 방법 및 에칭 마스크
US20120268899A1 (en) 2011-04-21 2012-10-25 Tessera Research Llc Reinforced fan-out wafer-level package
US8772058B2 (en) 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
KR20130123682A (ko) 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2013177541A1 (en) 2012-05-25 2013-11-28 Applied Materials, Inc. Polymer hot-wire chemical vapor deposition in chip scale packaging
TWI473217B (zh) * 2012-07-19 2015-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US10354958B2 (en) 2014-10-01 2019-07-16 Nxp Usa, Inc. Through package circuit in fan-out wafer level package
US10026695B2 (en) * 2015-05-13 2018-07-17 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
CN105206592B (zh) 2015-09-01 2019-01-04 华进半导体封装先导技术研发中心有限公司 扇出型封装的结构和制作方法
CN106548973A (zh) 2015-09-17 2017-03-29 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装方法
US9659878B2 (en) 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level shielding in multi-stacked fan out packages and methods of forming same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045097A (ja) * 1983-08-08 1985-03-11 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 多層セラミツク基板の製造方法
EP0835723A1 (en) * 1996-10-10 1998-04-15 Applied Materials, Inc. A carrier head with a layer of conformable material for a chemical mechanical polishing system
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components
WO2003088340A2 (de) * 2002-04-15 2003-10-23 Schott Ag Verfahren zur herstellung strukturierter schichten auf substraten
CN101609822A (zh) * 2008-06-19 2009-12-23 南茂科技股份有限公司 芯片重新配置的封装结构及其方法
JP2012248583A (ja) * 2011-05-25 2012-12-13 Jjtech Co Ltd 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法
CN104210046A (zh) * 2011-06-23 2014-12-17 旭化成电子材料株式会社 微细图案形成用积层体
CN104037162A (zh) * 2013-03-06 2014-09-10 马克西姆综合产品公司 底切减轻的晶片级封装
US8822268B1 (en) * 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
JP2016039238A (ja) * 2014-08-07 2016-03-22 パナソニックＩｐマネジメント株式会社 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Also Published As

Publication number Publication date
KR20200012035A (ko) 2020-02-04
TW201906034A (zh) 2019-02-01
WO2018236585A1 (en) 2018-12-27
US10211072B2 (en) 2019-02-19
JP7201851B2 (ja) 2023-01-10
JP7023301B2 (ja) 2022-02-21
US20180374696A1 (en) 2018-12-27
TWI772436B (zh) 2022-08-01
JP2022070930A (ja) 2022-05-13
JP2020524902A (ja) 2020-08-20
KR102531498B1 (ko) 2023-05-12
SG11201910906TA (en) 2020-01-30
WO2018236583A1 (en) 2018-12-27
US20190181019A1 (en) 2019-06-13
US20180374718A1 (en) 2018-12-27
US10229827B2 (en) 2019-03-12
CN110741471A (zh) 2020-01-31
TW201906020A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN110741471B (zh) 用于先进封装应用的再分布层形成的方法
US11869809B2 (en) Semiconductor components having conductive vias with aligned back side conductors
US20180166405A1 (en) Structure and formation method of chip package with antenna element
CN106409803B (zh) 半导体装置
US8383460B1 (en) Method for fabricating through substrate vias in semiconductor substrate
US11329031B2 (en) Structure and formation method for chip package
TW201824488A (zh) 封裝結構
US11923318B2 (en) Method of manufacturing semiconductor package
US10692733B2 (en) Uniform back side exposure of through-silicon vias
US6969681B2 (en) Method for fabricating a semiconductor component using contact printing
US20030203649A1 (en) Method of fabricating one or more tiers of an integrated circuit
US7271086B2 (en) Microfeature workpieces and methods of forming a redistribution layer on microfeature workpieces
KR100574197B1 (ko) 재배선 장치를 갖는 집적회로의 제조방법 및 그 집적회로
US10867793B2 (en) Semiconductor package and method of fabricating the same
CN106328603A (zh) 封装件结构及其形成方法
EP3422395B1 (en) Method of forming a semiconductor component having an array of microbumps and a planar bonding surface
CN115732428A (zh) 半导体封装结构及其形成方法
JP2023533320A (ja) インターポーザーレスマルチチップモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant