JP2016039238A - 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ - Google Patents

絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ Download PDF

Info

Publication number
JP2016039238A
JP2016039238A JP2014161231A JP2014161231A JP2016039238A JP 2016039238 A JP2016039238 A JP 2016039238A JP 2014161231 A JP2014161231 A JP 2014161231A JP 2014161231 A JP2014161231 A JP 2014161231A JP 2016039238 A JP2016039238 A JP 2016039238A
Authority
JP
Japan
Prior art keywords
insulating layer
resin
circuit
resin sheet
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014161231A
Other languages
English (en)
Other versions
JP6388202B2 (ja
Inventor
柏原　圭子
Keiko Kashiwabara
圭子 柏原
博光 高下
Hiromitsu Takashita
博光 高下
剛 武田
Takeshi Takeda
剛 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014161231A priority Critical patent/JP6388202B2/ja
Publication of JP2016039238A publication Critical patent/JP2016039238A/ja
Application granted granted Critical
Publication of JP6388202B2 publication Critical patent/JP6388202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】取扱性と高耐熱性に加え、高度なレーザ加工性を兼ね備えた絶縁樹脂シートを提供することを目的とする。
【解決手段】絶縁層を有する絶縁樹脂シートであって、前記絶縁層が、１分子中に２個以上のエポキシ基を持つ、固形状エポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも３５５ｎｍにおいて４００ｃｍ−１以下であることを特徴とする、絶縁樹脂シート。
【選択図】図１

Description

本発明は、絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージに関する。
ＩＣやウエハ、受動部品の封止、保護コーティングの用途としては、現在、液状タイプやモールド成形用の材料が用いられている。
液状タイプの材料においては、印刷や塗布の際のハンドリング性が悪く、取り扱いしづらい面がある。また、塗布量の制御に精密な粘度管理等が必要で厚み管理が容易でない点、硬化時間が長いといった課題を有している。さらには、無溶剤系材料においてはフィラーの高充填化が困難であったり、硬化剤が限られたりする等のデメリットがある。一方で、溶剤系材料では乾燥時間の長時間化を招くなどの問題を有している。
また、トランスファー成形に用いられるモールド材料においては、金型の初期投資に多額の金額がかかることから少量多品種生産等の用途には一般的に不向きである。また、タブレット形状であることから流れ性が良好でなければならず、流動性が不十分であった場合、中央部と端部において厚みムラを生じやすいなどといった成形条件並びに材料の流れ性の制御が困難である。
そこで、上記の課題を解決する方法として、これまでにも、無機充填材を含有させたエポキシ樹脂無機複合シートが提案されている（例えば、特許文献１）。
エポキシ樹脂無機複合シートでは、簡易のプレス機やラミネーターがあれば短時間（数１０秒〜数分）のプレスで対応することができ、その他の工程としては乾燥機を用いて必要な熱量を加えるだけでよく、プロセスが簡易であることだけでなく、手を汚しにくいクリーンなプロセスである。そして、このようなエポキシ樹脂無機複合シートを用いて半導体パッケージを製造するプロセスも報告されている（特許文献２）。
特開２００６−１２４４３４号公報 特開２００９−６０１４６号公報 特許第５０７５１５７号公報
一方で、近年、電気・電子分野における電気回路の高密度化に伴い、配線幅の細線化や配線間隔の狭化が進んでいる。特許文献３にはレーザ加工機を用い、絶縁層に回路溝を形成した後に、選択的に回路溝へメッキを施すことにより配線回路を形成する方法が開示されている。このような方法で回路形成する場合においては、レーザ加工性に優れているほうが加工速度を上げることができ、生産性において有利である。
しかしながら、半導体パッケージや回路基板等の用途に使用される材料においては、配線回路やパッドの密着性が必要であり、レーザ加工機を用いて形成した配線回路やパッドにおいても密着性を向上させるような材料が求められている。
本発明者らは、このような問題を解決すべく、取扱性と高耐熱性に加え、密着性を兼ね備えた絶縁樹脂シートを提供することを目的として鋭意研究に取り組み、本発明を達成した。
すなわち、本発明の一局面に係る、絶縁樹脂シートは、絶縁層を有し、前記絶縁層が、１分子中に２個以上のエポキシ基を持つ固形状エポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも３５５ｎｍにおいて４００ｃｍ−１以下であることを特徴とする。
さらに、前記絶縁層において、外表面からレーザ加工により形成された溝に金属体が埋め込まれていることが好ましい。
また、前記絶縁樹脂シートにおいて、前記絶縁層がさらに無機フィラーを含有することが好ましい。
本発明の他の局面に係る回路基板は、前記絶縁樹脂シートの前記絶縁層に、さらに回路が埋め込まれてなることを特徴とする。
本発明のさらに他の局面に係る半導体パッケージは、前記絶縁樹脂シートの前記絶縁層に、さらに回路および半導体素子が埋め込まれてなることを特徴とする。
本発明のさらに他の局面に係る半導体パッケージは、主面上に電極を有する半導体素子、前記電極が形成されている面を被覆する被覆絶縁層、前記被覆絶縁層の外表面側からレーザ加工することにより形成された溝に金属体が埋め込まれた回路、前記半導体素子の背面に形成された封止樹脂層を備えた半導体パッケージであって、前記被覆絶縁層が上述の絶縁樹脂シートであることを特徴とする。
前記半導体パッケージにおいて、前記封止樹脂層が硬化性樹脂と無機フィラーとを含むことがより好ましい。
さらに、前記半導体パッケージにおいて、前記封止樹脂層と前記被覆絶縁層が同じ樹脂組成物からなることが好ましい。
本発明によれば、取扱性（可とう性）と高耐熱性に加え、密着性（特に、パッド部における密着性）に優れた絶縁樹脂シートを得ることができる。また、その絶縁樹脂シートを用いて優れた特性を有する回路基板および半導体パッケージ等を得ることができる。
図１は、本発明の一実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。 図２は、本発明の他の実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。 図３は、本発明の他の実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。 図４は、本発明の実施形態に係る半導体パッケージの製造方法により得られた半導体パッケージを概略的に示す模式断面図である。
本発明に係る好ましい実施形態を、以下に具体的に説明する。
本実施形態に係る絶縁樹脂シート（以下、単に樹脂シートとも称する場合がある）は、絶縁層を有し、前記絶縁層が１分子中に２個以上のエポキシ基を持つ固形状エポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも３５５ｎｍにおいて４００ｃｍ−１以下であることを特徴とする。
絶縁層が上記構成を有していることにより、絶縁層の外表面からレーザ加工して溝を形成する際に、レーザで加工した加工面に適度な粗度が付与される。レーザ加工によって形成された溝には、例えば回路や配線となる金属体を埋め込み、回路基板や半導体パッケージ等とすることができるが、その回路や配線と樹脂との密着性が向上するという効果が得られる。
すなわち、本実施形態の絶縁樹脂シートは、溝形成用あるいは埋設回路形成用絶縁樹脂シートとして、より好ましくは、レーザ加工用絶縁樹脂シートとして使用されることが好ましい。
まず、本実施形態の樹脂シートの絶縁層を構成する材料について説明する。
本実施形態の絶縁層は、エポキシ樹脂を主成分とする樹脂組成物で構成される。
本実施形態で使用されるエポキシ樹脂は、１分子中に２個以上のエポキシ基を持つ、固形状のエポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも３５５ｎｍにおいて４００ｃｍ−１以下である限り、特に限定はない。固形状エポキシだけでなく、液状エポキシをも含むことにより回路や部品の埋め込み性が良くなるという利点がある。
本実施形態において、樹脂組成物硬化物の吸収係数は以下のようにして求めることができる。すなわち、フィラー等の添加物を加える前の樹脂組成物をスライドガラス上に、アプリケータを用いて１０μｍ厚で塗布し、２００℃にて６０分間効果させたサンプルの透過率を測定し、次式によって吸収係数（α）を算出する（Ｌａｍｂｅｒｔの法則）。
α（ｃｍ−１）＝−ｄ−１・（−ｌｎ（％Ｔ／１００））
α：吸収係数（ｃｍ−１）
ｄ：膜厚（ｃｍ）
％Ｔ：透過率（％）
このようにして求める樹脂組成物硬化物の吸収係数が少なくとも３５５ｎｍにおいて４００ｃｍ−１以下であれば、レーザ加工によって得られる溝と回路または配線等との密着性（パッド部の引っ張り強度）を向上させることができる。前記吸収係数が４００ｃｍ−１を超えると、溝（パッド部）の粗度が低下してしまい、充分な密着性を得られない可能性がある。
前記吸収係数の下限値については特に限定はないが、レーザ加工性（レーザ加工速度）が低下するおそれがあるという観点から、１００ｃｍ−１以上であることが好ましい。さらには、前記吸収係数が１００〜３００ｃｍ−１程度であれば、レーザ加工速度と密着性を両立させることができるため、より好ましい。
このような吸収係数へは、絶縁層の樹脂組成物においてエポキシ樹脂や添加物などの配合を調整することによって調整が可能である。より具体的には、例えば、ＵＶ吸収性に優れるナフタレン骨格または多環芳香族骨格を有する多官能エポキシ樹脂とＵＶ吸収性の少ないエポキシを併用することにより樹脂組成物の吸収係数を調整することが可能である。
本実施形態の絶縁樹脂層に使用できる固形状エポキシ樹脂は、１分子中に２個以上のエポキシ基を持つ、常温で固形状のエポキシ樹脂である。具体的には、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールアラルキルエポキシ樹脂、ビフェノールアラルキルエポキシ樹脂、トリスフェノール型エポキシ樹脂等が挙げられる。なかでも、トリスフェノール型の多官能エポキシは、吸光度と耐熱性（ガラス転移点温度）の面から好ましく用いられる。これらは、状況に応じて、１種を単独で用いてもよいし、２種以上を組み合わせて用いてもよい。
使用できる液状エポキシ樹脂とは、１分子中に２個以上のエポキシ基を持つ、常温で液状であるエポキシ樹脂であり、具体的には、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、脂環エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂などが挙げられる。部品の埋め込み性をより向上させるという観点からは、粘度が２００００ｃｐｓ以下である液状エポキシを用いることが好ましい。これらは、状況に応じて、１種を単独で用いてもよいし、２種以上を組み合わせて用いてもよい。
上記固形状エポキシ樹脂と液状エポキシ樹脂の組み合わせについては、樹脂組成物硬化物の吸収係数が上記範囲となるようであれば、特に限定はない。
本実施形態の樹脂組成物全量中、エポキシ樹脂は、２〜９０質量％、さらには５〜８０質量％であることが好ましい。
固形状エポキシ樹脂と液状エポキシ樹脂とを併用する場合、その配合比は特に限定はされないが、通常、５５〜９５：５〜４５程度の割合で含むことができる。
さらに、本実施形態の絶縁層は、無機フィラーを含有していてもよい。
本実施形態で使用できる無機フィラーとしては、特に限定されるものではない。無機フィラーとしては、例えば、球状シリカ、硫酸バリウム、酸化ケイ素粉、破砕シリカ、焼成タルク、チタン酸バリウム、酸化チタン、クレー、アルミナ、マイカ、ベーマイト、ホウ酸亜鉛、スズ酸亜鉛、その他の金属酸化物や金属水和物等が挙げられる。このような無機フィラーが樹脂組成物に含有されていることにより、絶縁樹脂シートのメッキ密着性などが向上する。
なかでも球状シリカを用いることが好ましく、それにより、フィラーの高充填と流動性を両立し、絶縁層の線膨張係数を低下させることができるという利点もある。
絶縁層が無機フィラーを含有する場合、絶縁層を構成する樹脂組成物中の無機フィラーの含有量は、樹脂組成物全量に対して３０〜９５質量％、さらには６０〜９０質量％程度であることが好ましい。
さらに、本実施形態の絶縁層には、吸光度を調整するための添加剤を使用することもできる。そのような添加剤としては、レーザの加工波長に吸収を持つものであればよく、例えば、紫外線吸収剤や光増感剤などを用いることができる。紫外線レーザを用いる場合の吸光度を調整しやすいという観点から紫外線吸収剤が好ましく利用できる。具体的な紫外線吸収剤としては、例えば、ベンゾトリアゾール系紫外線吸収剤、ベンゾフェノン系紫外線吸収剤、ヒドロキシトリアジン系紫外線吸収剤などが挙げられる。
これらの紫外線吸収剤に特に限定はないが、エポキシ樹脂と反応性をもつ官能基を有する紫外線吸収剤は添加による耐熱性の低下やブリードアウトの問題がないので、より好ましく使用できる。
本実施形態において吸光度を調整するための添加剤を使用する場合には、樹脂組成物全量中に、０．１〜２０質量％程度で配合することが好ましい。
また、本実施形態の絶縁層を構成する樹脂組成物は、上記以外の成分を含有していてもよく、例えば、硬化剤及び／又は硬化促進剤を含有してもよい。
使用できる硬化剤は特に限定はされないが、特に、エポキシ樹脂の硬化剤として好ましく使用できる硬化剤としては、フェノール硬化剤、アミン系硬化剤、酸無水物、イミダゾール系化合物、スルフィド樹脂、ジシアンジアミドなどが例として挙げられる。これらは、状況に応じて、１種を単独で用いてもよいし、２種以上を組み合わせて用いてもよい。中でもアミン系硬化剤は、耐熱性（ガラス転移点温度）と、半硬化状態（Ｂステージ）における取り扱い性の観点から好ましく使用される。
本実施形態において硬化剤を使用する場合には、樹脂組成物全量中に、１５〜６０質量％、さらには３０〜５０質量％程度で配合することが好ましい。
また、硬化促進剤としては、特に限定されるものではないが、例えば、イミダゾール類及びその誘導体、有機リン系化合物、オクタン酸亜鉛等の金属石鹸類、第二級アミン類、第三級アミン類、第四級アンモニウム塩等を用いることができる。これらは、状況に応じて、１種を単独で用いてもよいし、２種以上を組み合わせて用いてもよい。
本実施形態において硬化促進剤を使用する場合には、樹脂組成物全量中に、０．０１〜２質量％程度であることが好ましい。
本実施形態の絶縁層を構成する樹脂組成物は、さらに、本発明の効果を損なわない範囲でその他の添加剤、例えば、シランカップリング剤、難燃剤、難燃助剤、レベリング剤、着色剤等を必要に応じて含有してもよい。
なお、上述したような樹脂組成物は、通常、ワニス状に調製されて用いられる。このようなワニスは、例えば、以下のようにして調製される。
つまり、上述したエポキシ樹脂組成物の各成分に有機溶剤を配合し、さらに前記無機フィラー及び必要に応じてその他の添加剤を添加して、ボールミル、ビーズミル、ミキサー、ブレンダー等を用いて均一に分散・混合し、ワニス状に調製することができる。
前記有機溶剤としては、特に限定されず、例えば、ベンゼン、トルエン等の芳香族炭化水素類、Ｎ，Ｎ−ジメチルホルムアミド（ＤＭＦ）等のアミド類、アセトン、メチルエチルケトン等のケトン類、メタノール、エタノール等のアルコール類、セロソルブ類等を挙げることができる。これらは単独で用いても、２種以上を組み合わせて用いてもよい。
本実施形態の樹脂シートは、上述のワニス状の樹脂組成物を基材（例えば、ＰＥＴ（ポリエチレンテレフタレート）等のキャリアフィルム等）上に塗布して加熱乾燥することによって基材上に絶縁層（樹脂層）を形成して得ることができる。
このようにして形成される絶縁層の厚みは、樹脂シートの用途などに応じて適宜設定できるが、取扱性や残留溶剤の観点から、５〜５００μｍ程度であることが好ましい。
絶縁層成形のための方法、装置、各種条件については従来と同様のものとして、あるいはその改良としての各種の手段であってよい。
より具体的には、例えば、ワニス状樹脂組成物が塗布された基材を、その後、所望の加熱条件（例えば、７０〜１５０℃で２〜１５分間）で加熱乾燥し、溶剤を除去するとともに樹脂成分を半硬化（Ｂステージ化）させて、樹脂シートを得ることができる。樹脂層の厚みは固形分やワニスの粘度によって変わるが、乾燥後の樹脂シートの厚みが、例えば、３０〜１００μｍ程度となるように調整することが好ましい。
このようにして得られる本実施形態の絶縁樹脂シートは、レーザ加工によって溝を形成する工程を含む製法によって得られる各種電子部品等の用途に使用される。
レーザ加工によって形成された溝には、例えば回路や配線となる金属体を埋め込み、回路基板や半導体パッケージ等とすることができる。
より具体的には、例えば、絶縁樹脂シートの絶縁層にさらに配線や電極等が埋め込まれてなる回路基板や、あるいは絶縁層にさらに回路および半導体素子等が埋め込まれてなる半導体パッケージ等の用途に好適に使用できる。
本実施形態の樹脂シートは、用途によっても異なるが、所定の基材や基板、半導体素子上に、真空ラミネートにて仮圧着させ、その後硬化することによって簡易に使用することができる。
本実施形態において、金属体（回路）の形成方法は問わないが、レーザにより形成された溝に、例えば、無電解メッキを施す方法や導電ペーストで充填する方法などが挙げられる。
なお、レーザ加工に使用するレーザについて、特に限定はないが、ＵＶ−ＹＡＧレーザやエキシマレーザなどを例示することができる。特に、加工効率の良好なＵＶ−ＹＡＧレーザ（例えば、波長３５５ｎｍ）は好ましく使用される。
以下に、具体的な製造例として、本実施形態に係る半導体パッケージの製造方法について説明する。
すなわち、主面上に電極を有する半導体素子の、前記電極が形成されている面を被覆する被覆絶縁層を形成する被覆工程と、前記被覆絶縁層の、前記半導体素子の電極側の表面上に、樹脂被膜を形成する被膜形成工程と、前記樹脂被膜の外表面側から前記被覆絶縁層にレーザ加工又は機械加工することにより、前記電極の表面に到達する凹部と、所望の形状及び深さの回路溝とを含む回路パターン部を形成する回路パターン部形成工程と、前記回路パターン部の表面及び前記樹脂被膜の表面に、めっき触媒又はその前駆体を被着させる触媒被着工程と、前記被膜絶縁層から前記樹脂被膜を剥離する被膜剥離工程と、前記樹脂被膜が剥離された前記被覆絶縁層に無電解めっきを施すことにより、前記電極と電気的に接続された回路を形成するめっき処理工程とを備える製造方法について、まず説明する。
図１は、本実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。
はじめに、主面上に電極１１ａを有する半導体素子１１を埋設するように被覆する被覆絶縁層を形成する。この被覆絶縁層は、半導体素子１１を埋設するように被覆する絶縁層であれば、特に限定されず、具体的には、図１（ａ）に示すように、第１絶縁層１２と第２絶縁層１３とを含んで構成されるものが挙げられる。この場合、被覆絶縁層の外表面側となる第２絶縁層１３として、本実施形態の絶縁樹脂シートが使用される。
次に、図１（ｂ）に示すように、被覆絶縁層の、半導体素子１１の電極１１ａ側の表面上に、樹脂被膜１４を形成する。被覆絶縁層の、半導体素子１１の電極１１ａ側の表面とは、被覆絶縁層の表面のうち、半導体素子１１の電極１１ａを被う第２絶縁層１３の表面である。なお、この工程は、被膜形成工程に相当する。
次に、図１（ｃ）に示すように、樹脂被膜１４の外表面側から被覆絶縁層の第２絶縁層１３（本実施形態の樹脂シートで構成される層）にレーザ加工することにより、電極１１ａの表面に到達する凹部１５ａと、所望の形状及び深さの回路溝１５ｂとを含む回路パターン部１５を形成する。回路溝１５ｂの一部として、貫通孔や他の電子部品と電気的な接続を確保するためのランド部を形成するための凹部を形成してもよい。また、回路パターン部１５によって、無電解めっきによって無電解めっき膜が形成される部分、すなわち、電気回路が形成される部分が規定される。また、凹部１５ａを形成させるためのレーザ加工又は機械加工は、電極１１ａを露出させる穴あけ加工である。また、回路溝１５ｂを形成させるためのレーザ加工は、樹脂被膜１４の外表面を基準として、樹脂被膜１４の厚み分を超えて切削する。なお、この工程は、回路パターン部形成工程に相当する。本実施形態では、この第２絶縁層として、本実施形態の絶縁樹脂シートを使用しているため、レーザ加工性に非常に優れ、ひいては生産性にも優れている。
次に、図１（ｄ）に示すように、回路パターン部１５の表面、及び回路パターン部１５が形成されなかった樹脂被膜１４の表面に、めっき触媒又はその前駆体１６を被着させる。なお、この工程は、触媒被着工程に相当する。
次に、図１（ｅ）に示すように、被覆絶縁層、具体的には、半導体素子１１の電極１１ａを被う第２絶縁層１３の表面から、回路パターン部１５を形成した後に残存している樹脂被膜１４を剥離する。そうすることによって、第２絶縁層１３の、回路パターン部１５にのみ、めっき触媒又はその前駆体１６を残存させることができる。すなわち、凹部１５ａには、その位置に対応するめっき触媒又はその前駆体１６ａを、回路溝１５ｂには、その位置に対応するめっき触媒又はその前駆体１６ｂを残存させることができる。一方、樹脂被膜１４の表面に被着されためっき触媒又はその前駆体は、樹脂被膜１４に担持された状態で、樹脂被膜１４とともに除去される。なお、この工程は、被膜剥離工程に相当する。
次に、樹脂被膜１４が剥離された第２絶縁層１３に無電解めっきを施す。そうすることによって、めっき触媒又はその前駆体１６が残存する部分にのみ無電解めっき膜が形成される。すなわち、図１（ｆ）に示すように、凹部１５ａの位置に対応する無電解めっき膜１７ａを、回路溝１５ｂの位置に対応する無電解めっき膜１７ｂが形成される。なお、この工程は、めっき処理工程に相当する。
この無電解めっきにより形成される、回路溝１５ｂの位置に対応する無電解めっき膜１７ｂが、そのまま電気回路になるものであってもよい。また、無電解めっき膜１７ｂが、そのまま電気回路になるものでなくてもよい。その場合、さらに無電解めっき（フィルアップめっき）を施して、電気回路とすればよい。
なお、無電解めっき膜１７ｂの厚みは特に限定されない。具体的には、無電解めっき膜１７ｂは、図１（ｆ）のように、無電解めっき膜１７ｂの表面が、第２絶縁層１３の表面より高くまで形成されていてもよいし、無電解めっき膜１７ｂの表面が、第２絶縁層１３の表面と同一又は低く形成されていてもよい。
また、この無電解めっきにより形成される、凹部１５ａの位置に対応する無電解めっき膜１７ａが、無電解めっき膜１７ｂと半導体素子１１の電極１１ａとの電気的な接続を確保するビアになるものであってもよいし、そのままビアになるものでなくてもよい。そのままビアになることができない場合、さらに無電解めっき（フィルアップめっき）を施して、ビアとすればよい。
このような製造方法によれば、半導体素子１１を被覆する第２絶縁層１３（被覆絶縁層）上への回路１７ｂの形成、及び回路１７ｂと半導体素子１１の電極１１ａとを電気的に接続するためのビアの形成を高精度に行うことができる。
また、本実施形態に係る半導体パッケージの製造方法は、図１に示すように、再配線回路を１層形成するものであってもよいし、２層以上形成するものであってもよい。具体的には、図１（ｆ）に示すように、電気回路を形成した後、再度、上記の各工程を施して、再配線回路を２層以上形成するようにしてもよい。
最後に、ビア１７ａと回路１７ｂとを形成した後、図１（ｇ）に示すように、ビア１７ａ及び回路１７ｂを被うように、第２絶縁層１３上に、別途絶縁層１８を形成してもよい。そして、この絶縁層１８に、回路１７ｂに至る凹部を形成し、その凹部に、他の電子部品や、この半導体パッケージの回路と他の配線層の回路との電気的接続を確保するためのバンプ１９を形成してもよい。また、半導体素子１１が２個以上ある場合は、隣り合う半導体素子の間で切断することによって、半導体パッケージとしてもよい。また、このように切断して得られた半導体パッケージは、図１（ｇ）に示すように、半導体素子１１が１個ずつであってもよいが、それに限定されない。例えば、それぞれの半導体パッケージに、２個以上の半導体素子を備えたものであってもよい。また、２個以上の半導体素子を備える場合、それらの半導体素子が、同種の機能を持つ半導体素子であってもよいし、異種の機能を持つ半導体素子であってもよい。
また、この半導体パッケージの回路と電気的に接続された回路を有する配線層を、半導体パッケージ上に形成することによって、いわゆる多層構造の半導体装置が得られる。すなわち、半導体パッケージを備え、この半導体パッケージの回路と電気的に接続された回路を有する配線層を１層以上有する半導体装置が得られる。
また、回路１７ｂは、図１（ｆ）に示すように、被覆絶縁層の表面に対して、半導体素子１１の主面に直交する方向に半導体素子１１を投影した形状の外縁より外側にまで形成されていることが好ましい。すなわち、回路１７ｂは、半導体素子１１の幅を超えて広く形成されていることが好ましい。そうすることによって、他の電子部品との電気的な接続が確保しやすくなったり、多層構造の半導体装置を製造する際、配線層の回路との電気的な接続が確保しやすくなる。さらに、得られた半導体パッケージは、出入力端子数を増やすことができる。
さらなる本実施形態に係る半導体パッケージの製造方法としては、例えば、上述したような被覆工程が、被覆絶縁層として、半導体素子の、電極が形成されている面（回路面）とは反対側の面が露出する被覆絶縁層を形成する工程である製造方法が挙げられる。
図２は、本発明の実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。
はじめに、図２（ａ）〜（ｃ）に示すように、主面上に電極１１４ａを有する半導体素子１１４の、電極１１４ａが形成されている面（回路面）を被覆する被覆絶縁層１２６を形成する。なお、この工程は、被覆工程に相当する。そして、この被覆工程については、後述する。
次に、図２（ｄ）に示すように、被覆絶縁層１２６の表面上に、樹脂被膜１１８を形成する。なお、この工程は、被膜形成工程に相当する。
次に、図２（ｅ）に示すように、樹脂被膜１１８の外表面側から被覆絶縁層１２６にレーザ加工することにより、電極１１４ａの表面に到達する凹部１１９ａと、所望の形状及び深さの回路溝１１９ｂとを含む回路パターン部１１９を形成する。回路溝１１９ｂの一部として、貫通孔や他の電子部品と電気的な接続を確保するためのランド部を形成するための凹部を形成してもよい。また、回路パターン部１１９によって、無電解めっきによって無電解めっき膜が形成される部分、すなわち、電気回路が形成される部分が規定される。また、凹部１１９ａを形成させるためのレーザ加工は、電極１１ａを露出させる穴あけ加工である。また、回路溝１１９ｂを形成させるためのレーザ加工は、樹脂被膜１１８の外表面を基準として、樹脂被膜１１８の厚み分を超えて切削する。なお、この工程は、回路パターン部形成工程に相当する。
次に、図２（ｆ）に示すように、回路パターン部１１９の表面、及び回路パターン部１１９が形成されなかった樹脂被膜１１８の表面に、めっき触媒又はその前駆体１２０を被着させる。なお、この工程は、触媒被着工程に相当する。
次に、図２（ｇ）に示すように、被覆絶縁層１２６の表面から、回路パターン部１１９を形成した後に残存している樹脂被膜１１８を剥離する。そうすることによって、被覆絶縁層１２６の、回路パターン部１１９にのみ、めっき触媒又はその前駆体１２０を残存させることができる。すなわち、凹部１１９ａには、その位置に対応するめっき触媒又はその前駆体１２０ａを、回路溝１１９ｂには、その位置に対応するめっき触媒又はその前駆体１２０ｂを残存させることができる。一方、樹脂被膜１１８の表面に被着されためっき触媒又はその前駆体は、樹脂被膜１１８に担持された状態で、樹脂被膜１１８とともに除去される。なお、この工程は、被膜剥離工程に相当する。
次に、樹脂被膜１１８が剥離された被覆絶縁層１２６に無電解めっきを施す。そうすることによって、めっき触媒又はその前駆体１２０が残存する部分にのみ無電解めっき膜が形成される。すなわち、図２（ｈ）に示すように、凹部１１９ａの位置に対応する無電解めっき膜１２０ａが形成され、回路溝１１９ｂの位置に対応する無電解めっき膜１２０ｂが形成される。なお、この工程は、めっき処理工程に相当する。
この無電解めっきにより形成される、回路溝１１９ｂの位置に対応する無電解めっき膜１２１ｂが、そのまま電気回路になるものであってもよい。また、無電解めっき膜１２１ｂが、そのまま電気回路になるものでなくてもよい。その場合、さらに無電解めっき（フィルアップめっき）を施して、電気回路とすればよい。
なお、無電解めっき膜１２１ｂの厚みは特に限定されない。具体的には、無電解めっき膜１２１ｂは、図２（ｈ）のように、無電解めっき膜１２１ｂの表面が、被覆絶縁層１２６の表面と同一面上となるように形成されていてもよいし、無電解めっき膜１２１ｂの表面が、被覆絶縁層１２６の表面より高くまで形成されていてもよいし、低くまでしか形成されていなくてもよい。
また、この無電解めっきにより形成される、凹部１１９ａの位置に対応する無電解めっき膜１２０ａが、無電解めっき膜１２０ｂと半導体素子１１４の電極１１４ａとの電気的な接続を確保するビアになるものであってもよいし、そのままビアになるものでなくてもよい。そのままビアになることができない場合、さらに無電解めっき（フィルアップめっき）を施して、ビアとすればよい。
このような製造方法によれば、半導体素子１１４を被覆する絶縁層（被覆絶縁層）１２６上への回路の形成、及び回路と半導体素子１１４の電極１１４ａとを電気的に接続するためのビアの形成を高精度に行うことができる。
また、本実施形態に係る半導体パッケージの製造方法は、図２に示すように、再配線回路を１層形成するものであってもよいし、２層以上形成するものであってもよい。具体的には、図２（ｈ）に示すように、電気回路を形成した後、再度、上記の各工程を施して、再配線回路を２層以上形成するようにしてもよい。
最後に、ビア１２１ａと回路１２１ｂとを形成した後、図２（ｉ）に示すように、ビア１２１ａ及び回路１２１ｂを被うように、被覆絶縁層１２６上に、別途絶縁層１２２を形成してもよい。そして、この絶縁層１２２に、回路１２１ｂに至る凹部を形成し、その凹部に、他の電子部品や、この半導体パッケージの回路と他の配線層の回路との電気的接続を確保するためのバンプ１２３を形成してもよい。また、半導体素子１１４が２個以上ある場合は、隣り合う半導体素子の間で切断することによって、半導体パッケージにしてもよい。また、このように切断して得られた半導体パッケージは、図２（ｉ）に示すように、半導体素子１１４が１個ずつであってもよいが、それに限定されない。例えば、それぞれの半導体パッケージに、２個以上の半導体素子を備えたものであってもよい。また、２個以上の半導体素子を備える場合、それらの半導体素子が、同種の機能を持つ半導体素子であってもよいし、異種の機能を持つ半導体素子であってもよい。
また、この半導体パッケージの回路と電気的に接続された回路を有する配線層を、半導体パッケージ上に形成することによって、いわゆる多層構造の半導体装置が得られる。すなわち、半導体パッケージを備え、この半導体パッケージの回路と電気的に接続された回路を有する配線層を１層以上有する半導体装置が得られる。
また、回路１２１ｂは、図２（ｉ）に示すように、被覆絶縁層の表面に対して、半導体素子１１４の主面に直交する方向に半導体素子１１４を投影した形状の外縁より外側にまで形成されていることが好ましい。すなわち、回路１２１ｂは、半導体素子１１４の幅を超えて広く形成されていることが好ましい。そうすることによって、他の電子部品との電気的な接続が確保しやすくなったり、多層構造の半導体装置を製造する際、配線層の回路との電気的な接続が確保しやすくなる。
次に、本実施形態の被覆工程について説明する。
具体的には、前記被覆工程が、少なくとも１つ以上の前記半導体素子の、前記電極が形成されている面とは反対側の面が、支持体の所定の位置に接触するように、前記支持体に前記半導体素子を貼着させる貼着工程と、前記支持体に貼着された半導体素子の、前記電極が形成されている面を封止樹脂で被覆する封止樹脂被覆工程と、前記封止樹脂を硬化させて、被覆絶縁層を形成する硬化工程とを備える工程が挙げられる。
はじめに、図２（ａ）に示すように、少なくとも１つ以上の半導体素子１１４の、電極１１４ａが形成されている面とは反対側の面が、支持体１１１の所定の位置に接触するように、支持体１１１に半導体素子１１４を貼着させる。なお、この工程は、貼着工程に相当する。この支持体１１１は、半導体素子を貼着可能なものであれば、特に限定されない。
また、この支持体１１１は、半導体素子を貼着可能なだけではなく、半導体素子を固着させたり、剥離させたりが可能な着脱可能なものであることが好ましい。このような半導体素子と着脱可能な支持体１１１であれば、支持体１１１を、例えば、被覆工程の後、より具体的には、被覆工程の硬化工程の後等に剥離することによって、得られた半導体パッケージにおいて、半導体素子１１４の、電極１１４ａが形成されている面とは反対側の面が露出したものが得られる。そうすることによって、放熱性に優れた半導体パッケージが得られる。また、支持体１１１を剥離する時期は、被覆工程の後であれば、特に限定されない。具体的には、被膜形成工程の後でも、めっき処理工程を行う直前でも、めっき処理を行った後であってもよい。各工程で発生する熱の影響を低減させ、半導体素子等を保護する観点から、被覆工程の後が好ましい。
この支持体１１１としては、具体的には、図２（ａ）に示すような支持体１１１等が挙げられる。この支持体１１１は、基材１１２と、この基材１１２の、少なくとも一方の面上に、半導体素子を着脱可能な層１１３とを備えるものである。また、半導体素子を着脱可能な層１１３とは、例えば、半導体素子に対する、接着性又は粘着性を有する層等が挙げられる。より具体的には、シリコーン系樹脂からなる粘着層、ゴム系粘着剤からなる粘着層、アクリル系粘着剤からなる粘着層、及びウレタン系粘着剤からなる粘着層等が挙げられる。この中でも、耐熱性、半導体素子の着脱容易性（再剥離性）、及び耐薬品性の点で、シリコーン系樹脂からなる粘着層が好ましい。なお、基材１１２としては、半導体素子を着脱可能な層１１３を保持することができ、被覆工程の際、形状を維持できるものであれば、特に限定されない。具体的には、ガラス基板、セラミック基板、有機基板、及びステンレス鋼（ＳＵＳ）板等の金属板等が挙げられる。
次に、図２（ｂ）及び図２（ｃ）に示すように、支持体１１１に貼着された半導体素子１１４の、電極１１４ａが形成されている面を被覆するように、封止樹脂１１６で被覆する。この工程は、封止樹脂被覆工程に相当する。
本実施形態の場合、被覆絶縁層１２６を形成する封止樹脂１１６として、本実施形態の絶縁樹脂シートが使用される。
すなわち、図２（ｂ）に示すように、封止樹脂１１６と、封止樹脂１１６を支持する基材１１７とからなる樹脂シート１１５を被覆し、押圧することによって、支持体１１１に貼着された半導体素子１１４の、電極１１４ａが形成されている面を封止樹脂１１６で被覆する工程等が好ましく用いられる。
最後に、図２（ｃ）に示すように、封止樹脂１１６を硬化させて、被覆絶縁層１２６を形成する。封止樹脂１１６を硬化させる条件は、特に限定されず、上述した条件を適宜使用可能である。
被覆工程として、このような被覆工程を適用することにより、被覆工程を容易に行うことができる。よって、本実施形態に係る半導体パッケージの製造方法を容易に行うことができる。なお、被覆絶縁層１２６は、図２（ｃ）に示すように、半導体素子の電極を被覆する封止層と、配線を形成する配線層との両方を兼ね備える。
また、半導体素子を支持体に貼着して、半導体素子の位置を保持した状態で、被覆絶縁層を形成するための硬化工程を含む被覆工程を行うので、半導体素子のずれの発生を抑制できる。また、半導体素子を支持体に貼着した状態で、被覆絶縁層を形成するための硬化工程を含む被覆工程を行うので、支持体の存在により、半導体素子を被覆絶縁層で被覆された構造物にそりが発生することも抑制できる。
さらなる実施形態として、主面上に電極を有する半導体素子、前記電極が形成されている面を被覆する被覆絶縁層、前記被覆絶縁層の外表面側からレーザ加工することにより形成された溝に金属体が埋め込まれた回路、前記半導体素子の背面に形成された封止樹脂層を備えた半導体パッケージにおいて、本実施形態の絶縁樹脂シートを被覆絶縁層として好適に使用することもできる。
このような本実施形態に係る半導体パッケージの製造方法としては、例えば、被覆工程が、被覆絶縁層として、半導体素子の電極側の表面に、所定の形状の凸部を有する被覆絶縁層を形成する工程であり、回路パターン部形成工程が、回路溝として、凸部の表面に到達し、凹部と連結されている回路溝を形成する工程である製造方法が挙げられる。具体的には、本発明の第４の実施形態に係る半導体パッケージの製造方法は、主面上に電極を有する半導体素子を埋設するように被覆し、前記半導体素子の電極側の表面に、所定の形状の凸部を有する被覆絶縁層を形成する被覆工程と、前記被覆絶縁層の、前記半導体素子の電極側の表面上に、樹脂被膜を形成する被膜形成工程と、前記樹脂被膜の外表面側から前記被覆絶縁層にレーザ加工することにより、前記電極の表面に到達する凹部と、前記凸部上にまで至る、所望の形状及び深さの回路溝とを含む回路パターン部を形成する回路パターン部形成工程と、前記回路パターン部の表面及び前記樹脂被膜の表面に、めっき触媒又はその前駆体を被着させる触媒被着工程と、前記被覆絶縁層から前記樹脂被膜を剥離する被膜剥離工程と、前記樹脂被膜が剥離された前記被覆絶縁層に無電解めっきを施すことにより、前記電極と電気的に接続され、前記凸部上にまで至る回路を形成するめっき処理工程とを備える。
図３は、本発明の実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。
はじめに、図３（ａ）〜（ｇ）に示すように、主面上に電極２１３ａを有する半導体素子２１３を埋設するように被覆し、半導体素子２１３の電極２１３ａ側の表面に、所定の形状の凸部２１２ａを有する被覆絶縁層２２２を形成する。この被覆絶縁層２２２は、半導体素子２１３を埋設するように被覆し、半導体素子２１３の電極２１３ａ側の表面に、所定の形状の凸部２１２ａを有する絶縁層であれば、特に限定されない。具体的には、図３（ｇ）に示すように、第５絶縁層２１２と第６絶縁層２１５とを含み、第５絶縁層２１２が、所定の形状の凸部２１２ａを有する絶縁層であるもの等が挙げられる。また、凸部２１２ａは、特に限定されないが、例えば、後述するように、この凸部２１２ａ上に回路２２０ｂを形成し、その回路２２０ｂ上にはんだバンプ２２１を形成するための基台となるもの等が挙げられる。すなわち、この凸部２１２ａ、回路２２０ｂ、及びはんだバンプ２２１からなる構造体が、半導体素子２１３を接続するためのバンプとして働くような凸部等が挙げられる。なお、この工程は、被覆工程に相当する。そして、この被覆工程については、後述する。
次に、図３（ｈ）に示すように、被覆絶縁層２２２の、半導体素子２１３の電極２１３ａ側の表面上に、樹脂被膜２１７を形成する。被覆絶縁層２２２の、半導体素子２１３の電極２１３ａ側の表面とは、被覆絶縁層２２２の表面のうち、半導体素子２１３の電極２１３ａを被う第５絶縁層２１２の表面である。なお、この工程は、被膜形成工程に相当する。ここでは、この第５絶縁層２１２として、本実施形態の樹脂シートを使用する。それにより、後に行われるレーザ加工の加工性が向上し、生産性も上がる。
次に、図３（ｉ）に示すように、樹脂被膜２１７の外表面側から被覆絶縁層２２２にレーザ加工することにより、電極２１３ａの表面に到達する凹部２１８ａ、及び凸部２１２ａ上にまで至る、所望の形状及び深さの回路溝２１８ｂを含む回路パターン部２１８を形成する。回路溝２１８ｂの一部として、貫通孔や他の電子部品と電気的な接続を確保するためのランド部を形成するための凹部を形成してもよい。また、回路パターン部２１８によって、無電解めっきによって無電解めっき膜が形成される部分、すなわち、電気回路が形成される部分が規定される。また、凹部２１８ａを形成させるためのレーザ加工は、電極２１８ａを露出させる穴あけ加工である。また、回路溝２１８ｂを形成させるためのレーザ加工は、樹脂被膜２１７の外表面を基準として、樹脂被膜２１７の厚み分を超えて切削する。なお、この工程は、回路パターン部形成工程に相当する。
次に、図３（ｊ）に示すように、回路パターン部２１８の表面及び樹脂被膜２１７の表面に、めっき触媒又はその前駆体２１９を被着させる。なお、この工程は、触媒被着工程に相当する。
次に、図３（ｋ）に示すように、被覆絶縁層２２２、具体的には、半導体素子２１３の電極２１３ａを被う第５絶縁層２１２の表面から、回路パターン部２１８を形成した後に残存している樹脂被膜２１７を剥離する。そうすることによって、第５絶縁層２１２の、回路パターン部２１８にのみ、めっき触媒又はその前駆体２１９を残存させることができる。すなわち、凹部２１８ａには、その位置に対応するめっき触媒又はその前駆体２１９ａを、回路溝２１８ｂには、その位置に対応するめっき触媒又はその前駆体２１９ｂを残存させることができる。一方、樹脂被膜２１７の表面に被着されためっき触媒又はその前駆体は、樹脂被膜２１７に担持された状態で、樹脂被膜２１７とともに除去される。なお、この工程は、被膜剥離工程に相当する。
次に、樹脂被膜２１７が剥離された被覆絶縁層２２２の第５絶縁層２１２に無電解めっきを施す。そうすることによって、図３（ｌ）に示すように、半導体素子２１３の電極２１３ａと電気的に接続され、凸部２１２ａ上にまで至る回路が形成される。すなわち、凹部２１８ａの位置に対応する無電解めっき膜２２０ａを、回路溝２１８ｂの位置に対応する無電解めっき膜２２０ｂが形成される。なお、回路溝２１８ｂの位置に対応する無電解めっき膜２２０ｂは、第５絶縁層２１２の凸部２１２ａ上にも形成される。なお、この工程は、めっき処理工程に相当する。
この無電解めっきにより形成される、回路溝２１８ｂの位置に対応する無電解めっき膜２２０ｂが、そのまま電気回路になるものであってもよい。また、無電解めっき膜２２０ｂが、そのまま電気回路になるものでなくてもよい。その場合、さらに無電解めっき（フィルアップめっき）を施して、電気回路とすればよい。
また、この無電解めっきにより形成される、凹部２１８ａの位置に対応する無電解めっき膜２２０ａが、無電解めっき膜２２０ｂと半導体素子２１３の電極２１３ａとの電気的な接続を確保するビアになるものであってもよいし、そのままビアになるものでなくてもよい。そのままビアになることができない場合、さらに無電解めっき（フィルアップめっき）を施して、ビアとすればよい。
このような製造方法によれば、半導体素子２１３を被覆する被覆絶縁層２２２の第５絶縁層２１２上への回路２２０ｂの形成、及び回路２２０ｂと半導体素子２１３の電極２１３ａとを電気的に接続するためのビアの形成を高精度に行うことができる。
また、本実施形態に係る半導体パッケージの製造方法は、図３に示すように、再配線回路を１層形成するものであってもよいし、２層以上形成するものであってもよい。具体的には、図３（ｌ）に示すように、電気回路を形成した後、再度、上記の各工程を施して、再配線回路を２層以上形成するようにしてもよい。
最後に、半導体素子２１３が２個以上ある場合は、隣り合う半導体素子の間で切断することによって、導体パッケージとしてもよい。また、このように切断して得られた半導体パッケージは、半導体素子が１個ずつであってもよいが、それに限定されない。例えば、それぞれの半導体パッケージに、２個以上の半導体素子を備えたものであってもよい。また、２個以上の半導体素子を備える場合、それらの半導体素子が、同種の機能を持つ半導体素子であってもよいし、異種の機能を持つ半導体素子であってもよい。
また、図４に示すように、凸部２１２ａ上に形成された回路２２０ｂ上に、はんだバンプ２２１を形成することが好ましい。そうすることによって、ビアや回路の形成をより高精度に行うことができる。このことは、半導体素子と他の電子部品との電気的接続を確保するためのはんだ量を低減することができることによると考えられる。すなわち、はんだバンプの狭ピッチ化等のために、このはんだバンプのはんだ量を少なくしても、半導体素子と他の電子部品との電気的接続を確保することができると考えられる。このことにより、隣り合うはんだバンプの連結によるはんだブリッジの発生を抑制し、よって、このはんだブリッジによる電気的短絡の発生を抑制できると考えられる。このことにより、ビアや回路の形成をより高精度に行うことができると考えられる。なお、図４は、本発明の実施形態に係る半導体パッケージの製造方法により得られた半導体パッケージを概略的に示す模式断面図である。そして、この半導体パッケージは、はんだバンプ２２１を形成したものである。すなわち、以下のようなことである。
得られた半導体パッケージは、被覆絶縁層の、回路が形成された面側に、樹脂バンプ等の凸部が形成されている。つまり、再配線層に凸部が形成されている。そして、半導体パッケージには、その凸部上にも再配線が形成されており、その凸部上にはんだバンプ等を搭載する。この半導体パッケージの、さらに、回路基板等の電子部品への半導体パッケージの実装に関しては、この凸部上に搭載されたバンプを介して接続される。このように、樹脂バンプ等の凸部上にはんだバンプを形成することから、前記凸部が形成されていない面、つまり、平面上にはんだバンプを形成するよりも凸部の高さ分のはんだバンプのはんだ量が少なくてすむ。このことにより、はんだバンプを小さくすることが可能である。つまり、電子部品と半導体パッケージとの電気的接続が、狭ピッチでのバンプ接続で実現可能である。よって、接続信頼性の向上にも寄与する。さらに、凸部である樹脂バンプの側面にも回路パターンを形成できることから、高密度に配線形成が可能である。
また、この半導体パッケージの回路と電気的に接続された回路を有する配線層を、半導体パッケージ上に形成することによって、いわゆる多層構造の半導体装置が得られる。すなわち、半導体パッケージを備え、この半導体パッケージの回路と電気的に接続された回路を有する配線層を１層以上有する半導体装置が得られる。
また、回路２２０ｂは、図３（ｌ）に示すように、被覆絶縁層２２２の第５絶縁層２１２の表面に対して、半導体素子２１３の主面に直交する方向に半導体素子２１３を投影した形状の外縁より外側にまで形成されていることが好ましい。すなわち、回路２２０ｂは、半導体素子２１３の幅を超えて広く形成されていることが好ましい。そうすることによって、他の電子部品との電気的な接続が確保しやすくなったり、多層構造の半導体装置を製造する際、配線層の回路との電気的な接続が確保しやすくなる。
次に、本実施形態の被覆工程について説明する。
被覆工程は、半導体素子２１３を埋設するように被覆し、半導体素子２１３の電極２１３ａ側の表面に、所定の形状の凸部２１２ａを有する被覆絶縁層２２２を形成することができる工程であれば、特に限定されない。具体的には、前記被覆工程が、前記凸部に対応する凹部を有する支持体の表面に、第５絶縁層を形成する第５絶縁層形成工程と、前記半導体素子の、前記電極が形成されている面が、前記第５絶縁層に接触するように、少なくとも１つ以上の前記半導体素子を、前記第５絶縁層に貼着する貼着工程と、前記第５絶縁層に貼着された半導体素子を埋設するように、封止樹脂で被覆する封止樹脂被覆工程と、前記封止樹脂を硬化させて、第６絶縁層を形成することにより、前記被覆絶縁層を形成する硬化工程と、前記支持体を、前記被覆絶縁層から剥離する支持体剥離工程とを備える工程が挙げられる。
はじめに、図３（ａ）及び図３（ｂ）に示すように、凸部２１２ａに対応する凹部２１１ａを有する支持体２１１の表面に、第５絶縁層２１２を形成する。この第５絶縁層２１２の形成は、支持体２１１の凹部２１１ａの形状を転写された第５絶縁層２１２を、支持体２１１上に形成することができれば、特に限定されない。なお、この工程は、第５絶縁層形成工程に相当する。
この支持体２１１は、凸部２１２ａに対応する凹部２１１ａを有するものであれば、特に限定されない。例えば、エッチング処理により、凹部２１１ａが形成されたステンレス鋼（ＳＵＳ）板等の金属板、及び凹部２１１ａが形成された有機基材等が挙げられる。また、支持体２１１は、第５絶縁層２１２からの離型性を高めるために、表面に離型処理されたものであってもよく、表面に離型性を有するコーティング剤を塗布したものであってもよい。
また、第５絶縁層２１２は、上述したような本実施形態の樹脂シートで形成される。第５絶縁層２１２を硬化させる条件等は、特に限定されず、上述した条件を適宜使用可能である。
次に、図３（ｃ）に示すように、半導体素子２１３の、電極２１３ａが形成されている面が、第５絶縁層に接触するように、少なくとも１つ以上の半導体素子２１３を、第５絶縁層２１２に貼着する。なお、この工程は、貼着工程に相当する。
次に、図３（ｄ）及び図３（ｅ）に示すように、第５絶縁層２１２に貼着された半導体素子２１３を埋設するように、封止樹脂２１５で被覆する。この工程は、封止樹脂被覆工程に相当する。この封止樹脂被覆工程は、封止樹脂を塗布する工程であってもよいが、図３（ｄ）及び図３（ｅ）に示すように、封止樹脂２１５と、封止樹脂２１５を支持する基材２１６とからなる樹脂シート又は樹脂フィルム２１４を被覆し、押圧することによって、第５絶縁層２１２に貼着された半導体素子２１３を埋設するように、封止樹脂２１５で被覆する工程等が好ましく用いられる。このような樹脂シート又は樹脂フィルム２１４を用いると、広い面積を容易に被覆することができるので、被覆可能な半導体素子の数を多くすることが可能である。すなわち、同時に製造できる半導体パッケージの数を増やすことが可能である。また、樹脂シート又は樹脂フィルム２１４を用いると、例えば、大判化での製造に際して、形成する第１絶縁層が、ワーク面内での厚み精度を確保する点でも、好ましい。なお、封止樹脂としては、特に限定されず、すなわち、このような樹脂シート又は樹脂フィルムに限らず、例えば、粉封止材や液状封止材を用いることができる。また、この粉封止材や液状封止材は、封止樹脂被覆工程を、封止樹脂を塗布する工程で行う場合の、封止樹脂として用いることができる。
また、この封止樹脂２１５は、第５絶縁層２１２に貼着された半導体素子２１３を埋設するように被覆させた後、硬化等によって、絶縁層を形成できるものであれば、特に限定されない。具体的には、この封止樹脂２１５は、硬化等によって、図３（ｆ）に示すような第６絶縁層２１５を形成できるもの等が挙げられる。また、封止樹脂２１５は、硬化性樹脂を含む、樹脂シート又は樹脂フィルムであることが好ましい。このような封止樹脂であれば、上述したように、広い面積を容易に被覆することができるので、被覆可能な半導体素子の数を多くすることが可能である。また、封止樹脂２１５は、封止樹脂だけではなく、充填材を含むことが好ましい。そして、この充填材としては、封止樹脂に含有される充填材であれば、特に限定されない。例えば、無機微粒子等の無機充填材や、有機微粒子等が挙げられる。また、充填材としては、無機充填材が好ましい。すなわち、封止樹脂２５は、硬化性樹脂と無機充填材とを含む、樹脂シート又は樹脂フィルムであることがより好ましい。このような封止樹脂であれば、得られた絶縁層が、他の絶縁層や半導体素子等とのそりの発生を抑制することができる。このことは、他の絶縁層や半導体素子等との熱膨張率を、含有される無機充填材によって、近似させることが可能であるためであると考えられる。これらのことから、硬化性樹脂と無機充填材とを含む、樹脂シート又は樹脂フィルムを、封止樹脂２１５として用いることによって、耐熱性、成形物の低反り、及び低熱線膨張化の点から、好ましい。また、封止樹脂２１５に含まれる硬化性樹脂が、例えば、エポキシ樹脂、アクリル樹脂、ポリカーボネイト樹脂、ポリイミド樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンエーテル樹脂、シアネート樹脂、ベンゾオキサジン樹脂、及びビスマレイミド樹脂等の熱硬化性樹脂等が挙げられる。また、封止樹脂１５に含まれる無機充填材は、他の絶縁層や半導体素子等との熱膨張率を合わせるように調整可能なものであれば、特に限定されず、例えば、シリカ微粒子等の無機微粒子等が挙げられる。また、封止樹脂２１５に含まれる有機微粒子は、他の絶縁層や半導体素子等との熱膨張率の違いにより熱時に発生する応力を緩和可能なものであれば、特に限定されず、例えば、ゴム粒子等が挙げられる。ここでの基材２１６は、樹脂シート又は樹脂フィルム２２４の押圧によって、形状を維持できるものであれば、特に限定されない。具体的には、ＰＥＴ基板等の有機基板、ガラス基板、及びＳＵＳ板等の金属板等が挙げられる。また、基板２１６としては、封止樹脂２１５からの離型性を高めるために、表面に離型処理されたものであってもよく、表面に離型性を有するコーティング剤を塗布したものであってもよい。
より好ましくは、本実施形態においては、前記封止樹脂層と前記被覆絶縁層が同じ樹脂組成物からなることが望ましい。そうすることにより、封止樹脂層と被覆絶縁層の熱膨張率（ＣＴＥ）が合致するため、半導体パッケージにおけるソリをより低減することができると考えられる。
次に、封止樹脂２１５を硬化させて、第６絶縁層２１５を形成する。そうすることにより、第５絶縁層２１２及び第６絶縁層２１５からなる被覆絶縁層２２２が形成される。封止樹脂２１５を硬化させる条件は、特に限定されない。封止樹脂２１５に含まれる硬化性樹脂が熱硬化性樹脂であれば、その樹脂が硬化できる加熱条件であればよい。なお、この工程は、硬化工程に相当する。その後、図３（ｆ）に示すように、樹脂シート又は樹脂フィルム２１４の基材２１６を剥離してもよい。基材２１６は、剥離しなくてもよく、また、支持体剥離工程の後に剥離してもよい。
最後に、図３（ｇ）に示すように、支持体２１１を、被覆絶縁層２２２の第５絶縁層２１２から剥離する。そうすることによって、被覆絶縁層２２２が形成される。なお、この工程は、支持体剥離工程に相当する。
被覆工程として、このような被覆工程を適用することにより、被覆工程を容易に行うことができる。すなわち、所定の凸部を有する被覆絶縁層を容易に形成することができる。よって、本実施形態に係る半導体パッケージの製造方法を容易に行うことができる。
また、半導体素子２１３を、被覆絶縁層２２２を構成する一方の絶縁層、具体的には、第５絶縁層２１２に貼着させた状態で、もう一方の絶縁層である第６絶縁層２１５を形成して、被覆絶縁層２２２を形成するので、半導体素子２１３のずれの発生を抑制できる。また、半導体素子２１３を、第５絶縁層２１２に固着させた状態で、被覆工程を行うので、第５絶縁層２１２の存在により、半導体素子を被覆絶縁層で被覆された構造物にそりが発生することも抑制できる。
以上説明したように、本発明の一局面に係る、絶縁層を有する絶縁樹脂シートは、前記絶縁層が、１分子中に２個以上のエポキシ基を持つ、固形状エポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも３５５ｎｍにおいて４００ｃｍ−１以下であることを特徴とする。このような構成とすることによって、密着性が良くなり、本発明の樹脂シートを用いることによって、回路や半導体パッケージにおけるパッド部の引っ張り強度が向上する。また、このように固形状エポキシ樹脂と液状エポキシ樹脂を併用することによって、回路や電子部品の埋め込み性が向上すると考えられる。
さらに、前記絶縁層において、外表面からレーザ加工により形成された溝に金属体が埋め込まれていることが好ましい。そのような態様において、本発明の効果はより発揮され得る。
また、前記絶縁樹脂シートにおいて、前記絶縁層がさらに無機フィラーを含有することが好ましい。それにより、樹脂シートのめっき密着性が向上する。
本発明の他の局面に係る回路基板は、前記絶縁樹脂シートの前記絶縁層に、さらに回路が埋め込まれてなることを特徴とする。そのような態様において、本発明の効果はより発揮され得る。
本発明のさらに他の局面に係る半導体パッケージは、前記絶縁樹脂シートの前記絶縁層に、さらに回路および半導体素子が埋め込まれてなることを特徴とする。そのような態様において、本発明の効果はより発揮され得る。
本発明のさらに他の局面に係る半導体パッケージは、主面上に電極を有する半導体素子、前記電極が形成されている面を被覆する被覆絶縁層、前記被覆絶縁層の外表面側からレーザ加工することにより形成された溝に金属体が埋め込まれた回路、前記半導体素子の背面に形成された封止樹脂層を備えた半導体パッケージであって、前記被覆絶縁層が上述の絶縁樹脂シートであることを特徴とする。そのような態様において、本発明の効果はより発揮され得る。
前記半導体パッケージにおいて、前記封止樹脂層が硬化性樹脂と無機フィラーとを含むことがより好ましい。それにより、上述の効果に加えてさらに密着性および回路の信頼性がより向上すると考えられる。
さらに、前記半導体パッケージにおいて、前記封止樹脂層と前記被覆絶縁層が同じ樹脂組成物からなることが好ましい。それにより、上述の効果に加えてさらに半導体パッケージの反りをより抑えることができると考えられる。
本発明を、実施例を用いてさらに具体的に説明するが、本発明はこれらの実施例により何ら限定されない。
まず、本実施例で用いた材料は次の通りである。
・固形状エポキシ樹脂：トリスフェノール型多官能エポキシ樹脂、「ＶＧ３１０１」プリンテック製
・固形状エポキシ樹脂：ナフタレン骨格を有する多官能エポキシ樹脂、「ＨＰ４７１０」ＤＩＣ製
・固形状エポキシ樹脂：トリフェニルメタン型多官能エポキシ樹脂、「ＥＰＰＮ５０２Ｈ」日本化薬製
・液状エポキシ樹脂：ビスフェノールＡ型液状エポキシ樹脂、「８５０Ｓ」ＤＩＣ製
・アミン系硬化剤：４，４’−ジアミノジフェニルスルフォン、「４，４’−ＤＤＳ」和光純薬製
・アミン系硬化剤：ジシアンジアミド、「Ｄｉｃｙ」日本カーバイド製
・フェノール硬化剤：α，α−ビス（４−ヒドロキシフェニル）−４−（４−ヒドロキシ−α，α−ジメチルベンジル）−エチルベンゼン、「ＴｒｉｓＰ−ＰＡ」本州化学製
・硬化促進剤：２−エチル−４−メチルイミダゾール、「２Ｅ４ＭＺ」四国化成製
・シランカップリング剤：３−グリシドキシプロピルトリメトキシシラン、「ＫＢＭ４０３」信越化学製
・レベリング剤：フッ素系レベリング剤、「Ｆ４７７」ＤＩＣ製
・無機フィラー：球状シリカ「ＳＯ−Ｃ２」アドマテックス製（平均粒径 ０．５μｍ）
・溶剤：メチルエチルケトン（ＭＥＫ）
・溶剤：ジメチルホルムアミド（ＤＭＦ）
［実施例１］
＜絶縁樹脂シートの製造＞
下記表１の配合例１に示す配合で溶剤に材料を溶解し、樹脂ワニスを得た。得られた樹脂ワニスを離型処理を施した厚さ３８μｍのＰＥＴ製のキャリアフィルムにバーコータで塗工し、１３０℃で５分間乾燥させ、溶剤を除去した。得られたキャリア付き絶縁樹脂シートの樹脂厚みは５０μｍであった。
このキャリア付き樹脂シートに、１ｍｍ間隔でカッターナイフにて切り込みを１０本いれ、シートの割れ・欠けを確認したところ、割れ・欠けはなかった。
また、この樹脂シートを２００℃で６０分硬化し、キャリアフィルムから剥離した後、樹脂シートをＳＩＩナノテクノロジー社「ＤＭＳ６１００」装置の引張モードにて粘弾性挙動を測定し、ガラス転移点温度（Ｔｇ）を測定したところ、２００℃を示した。なお、Ｔｇは周波数 １０Ｈｚ、ｔａｎδの極大値とした。
＜樹脂組成物硬化物の吸収係数の測定＞
フィラーを加える前の樹脂組成物をスライドガラス上に、アプリケータを用いて１０μｍ厚で塗布し、２００℃にて６０分間効果させたサンプルの透過率を測定し、次式によって吸収係数（α）を算出した。
α（ｃｍ−１）＝−ｄ−１・（−ｌｎ（％Ｔ／１００））
α：吸収係数（ｃｍ−１）
ｄ：膜厚（ｃｍ）
％Ｔ：透過率（％）
実施例１にける吸収係数は、６０ｃｍ−１であった。
＜レーザ加工性評価基板作製＞
得られた樹脂シートを、厚さ１８μｍの銅箔をエッチングにて除去した厚さ０．８ｍｍの銅張積層板に真空ラミネータにて貼り合わせ、キャリアフィルムを剥離した後、オーブンで２００℃にて６０分硬化させた。得られた積層板をレーザ加工面粗度および加工性評価基板として使用した。
＜レーザ加工面粗度＞
上記で得られた基板上に３５５ｎｍのＵＶ−ＹＡＧレーザ（ｅｓｉ社製）を用いて、０．６ｍｍφ、深さ１０μｍのパッド部を形成した。このパッド面の表面粗さをレーザ顕微鏡（オリンパス社製ＯＬＳ３０００）にて測定したところ、１．０μｍであった。
＜レーザ加工性評価＞
上記で得られた基板を波長３５５ｎｍのＵＶ−ＹＡＧレーザ（ｅｓｉ社製）を用いて、１５μｍの深さの溝を５ｍ加工するのに要する時間を計測したところ、４８秒であった。
＜パッド引っ張り強度評価用基板作製＞
上記で得られたレーザ加工性評価基板にアクリル酸−スチレン−アクリル酸２−エチルヘキシルの３元系共重合体（配合比：アクリル酸２５質量％、スチレン５５質量％、アクリル酸２−エチルヘキシル２０質量％）と、紫外線吸収剤である「ＴＩＮＵＶＩＮ ５７１」（λｍａｘ（吸収極大）：３４４ｎｍ）とを含有する樹脂組成物を固形分２０％のＩＰＡ溶液とし、スピンコート法で塗布、１２０℃で６０分乾燥し、樹脂被膜を作成した（樹脂被膜形成工程）。
この基板上に、０．６ｍｍφ、深さ１０μｍのパッド用穴（回路のパッド部を形成するための溝凹み）を３５５ｎｍＵＶ−ＹＡＧレーザにて形成した（パッド部形成工程）。
次に、この基材をクリーナーコンディショナー（界面活性剤溶液、ｐＨ＜１：ローム＆ハース電子材料（株）製Ｃ／Ｎ３３２０）中に浸漬し、その後、水洗した。そして、過硫酸ナトリウム−硫酸系のｐＨ＜１のソフトエッチング剤でソフトエッチング処理した。そして、ＰＤ４０４（シプレイ・ファーイースト（株）製、ｐＨ＜１）を用いてプリディップ工程を行った。そして、塩化第一錫と塩化パラジウムを含むｐＨ１の酸性Ｐｄ−Ｓｎコロイド溶液（ＣＡＴ４４、シプレイ・ファーイースト（株）製）に浸漬することにより、無電解銅メッキの核となるパラジウムをスズ−パラジウムコロイドの状態で絶縁基材に被着させた（触媒被着工程）。
そして、絶縁基材をｐＨ＜１のアクセラレータ薬液（ＡＣＣ１９Ｅ、シプレイ・ファーイースト（株）製）に浸漬することによりパラジウム核を発生させた。そして、絶縁基材をｐＨ１４の５％水酸化ナトリウム水溶液中に超音波処理しながら１０分間浸漬した（被膜除去工程）。
次いで、絶縁基材を無電解銅メッキ液（ＣＭ３２８Ａ、ＣＭ３２８Ｌ、ＣＭ３２８Ｃ、シプレイ・ファーイースト（株）製）に浸漬することにより無電解銅メッキ処理を行った（メッキ処理工程）。
＜パッド引っ張り強度＞
上記で形成した０．６ｍｍφ、銅厚さ １０μｍのパッドの引っ張り強度を以下の方法で測定した。
使用した装置：Ｄａｇｅ社製 万能型ボンドテスター４０００
ロードセル
ＨＢＰ １０Ｋｇ
試験速度 １００μ／ｓ
プローブ φ０．９ｍｍ，先端 φ０．５ｍｍ
先端部にハンダをつけたプローブを加熱しパッドの表面に接触させ、プローブを２６０℃まで加熱し、ハンダを溶融させパッドにハンダをなじませた。プローブを室温まで冷却し、プローブとパッドを固着した。基板からパッドが剥離するまでプローブを引っ張り上げ、破壊時の強度を測定した。なお、破壊強度をパッドの面積で除した値をパッド引っ張り強度強度（Ｎ／ｍｍ２）とした。
その結果、実施例１の引っ張り強度は１５Ｎ／ｍｍ２であった。
［実施例２］
下記表１に示す配合に変更した以外は実施例１と同様にしてキャリア付き絶縁樹脂シートを作製し、実施例１と同様に、吸収係数、シートの割れ・欠け、硬化物のＴｇ、レーザ加工面粗度、レーザ加工性及びパッド部引っ張り強度を評価した。その結果、吸収係数は１４０ｃｍ−１で、シートの割れ・欠けはなく、硬化物Ｔｇは２４０℃であった。また、レーザ加工面粗度は０．８μｍ、レーザ加工速度は１８秒であった。そして、パッド部引っ張り強度は１０Ｎ／ｍｍ２であった。
［実施例３］
下記表１に示す配合に変更した以外は実施例１と同様にしてキャリア付き絶縁樹脂シートを作製し、実施例１と同様に、吸収係数、シートの割れ・欠け、硬化物のＴｇ、レーザ加工面粗度、レーザ加工性及びパッド部引っ張り強度を評価した。その結果、吸収係数は２２０ｃｍ−１で、シートの割れ・欠けはなく、硬化物Ｔｇは２５０℃であった。また、レーザ加工面粗度は０．８μｍ、レーザ加工速度は１６秒であった。そして、パッド部引っ張り強度は５Ｎ／ｍｍ２であった。
［実施例４］
下記表１に示す配合に変更した以外は実施例１と同様にしてキャリア付き絶縁樹脂シートを作製し、実施例１と同様に、吸収係数、シートの割れ・欠け、硬化物のＴｇ、レーザ加工面粗度、レーザ加工性及びパッド部引っ張り強度を評価した。その結果、吸収係数は１４０ｃｍ−１で、シートの割れ・欠けはなく、硬化物Ｔｇは２００℃であった。また、レーザ加工面粗度は１．０μｍ、レーザ加工速度は１８秒であった。そして、パッド部引っ張り強度は１５Ｎ／ｍｍ２であった。
［比較例１］
下記表１に示す配合に変更した以外は実施例１と同様にしてキャリア付き絶縁樹脂シートを作製し、実施例１と同様に、吸収係数、シートの割れ・欠け、硬化物のＴｇ、レーザ加工面粗度、レーザ加工性及びパッド部引っ張り強度を評価した。その結果、吸収係数は６５０ｃｍ−１で、シートの割れ・欠けはなく、硬化物Ｔｇは２５０℃であった。また、レーザ加工面粗度は０．６μｍ、レーザ加工速度は１６秒であった。そして、パッド部引っ張り強度はわずか１Ｎ／ｍｍ２であった。
Figure 2016039238
 表中、配合の数値はいずれも質量部である。
以上の結果により、本発明の絶縁樹脂シートを使用することによって、パッド部の引っ張り強度が向上することが示された。吸収係数が４００ｃｍ−１を超える比較例１では、レーザ加工性は得られるもののパッド部引っ張り強度にかなり劣る結果となった。
このようにパッド部引っ張り強度が向上することにより、密着性により優れた回路基板を得ることが可能となる。
特に実施例２〜４の結果より、前記吸収係数が１００〜３００ｍ−１程度であれば、レーザ加工速度とパッド部引っ張り強度を両立することができることがわかった。一方、前記吸収係数が１００ｍ−１未満となると、引っ張り強度は得られるものの、レーザ加工性にはやや劣る結果となった（実施例１）。

Claims (8)

  1. 絶縁層を有する絶縁樹脂シートであって、
    前記絶縁層が、１分子中に２個以上のエポキシ基を持つ、固形状エポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも３５５ｎｍにおいて４００ｃｍ−１以下であることを特徴とする、絶縁樹脂シート。
  2. 前記絶縁層において、外表面からレーザ加工により形成された溝に金属体が埋め込まれている、請求項１に記載の絶縁樹脂シート。
  3. 前記絶縁層がさらに無機フィラーを含有する、請求項１または２に記載の絶縁樹脂シート。
  4. 請求項１〜３のいずれかに記載の絶縁樹脂シートの前記絶縁層に、さらに回路が埋め込まれてなる、回路基板。
  5. 請求項１〜３のいずれかに記載の絶縁樹脂シートの前記絶縁層に、さらに回路および半導体素子が埋め込まれてなる、半導体パッケージ。
  6. 主面上に電極を有する半導体素子、前記電極が形成されている面を被覆する被覆絶縁層、前記被覆絶縁層の外表面側からレーザ加工することにより形成された溝に金属体が埋め込まれた回路、前記半導体素子の背面に形成された封止樹脂層を備えた半導体パッケージであって、前記被覆絶縁層が請求項１〜３のいずれかに記載の絶縁樹脂シートである、半導体パッケージ。
  7. 前記封止樹脂層が硬化性樹脂と無機フィラーとを含む請求項６に記載の半導体パッケージ。
  8. 前記封止樹脂層と前記被覆絶縁層が同じ樹脂組成物からなる請求項６または７に記載の半導体パッケージ。
JP2014161231A 2014-08-07 2014-08-07 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ Active JP6388202B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014161231A JP6388202B2 (ja) 2014-08-07 2014-08-07 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014161231A JP6388202B2 (ja) 2014-08-07 2014-08-07 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2016039238A true JP2016039238A (ja) 2016-03-22
JP6388202B2 JP6388202B2 (ja) 2018-09-12

Family

ID=55530087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014161231A Active JP6388202B2 (ja) 2014-08-07 2014-08-07 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Country Status (1)

Country Link
JP (1) JP6388202B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018085452A (ja) * 2016-11-24 2018-05-31 株式会社ジェイデバイス 半導体装置及びその製造方法
KR20190130485A (ko) * 2018-05-14 2019-11-22 아지노모토 가부시키가이샤 밀봉용 수지 조성물층, 지지체 부착 수지 시트, 밀봉용 수지 경화층, 반도체 패키지 및 반도체 장치
CN110741471A (zh) * 2017-06-23 2020-01-31 应用材料公司 用于先进封装应用的再分布层形成的方法
JP2020096049A (ja) * 2018-12-11 2020-06-18 株式会社Ｓｓテクノ 半導体パッケージの製造方法および半導体パッケージ
JP2020113748A (ja) * 2018-12-28 2020-07-27 旭化成株式会社 半導体装置、及びその製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120432A (ja) * 1986-11-10 1988-05-24 Toshiba Chem Corp 半導体素子
JP2003008223A (ja) * 2001-06-25 2003-01-10 Kyocera Corp 多層配線基板およびその製造方法
JP2006124434A (ja) * 2004-10-26 2006-05-18 Matsushita Electric Works Ltd エポキシ樹脂無機複合シート及び成形品
JP2006176795A (ja) * 2006-02-16 2006-07-06 Sumitomo Bakelite Co Ltd 多層プリント配線板用層間絶縁樹脂組成物
JP2009104083A (ja) * 2007-10-25 2009-05-14 Panasonic Electric Works Co Ltd 光導波路
JP2011074124A (ja) * 2009-09-29 2011-04-14 Panasonic Electric Works Co Ltd 樹脂組成物、樹脂組成物の製造方法、樹脂ワニス、プリプレグ、金属張積層板、及びプリント配線板
JP2011082404A (ja) * 2009-10-09 2011-04-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2011170369A (ja) * 2006-11-15 2011-09-01 Taiyo Holdings Co Ltd 光硬化性・熱硬化性樹脂組成物、硬化物及びプリント配線板
JP2011243790A (ja) * 2010-05-19 2011-12-01 Panasonic Electric Works Co Ltd 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板
JP2012097229A (ja) * 2010-11-04 2012-05-24 Gun Ei Chem Ind Co Ltd エポキシ樹脂用硬化剤組成物の製造方法、及び熱硬化性成形材料の製造方法
JP2012104757A (ja) * 2010-11-12 2012-05-31 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2013069808A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2014029958A (ja) * 2012-07-31 2014-02-13 Ajinomoto Co Inc 半導体装置の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120432A (ja) * 1986-11-10 1988-05-24 Toshiba Chem Corp 半導体素子
JP2003008223A (ja) * 2001-06-25 2003-01-10 Kyocera Corp 多層配線基板およびその製造方法
JP2006124434A (ja) * 2004-10-26 2006-05-18 Matsushita Electric Works Ltd エポキシ樹脂無機複合シート及び成形品
JP2006176795A (ja) * 2006-02-16 2006-07-06 Sumitomo Bakelite Co Ltd 多層プリント配線板用層間絶縁樹脂組成物
JP2011170369A (ja) * 2006-11-15 2011-09-01 Taiyo Holdings Co Ltd 光硬化性・熱硬化性樹脂組成物、硬化物及びプリント配線板
JP2009104083A (ja) * 2007-10-25 2009-05-14 Panasonic Electric Works Co Ltd 光導波路
JP2011074124A (ja) * 2009-09-29 2011-04-14 Panasonic Electric Works Co Ltd 樹脂組成物、樹脂組成物の製造方法、樹脂ワニス、プリプレグ、金属張積層板、及びプリント配線板
JP2011082404A (ja) * 2009-10-09 2011-04-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2011243790A (ja) * 2010-05-19 2011-12-01 Panasonic Electric Works Co Ltd 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板
JP2012097229A (ja) * 2010-11-04 2012-05-24 Gun Ei Chem Ind Co Ltd エポキシ樹脂用硬化剤組成物の製造方法、及び熱硬化性成形材料の製造方法
JP2012104757A (ja) * 2010-11-12 2012-05-31 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2013069808A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2014029958A (ja) * 2012-07-31 2014-02-13 Ajinomoto Co Inc 半導体装置の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7028553B2 (ja) 2016-11-24 2022-03-02 株式会社アムコー・テクノロジー・ジャパン 半導体装置及びその製造方法
JP2018085452A (ja) * 2016-11-24 2018-05-31 株式会社ジェイデバイス 半導体装置及びその製造方法
KR102531498B1 (ko) * 2017-06-23 2023-05-12 어플라이드 머티어리얼스, 인코포레이티드 재분배 층을 형성하기 위한 방법 및 패키징 방법
JP2022070930A (ja) * 2017-06-23 2022-05-13 アプライド マテリアルズ インコーポレイテッド 先進的なパッケージアプリケーションのための再配線層形成の方法
CN110741471B (zh) * 2017-06-23 2023-10-20 应用材料公司 用于先进封装应用的再分布层形成的方法
JP7201851B2 (ja) 2017-06-23 2023-01-10 アプライド マテリアルズ インコーポレイテッド 先進的なパッケージアプリケーションのための再配線層形成の方法
JP2020524902A (ja) * 2017-06-23 2020-08-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 先進的なパッケージアプリケーションのための再配線層形成の方法
JP7023301B2 (ja) 2017-06-23 2022-02-21 アプライド マテリアルズ インコーポレイテッド 先進的なパッケージアプリケーションのための再配線層形成の方法
CN110741471A (zh) * 2017-06-23 2020-01-31 应用材料公司 用于先进封装应用的再分布层形成的方法
KR20200012035A (ko) * 2017-06-23 2020-02-04 어플라이드 머티어리얼스, 인코포레이티드 진보된 패키징 응용들을 위한 재분배 층 형성 방법
TWI772436B (zh) * 2017-06-23 2022-08-01 美商應用材料股份有限公司 用於先進封裝應用的重分佈層形成之方法
KR20190130485A (ko) * 2018-05-14 2019-11-22 아지노모토 가부시키가이샤 밀봉용 수지 조성물층, 지지체 부착 수지 시트, 밀봉용 수지 경화층, 반도체 패키지 및 반도체 장치
KR102560185B1 (ko) 2018-05-14 2023-07-28 아지노모토 가부시키가이샤 밀봉용 수지 조성물층, 지지체 부착 수지 시트, 밀봉용 수지 경화층, 반도체 패키지 및 반도체 장치
JP7323116B2 (ja) 2018-12-11 2023-08-08 株式会社Ｓｓテクノ 半導体パッケージの製造方法および半導体パッケージ
JP2020096049A (ja) * 2018-12-11 2020-06-18 株式会社Ｓｓテクノ 半導体パッケージの製造方法および半導体パッケージ
JP2020113748A (ja) * 2018-12-28 2020-07-27 旭化成株式会社 半導体装置、及びその製造方法
JP7370229B2 (ja) 2018-12-28 2023-10-27 旭化成株式会社 半導体装置、及びその製造方法

Also Published As

Publication number Publication date
JP6388202B2 (ja) 2018-09-12

Similar Documents

Publication Publication Date Title
JP4170839B2 (ja) 積層シート
JP6388202B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
TWI494337B (zh) 電路基板用環氧樹脂組成物，預浸體，積層板，樹脂片，印刷佈線板用積層基材，印刷佈線板及半導體裝置
JP4961761B2 (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体接続用基板ならびに半導体装置
JP5109411B2 (ja) 電子機器用接着剤組成物およびそれを用いた電子機器用接着剤シート、電子部品
JP5446864B2 (ja) 多層プリント配線板用絶縁樹脂組成物、基材付き絶縁樹脂シート、多層プリント配線板及び半導体装置
TWI677529B (zh) 環氧樹脂組成物、薄膜狀環氧樹脂組成物、硬化物及電子裝置
TWI679219B (zh) 電子材料用環氧樹脂組成物、其硬化物及電子構件
TW201034094A (en) Method for manufacturing semiconductor package, method for encapsulating semiconductor, and solvent-borne semiconductor encapsulating epoxy resin composition
JP4994743B2 (ja) フィルム状接着剤及びそれを使用する半導体パッケージの製造方法
JP6425062B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
TW202035631A (zh) 接著劑組成物、膜狀接著劑、接著片及半導體裝置的製造方法
TW202045676A (zh) 接著劑組成物、膜狀接著劑、接著片及半導體裝置的製造方法
JP2016066789A (ja) 配線基板の製造方法、および半導体パッケージの製造方法
JP6439960B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
JP5354841B2 (ja) 半導体装置及びその製造方法
JP6662074B2 (ja) 接着フィルム
JP2009091566A (ja) 接着剤組成物およびそれを用いた接着剤シート
JP2019179844A (ja) ソルダーレジスト形成用の樹脂シート、回路基板、および半導体パッケージ
JP2014192446A (ja) 電子部材の製造方法
TWI616475B (zh) Resin sheet
TWI633141B (zh) 樹脂片
JP2005247953A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート
WO2023047594A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2023157846A1 (ja) フィルム状接着剤及びその製造方法、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180802

R151 Written notification of patent or utility model registration

Ref document number: 6388202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151