KR101151255B1 - 반도체 칩의 재배선층 형성 장치 및 방법 - Google Patents

반도체 칩의 재배선층 형성 장치 및 방법 Download PDF

Info

Publication number
KR101151255B1
KR101151255B1 KR1020100116031A KR20100116031A KR101151255B1 KR 101151255 B1 KR101151255 B1 KR 101151255B1 KR 1020100116031 A KR1020100116031 A KR 1020100116031A KR 20100116031 A KR20100116031 A KR 20100116031A KR 101151255 B1 KR101151255 B1 KR 101151255B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
passivation film
redistribution layer
roll
redistribution
Prior art date
Application number
KR1020100116031A
Other languages
English (en)
Other versions
KR20120055748A (ko
Inventor
김도형
박준영
한승철
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100116031A priority Critical patent/KR101151255B1/ko
Publication of KR20120055748A publication Critical patent/KR20120055748A/ko
Application granted granted Critical
Publication of KR101151255B1 publication Critical patent/KR101151255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩의 재배선층 형성 장치 및 방법에 관한 것으로서, 더욱 상세하게는 롤-투-롤(roll to roll) 기반의 그라비어 인쇄법을 이용한 반도체 칩의 재배선층 형성 장치 및 방법에 관한 것이다.
즉, 본 발명은 롤-투-롤(roll to roll) 기반의 그라비어 인쇄법 및 컨베이어와 같은 이송법을 포함하는 연속 공정을 이용하여, 개개의 반도체 칩에 패시베이션 막 및 재배선층을 형성하고, 재배선층의 볼 부착자리에 솔더볼까지 솔더링하여 부착시킬 수 있도록 함으로써, 대량생산 및 저비용 생산을 실현할 수 있도록 한 반도체 칩의 재배선층 형성 장치 및 방법을 제공하고자 한 것이다.

Description

반도체 칩의 재배선층 형성 장치 및 방법{Continuous RDL process using gravure printing}
본 발명은 반도체 칩의 재배선층 형성 장치 및 방법에 관한 것으로서, 더욱 상세하게는 롤-투-롤(roll to roll) 기반의 그라비어 인쇄법을 이용한 반도체 칩의 재배선층 형성 장치 및 방법에 관한 것이다.
통상적으로, 반도체 소자의 웨이퍼 공정에는 회로 구성을 위한 트랜지스터(transistor) 형성 공정과, 반도체 소자를 외부로부터 보호하기 위하여 패시베이션(passivation)막을 형성하는 공정과, 전도성의 금속 배선라인인 재배선층(RDL: Redistribution layer)을 형성하는 공정 등이 포함되어 있다.
상기 재배선층은 소정의 배열을 갖는 금속 배선라인으로서, 도금 등의 패터닝(patterning) 방법을 이용하여 형성되고, 상기 패시베이션 막(passivation layer)은 절연층으로서 외부로부터의 기계적 충격, 수분, 각종 이물질 등을 차단하여 반도체 소자 자체를 보호하는 역할을 한다.
첨부한 도 3은 종래의 웨이퍼 레벨 패키지의 일부 단면을 보여주는 도면으로서, 이를 참조로 종래의 재배선층 형성 과정을 설명하면 다음과 같다.
먼저, 반도체 칩(10, 실리콘 기판)위에 제1패시베이션 막(14)이 형성된다.
이때, 반도체 칩(10)상에 소정의 배열을 이루는 다수의 금속패드 즉, 본딩패드(12)상에는 제1패시베이션 막(14)이 도포되지 않는데, 그 이유는 본딩패드(12)상에 반도체 소자를 작동시키는 전압 등을 인가받기 위한 일종의 금속배선라인인 재배선(16)층의 일단부가 접착되기 때문이다.
다음으로, 상기 본딩패드(12)를 제외한 제1패시베이션 막(14)의 표면에는 폴리이미드(Polyimide) 재질의 제2-1패시베이션막(18)이 형성된다.
이어서, 상기 본딩패드(12)와 제2-1패시베이션 막(18)상에 소정의 금속배선라인을 이루는 재배선층(16)들을 형성하게 되는데, 이 재배선층(16)의 일단부는 본딩패드(12)상에 도전 가능하게 접착되고, 동시에 재배선층(16)의 타단부는 솔더볼(30)이 부착되는 자리까지 연장된다.
다음으로, 솔더볼(30)이 부착되어질 재배선층(16)의 타끝단부를 제외하고, 나머지 제2-1패시베이션 막(18)의 표면상에 제2-2패시베이션 막(20)이 형성된다.
상기 제2-2패시베이션 막(20)은 제2-1패시베이션 막(18)과 동일한 재질 및 방법으로 형성되어, 재배선층(16)들을 밀봉하면서 외부로부터의 기계적 충격, 수분, 각종 이물질 등이 재배선층(16)으로 침투하는 것을 차단하는 기능을 하고, 동시에 서로 인접하는 재배선층(16)간의 쇼트 현상을 방지하는 절연 역할을 하게 된다.
이어서, 상기 제2-2패시베이션 막(20)을 통해 노출된 재배선층(16)의 타끝단부 즉, 솔더볼(30)이 부착될 자리에는 금속 재질의 전극단자인 언더 범프 메탈(22: Under Bump Matal, 이하 UBM으로 칭함)이 형성되고, 이 UBM(22)상에 솔더볼(30)을 융착시킴으로써, 웨이퍼 레벨 패키지가 완성된다.
그러나, 종래의 웨이퍼 레벨 패키지에서 패시베이션 막과 재배선을 형성하는 공정이 시간상 너무 오래 걸리는 단점이 있다.
즉, 종래 기술에 따른 상기 제2-1 및 제2-2패시베이션 막(18,20)은 그 재질이 폴리이미드(Polyimide)로서, 제1패시베이션 막(14)의 상면에 재배선(16)을 사이에 두고 형성되되, 본딩패드 또는 UBM이 부착되는 부위가 노출되도록 하는 PI 패터닝(PI patterning) 및 포토 레지스트를 이용한 노광(Exposure & align) 공정과, 제1패시베이션 막을 경화시키기 위한 PI 큐어 및 디벨롭 공정(cure/develop) 공정 등 여러 단계의 공정으로 거쳐 형성됨에 따라, 공정수 및 시간이 많이 들고 그에 따라 제조 비용이 상승하는 문제점이 있었다.
또한, 각 패시베이션 막을 형성하는 과정중에 재배선을 형성하는 과정이 더 진행됨에 따라, 공정수가 더 가중됨과 더불어 작업 시간이 오래 걸리는 단점이 있다.
특히, 웨이퍼 레벨에서 재배선층을 형성하는 공정에서, 스핀 코팅(spin coating) 및 사진식각 공정 등을 사용하므로 원재료 손실(loss)이 많이 발생하고, 또한 식각공정시 발생하는 폐기물 및 세척용액의 처리 문제가 따르는 단점이 있다.
본 발명은 상기와 같은 종래의 문제점을 감안하여 안출한 것으로서, 롤-투-롤(roll to roll) 기반의 그라비어 인쇄법 및 컨베이어와 같은 이송법을 포함하는 연속 공정을 이용하여, 개개의 반도체 칩에 패시베이션 막 및 재배선층을 형성하고, 재배선층의 볼 부착자리에 솔더볼까지 솔더링하여 부착시킬 수 있도록 함으로써, 대량생산 및 저비용 생산을 실현할 수 있도록 한 반도체 칩의 재배선층 형성 장치 및 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 소정 길이의 테이프가 감겨진 공급롤과; 공급롤의 출구측에 배치되어 테이프에 반도체 칩을 연속적으로 부착시키는 반도체 칩 공급부와; 테이프에 부착된 반도체 칩의 표면에 제1패시베이션 막을 형성하기 위한 제1그라비어 인쇄롤과; 제1패시베이션 막이 형성된 반도체 칩에 재배선층을 형성하기 위한 재배선 인쇄부와; 재배선층이 형성된 반도체 칩에 제2패시베이션 막을 형성하기 위한 제2그라비어 인쇄롤과; 제2패시베이션 막을 통해 노출된 재배선층의 볼 부착자리면에 솔더볼을 부착시키기 위한 솔더 분배부 및 레이저 솔더링부와; 테이프로부터 레이저 솔더링까지 종료된 반도체 칩을 픽업하는 반도체 칩 배출부와; 반도체 칩이 분리된 테이프를 다시 감아주는 권취롤; 을 포함하여 구성된 것을 특징으로 하는 반도체 칩의 재배선층 형성 장치를 제공한다.
바람직하게는, 상기 제1그라비어 인쇄롤과 재배선 인쇄부 사이에는 반도체 칩의 제1패시베이션 막을 경화시키는 제1 UV 큐어부가 배치되고, 상기 제2그라비어 인쇄롤과 솔더 분배부 사이에는 제2패시베이션 막을 경화시키는 제2 UV 큐어부가 배치된 것을 특징으로 한다.
더욱 바람직하게는, 상기 재배선 인쇄부와 제2그라비어 인쇄롤 사이에는 반도체 칩의 재배선층을 소결시키는 레이저 신터링부가 배치된 것을 특징으로 한다.
특히, 상기 재배선 인쇄부는 재배선 형성용 라인이 각인된 그라비어 인쇄롤, 또는 잉크를 뿌려주는 잉크젯 헤드부와 핫플레이트로 이루어진 잉크젯 프린팅부로 채택된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 공급롤에 감긴 테이프에 양품으로 판정된 반도체 칩을 연속적으로 부착시켜서, 제1그라비어 인쇄롤쪽으로 이송시키는 단계와; 각 반도체 칩이 제1그라비어 인쇄롤을 통과하는 동시에 반도체 칩에 제1패시베이션 막이 형성되는 단계와; 제1패시베이션 막이 형성된 각 반도체 칩이 재배선 형성용 라인을 갖는 그라비어 인쇄롤 또는 잉크젯 프린팅부로 이루어진 재배선 인쇄부를 통과하는 동시에 반도체 칩에 소정의 배선라인을 이루는 재배선층이 형성되는 단계와; 재배선층이 형성된 반도체 칩이 제2그라비어 인쇄롤을 통과하는 동시에 반도체 칩에 제2패시베이션 막이 형성되는 단계; 를 포함하는 것을 특징으로 하는 반도체 칩의 재배선 형성 방법을 제공한다.
본 발명의 다른 구현예에서, 반도체 칩에 형성된 재배선층의 볼 부착자리면에 솔더볼을 부착시키기 위한 솔더 분배 및 레이저 솔더링 단계와; 레이저 솔더링까지 종료된 반도체 칩을 테이프로부터 분리하는 반도체 칩 픽업 단계와; 반도체 칩이 분리된 테이프를 권취롤에 다시 감아주는 단계가 더 진행되는 것을 특징으로 한다.
또한, 반도체 칩에 제1패시베이션 막이 형성된 후, 제1패시베이션 막을 UV 큐어부를 이용하여 경화시키는 단계가 더 진행되고, 제2패시베이션 막이 형성된 후에도 UV 큐어부를 이용하여 제2패시베이션 막을 경화시키는 단계가 더 진행되는 것을 특징으로 한다.
또한, 반도체 칩에 재배선층이 형성된 후, 재배선층에 대한 레이저 소결 과정이 더 진행되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
1) 기존의 재배선층 형성 공정은 진공 환경 아래에서 배치 공정(batch process)으로 진행되었으나, 본 발명은 롤-투-롤 인쇄기술을 기반으로 한 연속공정을 통하여 패시베이션 막 및 재배선층을 형성함에 따라, 제조 시간 및 비용을 감소시킬 수 있고, 대량 생산에 유리한 장점이 있다.
2) 롤-투-롤 공정의 기본적인 방법인 그라비아 인쇄나 잉크젯 인쇄를 통해 반도체 칩에 재배선층을 정밀하면서도 용이하게 형성시킬 수 있다.
3) 기존과 같이 웨이퍼 레벨에서 재배선층을 형성하는 것이 아니고, 개개 단위의 반도체 칩중 양품으로 선정된 칩에만 재배선층을 형성함에 따라, 재료비 절감을 도모할 수 있다.
4) 기존의 웨이퍼 레벨에서 재배선층을 형성할 때, 별도의 스핀 코팅 및 사진식각 공정이 더 진행되므로, 원재료 손실이 많이 발생하고 식각공정시 발생하는 폐기물 및 세척용액 처리에 문제가 있었으나, 본 발명에서는 그라비어 인쇄롤과 같은 전자인쇄 기술을 적용함에 따라 별도의 폐기물 내지 세척용액이 필요없어 친환경적인 제조 공정을 구현할 수 있다.
5) 본 발명의 재배선층 형성 방법은 재배선층을 필요로 하는 모든 디바이스(device)에 적용 가능하고, 배치 공정(Batch process)이 아니므로 다품종 소량 생산에도 적용할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩의 재배선층 형성 장치 및 방법을 나타내는 개략도,
도 2는 본 발명의 다른 실시예에 따른 반도체 칩의 재배선층 형성 장치 및 방법을 나타내는 개략도,
도 3은 반도체 칩에 패시베이션 막 및 재배선층이 형성된 구조를 설명하는 개략적 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
그라비어 인쇄법(Gravure printing)은 볼록판과 반대로 판의 움푹 들어간 부분에 잉크를 채워, 튀어 나온 부분의 불필요한 잉크를 긁개(Doctor)라고 하는 금속제 기구로 긁어내어, 움푹 들어간 부분의 잉크를 압력(인압)을 걸어 피인쇄물에 전이시키는 방식으로서, 금속판을 직접 조각한 조각오목판인쇄와 사진기술을 응용한 금속롤을 이용하여 서적인쇄, 회화의 복제, 플라스틱 필름 인쇄 등 광범위하게 사용되고 있다.
본 발명은 위와 같은 그라비어 인쇄법을 이용하여, 다수의 반도체 칩을 일방향으로 로딩시키면서 각 반도체 칩에 패시베이션 막을 비롯하여 재배선층을 연속적으로 형성시킬 수 있도록 한 점에 주안점이 있다.
본 발명의 일 실시예에 따른 재배선층 형성 장치를 첨부한 도 1을 참조로 살펴보면, 소정 길이의 테이프(102)가 감겨진 공급롤(100) 및 반도체 칩 공급부(110)를 시작으로, 반도체 칩에 제1패시베이션 막(122)을 형성하기 위한 제1그라비어 인쇄롤(120)과, 재배선층(132)을 형성하기 위한 재배선 인쇄부(130)로 채택된 그라비어 인쇄롤(134)과, 제2패시베이션 막(142)을 형성하기 위한 제2그라비어 인쇄롤(140)과, 솔더볼(154)을 부착시키기 위한 솔더 분배부(150) 및 레이저 솔더링부(152)와, 재배선층이 형성 완료된 반도체 칩을 픽업하는 반도체 칩 배출부(160)와, 반도체 칩(104)이 분리된 테이프(102)를 다시 감아주는 권취롤(170) 등이 일방향을 따라 순차적으로 배치된다.
상기 공급롤(100)은 웨이퍼 마운트 테이프와 같이 접착력을 갖는 소정 길이의 테이프가 감겨진 것으로서, 구동수단(미도시됨)에 의하여 정속 회전을 하게 된다.
상기 반도체 칩 공급부(110)는 미리 양품 및 불량 검사를 실시하여 양품으로 판정된 개개 단위의 반도체 칩(104)만을 픽업하여 공급롤(100)로부터 풀어져 나오는 테이프(102)에 부착시키는 구성으로서, 예를 들면 로봇 암 또는 픽업 툴과 같은 장비를 사용할 수 있다.
상기 제1그라비어 인쇄롤(120)은 반도체 칩(104)에 제1패시베이션 막(122)을 형성하기 위한 것으로서, 그 표면에는 제1패시베이션 막을 형성하기 위한 홈이 소정의 설계 형상으로 각인된다.
이때, 제1그라비어 인쇄롤(120)의 반대쪽에는 테이프(102)의 이면을 지지해주는 지지롤러가 배치되고, 그 저부에는 인쇄용액이 채워진 인쇄액 용기가 배치된다.
상기 재배선 인쇄부(130) 즉, 본 발명의 일 실시예에서 채택된 그라비어 인쇄롤(134)은 재배선층(132)을 형성하기 위한 것으로서, 그 표면에는 재배선층을 형성하기 위한 라인홈이 소정의 설계 형상으로 각인되고, 마찬가지로 그라비어 인쇄롤(134)의 반대쪽에는 테이프의 이면을 지지해주는 지지롤러가 배치되고, 그 저부에는 인쇄용액이 채워진 인쇄액 용기가 배치된다.
상기 제2그라비어 인쇄롤(140)은 반도체 칩(104)에 제2패시베이션 막(142)을 형성하기 위한 것으로서, 그 표면에는 제2패시베이션 막을 형성하기 위한 홈이 소정의 설계 형상으로 각인되고, 마찬가지로 제2그라비어 인쇄롤(140)의 반대쪽에는 테이프(102)의 이면을 지지해주는 지지롤러가 배치되고, 그 저부에는 인쇄용액이 채워진 인쇄액 용기가 배치된다.
상기 솔더 분배부(150)는 노즐을 통해 제2패시베이션 막(142)을 통해 노출된 재배선층(132)의 볼 부착자리면에 구 형상의 솔더볼을 분배하는 역할을 하고, 상기 레이저 솔더링부(152)는 재배선층(132)의 볼 부착자리면에 분배되어 놓인 솔더볼을 가열하여 재배선층(132)의 볼 부착자리면에 융착시키는 역할을 한다.
이때, 상기 제1그라비어 인쇄롤(120)과 재배선 인쇄부(130) 사이에는 반도체 칩(104)의 제1패시베이션 막(122)을 경화시키기 위한 제1 UV 큐어부(180)가 배치되고, 상기 제2그라비어 인쇄롤(140)과 솔더 분배부(150) 사이에는 반도체 칩(104)의 제2패시베이션 막(142)을 경화시키기 위한 제2 UV 큐어부(182)가 배치된다.
또한, 상기 재배선 인쇄부(130)로 채택된 그라비어 인쇄롤(134)과 상기 제2그라비어 인쇄롤(140) 사이에는 반도체 칩(104)의 재배선층(132)을 소결시키기 위한 레이저 신터링부(184)가 배치된다.
상기 반도체 칩 배출부(160)는 레이저 솔더링까지 종료된 반도체 칩(104)을 테이프(102)로부터 픽업하는 것으로서, 예를 들면 후공정으로 이송시키기 위한 로봇 암 또는 픽업 툴과 같은 장비를 사용할 수 있다.
상기 권취롤(170)은 반도체 칩 배출부(160)에서 반도체 칩(104)이 분리된 상태에서 빈 테이프(102)를 다시 감아주는 것으로서, 구동수단(미도시됨)에 의하여 공급롤(100)과 동일한 속도로 회전 구동을 하게 된다.
여기서, 상기한 구성으로 이루어진 본 발명의 일 실시예에 따른 재배선층 형성 장치를 이용하여 반도체 칩에 패시베이션 막 및 재배선층이 형성되는 과정을 살펴보면 다음과 같다.
먼저, 구동수단에 의하여 일정한 속도로 회전하는 공급롤(100)로부터 테이프(102)가 인출되는 동시에 반도체 칩 공급부(110)에서 양품으로 판정된 반도체 칩(104)을 테이프(102)에 일정 간격을 이루도록 연속적으로 부착시키게 된다.
이어서, 반도체 칩(104)이 부착된 테이프(102)가 제1그라비어 인쇄롤(120)쪽으로 이송된 후, 각 반도체 칩(104)이 제1그라비어 인쇄롤(120)을 통과하게 되면, 반도체 칩(104)의 표면에 제1패시베이션 막(122)이 인쇄된다.
즉, 제1그라비어 인쇄롤(120)의 표면에 각인된 홈에 인쇄액이 충진된 상태에서, 반도체 칩(104)들이 연속적으로 제1그라비어 인쇄롤(120)을 통과하게 되면, 홈내의 인쇄액이 반도체 칩(104)의 표면에 제1패시베이션 막(122)으로서 인쇄된다.
연이어, 반도체 칩(104)이 제1그라비어 인쇄롤(120)을 통과한 후, 제1 UV 큐어부(180)에 의하여 반도체 칩(104)에 형성된 제1패시베이션 막(122)이 경화된다.
다음으로, 테이프(102)와 함께 반도체 칩(104)이 재배선 인쇄부(130)로 채택된 그라비어 인쇄롤(134)을 통과하여, 반도체 칩(104)에 재배선층(132)이 형성된다.
즉, 그라비어 인쇄롤(134)의 표면에 각인된 라인 홈에 도전성 인쇄액이 충진된 상태에서, 반도체 칩(104)들이 연속적으로 그라비어 인쇄롤(134)을 통과하게 되면, 라인 홈내의 인쇄액이 반도체 칩(104)의 표면에 재배선 라인을 이루는 재배선층(132)으로서 형성된다.
연이어, 반도체 칩(104)이 그라비어 인쇄롤(134)을 통과한 후, 레이저 신터링부(184)에 의하여 반도체 칩(104)에 형성된 재배선층(132)이 소결된다.
다음으로, 반도체 칩(104)이 부착된 테이프(102)가 제2그라비어 인쇄롤(140)쪽으로 이송된 후, 각 반도체 칩(104)이 제2그라비어 인쇄롤(140)을 통과하게 되면, 반도체 칩(104)의 표면에 제2패시베이션 막(142)이 인쇄된다.
즉, 제2그라비어 인쇄롤(140)의 표면에 각인된 홈에 인쇄액이 충진된 상태에서, 반도체 칩(104)들이 연속적으로 제2그라비어 인쇄롤(140)을 통과하게 되면, 홈내의 인쇄액이 반도체 칩(104)의 표면에 제2패시베이션 막(142)으로서 인쇄된다.
연이어, 반도체 칩(104)이 제2그라비어 인쇄롤(140)을 통과한 후, 제2 UV 큐어부(182)에 의하여 반도체 칩(104)에 형성된 제2패시베이션 막(142)이 경화된다.
다음으로, 제1패시베이션 막(122)과, 재배선층(132)과, 제2패시베이션 막(142)이 순차적으로 형성된 반도체 칩(104)이 솔더 분배부(150)를 통과하게 되면, 솔더 분배부(150)의 노즐로부터 제2패시베이션 막(142)을 통해 노출된 재배선층(132)의 볼 부착자리면에 구 형상의 솔더볼이 분배되고, 이와 동시에 재배선층(132)의 볼 부착자리면에 분배되어 놓인 솔더볼을 레이저 솔더링부(152)에서 가열함에 따라 재배선층(132)의 볼 부착자리면에 솔더볼(154)이 융착되어진다.
이어서, 상기 반도체 칩 배출부(160)에서 레이저 솔더링까지 종료된 반도체 칩(104)을 테이프(102)로부터 픽업하여 후공정으로 이송시키게 되고, 반도체 칩(104)이 분리된 상태인 빈 테이프(102)는 공급롤(100)과 동일한 속도로 회전 구동하는 권취롤(170)에 다시 감아지게 된다.
이와 같이 공급롤에서 권취롤까지 이송하는 테이프에 반도체 칩을 부착하여 함께 이송시키면서, 제1패시베이션 막(122)과, 재배선층(132)과, 제2패시베이션 막(142)과, 솔더볼(154) 등을 연속적으로 형성시킴에 따라, 다시 말해서 롤-투-롤 인쇄기술을 기반으로 한 연속공정을 통하여 패시베이션 막 및 재배선층을 형성함에 따라, 제조 시간 및 비용을 크게 감소시킬 수 있고, 대량 생산을 도모할 수 있다.
여기서, 본 발명의 다른 실시예에 따른 재배선층 형성 장치 및 방법을 첨부한 도 2를 참조로 설명하면 다음과 같다.
본 발명의 다른 실시예에 따른 재배선층 형성 장치는 상기한 일 실시예의 장치와 동일하게 구성하되, 재배선층을 형성하는 구성을 잉크젯 헤드부(136)와 핫플레이트(138)로 이루어진 잉크젯 프린팅부로 채택한 점에 특징이 있다.
즉, 상기 잉크젯 프린팅부의 일 구성중 잉크젯 헤드부(136)를 테이프(102)에 부착된 반도체 칩(104) 위쪽에 잉크를 뿌려줄 수 있게 배치하고, 잉크액을 비롯하여 반도체 칩을 소정의 온도로 가열해주는 핫플레이트(138)를 테이프(102)의 이면쪽에 배치하게 된다.
따라서, 제1그라비어 인쇄롤(120)를 통과한 반도체 칩(104)에 잉크젯 헤드부(136)로부터 도전성 잉크액이 뿌려짐에 따라, 반도체 칩(104)에 재배선층(132)이 잉크젯 프리팅 기법에 의하여 용이하게 형성되고, 그 밖의 나머지 공정은 일 실시예와 동일하게 진행되므로 그 설명은 생략하기로 한다.
100 : 공급롤 102 : 테이프
104 : 반도체 칩 110 : 반도체 칩 공급부
120 : 제1그라비어 인쇄롤 122 : 제1패시베이션 막
130 : 재배선 인쇄부 132 : 재배선층
140 : 제2그라비어 인쇄롤 142 : 제2패시베이션 막
150 : 솔더 분배부 152 : 레이저 솔더링부
154 : 솔더볼 160 : 반도체 칩 배출부
170 : 권취롤 180 : 제1 UV 큐어부
182 : 제2 UV 큐어부 184 : 레이저 신터링부
134 : 그라비어 인쇄롤 136 : 잉크젯 헤드부
138 : 핫플레이트

Claims (8)

  1. 소정 길이의 테이프(102)가 감겨진 공급롤(100)과;
    공급롤(100)의 출구측에 배치되어 테이프(102)에 반도체 칩(104)을 연속적으로 부착시키는 반도체 칩 공급부(110)와;
    테이프(102)에 부착된 반도체 칩(104)의 표면에 제1패시베이션 막(122)을 형성하기 위한 제1그라비어 인쇄롤(120)과;
    제1패시베이션 막(122)이 형성된 반도체 칩(104)에 재배선층(132)을 형성하기 위한 재배선 인쇄부(130)와;
    재배선층(132)이 형성된 반도체 칩(104)에 제2패시베이션 막(142)을 형성하기 위한 제2그라비어 인쇄롤(140)과;
    제2패시베이션 막(142)을 통해 노출된 재배선층(132)의 볼 부착자리면에 솔더볼(154)을 부착시키기 위한 솔더 분배부(150) 및 레이저 솔더링부(152)와;
    레이저 솔더링까지 종료된 반도체 칩을 테이프(102)로부터 픽업하는 반도체 칩 배출부(160)와;
    반도체 칩(104)이 분리된 테이프(102)를 다시 감아주는 권취롤(170);
    을 포함하여 구성된 것을 특징으로 하는 반도체 칩의 재배선층 형성 장치.
  2. 청구항 1에 있어서,
    상기 제1그라비어 인쇄롤(120)과 재배선 인쇄부(130) 사이에는 반도체 칩(104)의 제1패시베이션 막(122)을 경화시키는 제1 UV 큐어부(180)가 배치되고, 상기 제2그라비어 인쇄롤(140)과 솔더 분배부(150) 사이에는 제2패시베이션 막(142)을 경화시키는 제2 UV 큐어부(182)가 배치된 것을 특징으로 하는 반도체 칩의 재배선층 형성 장치.
  3. 청구항 1에 있어서,
    상기 재배선 인쇄부(130)와 제2그라비어 인쇄롤(140) 사이에는 반도체 칩(104)의 재배선층(132)을 소결시키는 레이저 신터링부(184)가 배치된 것을 특징으로 하는 반도체 칩의 재배선층 형성 장치.
  4. 청구항 1에 있어서,
    상기 재배선 인쇄부(130)는 재배선 형성용 라인이 각인된 그라비어 인쇄롤(134), 또는 잉크를 뿌려주는 잉크젯 헤드부(136)와 핫플레이트(138)로 이루어진 잉크젯 프린팅부로 채택된 것을 특징으로 하는 반도체 칩의 재배선층 형성 장치.
  5. 공급롤(100)에 감긴 테이프(102)에 양품으로 판정된 반도체 칩(104)을 연속적으로 부착시켜서, 제1그라비어 인쇄롤(120)쪽으로 이송시키는 단계와;
    각 반도체 칩(104)이 제1그라비어 인쇄롤(120)을 통과하는 동시에 반도체 칩(104)에 제1패시베이션 막(122)이 형성되는 단계와;
    제1패시베이션 막(122)이 형성된 각 반도체 칩(104)이 재배선 형성용 라인을 갖는 그라비어 인쇄롤(134) 또는 잉크젯 프린팅부로 이루어진 재배선 인쇄부(130)를 통과하는 동시에 반도체 칩(104)에 소정의 배선라인을 이루는 재배선층(132)이 형성되는 단계와;
    재배선층(132)이 형성된 반도체 칩(104)이 제2그라비어 인쇄롤(140)을 통과하는 동시에 반도체 칩(104)에 제2패시베이션 막(142)이 형성되는 단계;
    를 포함하는 것을 특징으로 하는 반도체 칩의 재배선층 형성 방법.
  6. 청구항 5에 있어서,
    반도체 칩(104)에 형성된 재배선층(132)의 볼 부착자리면에 솔더볼(154)을 부착시키기 위한 솔더 분배 및 레이저 솔더링 단계와,
    레이저 솔더링까지 종료된 반도체 칩(104)을 테이프(102)로부터 분리하는 반도체 칩 픽업 단계와;
    반도체 칩(104)이 분리된 테이프(102)를 권취롤(170)에 다시 감아주는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 칩의 재배선층 형성 방법.
  7. 청구항 5에 있어서,
    반도체 칩(104)에 제1패시베이션 막(122)이 형성된 후, 제1패시베이션 막(122)을 UV 큐어부를 이용하여 경화시키는 단계가 더 진행되고, 제2패시베이션 막(142)이 형성된 후에도 제2패시베이션 막(142)을 UV 큐어부를 이용하여 경화시키는 단계가 더 진행되는 것을 특징으로 하는 반도체 칩의 재배선층 형성 방법.
  8. 청구항 5에 있어서,
    반도체 칩(104)에 재배선층(132)이 형성된 후, 재배선층(132)에 대한 레이저 소결 과정이 더 진행되는 것을 특징으로 하는 반도체 칩의 재배선층 형성 방법.
KR1020100116031A 2010-11-22 2010-11-22 반도체 칩의 재배선층 형성 장치 및 방법 KR101151255B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100116031A KR101151255B1 (ko) 2010-11-22 2010-11-22 반도체 칩의 재배선층 형성 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100116031A KR101151255B1 (ko) 2010-11-22 2010-11-22 반도체 칩의 재배선층 형성 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20120055748A KR20120055748A (ko) 2012-06-01
KR101151255B1 true KR101151255B1 (ko) 2012-06-15

Family

ID=46607200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100116031A KR101151255B1 (ko) 2010-11-22 2010-11-22 반도체 칩의 재배선층 형성 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101151255B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974191B1 (ko) * 2012-11-29 2019-04-30 에스케이하이닉스 주식회사 반도체 장치 및 그 형성방법
US10211072B2 (en) 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
CN112652604A (zh) * 2019-10-10 2021-04-13 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050081174A (ko) * 2004-02-12 2005-08-18 소니 가부시끼 가이샤 도핑방법, 반도체장치의 제조방법 및 전자 응용장치의제조방법
JP2009246218A (ja) 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR20100003159A (ko) * 2008-06-30 2010-01-07 건국대학교 산학협력단 고특성 유기전자소자의 인라인 인쇄법에 의한 인쇄 장치
KR20100003153A (ko) * 2008-06-30 2010-01-07 건국대학교 산학협력단 전자소자를 위한 연속공정 롤투롤 인쇄 장치 및 그 방법 그리고 그 방법을 기록한 매체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050081174A (ko) * 2004-02-12 2005-08-18 소니 가부시끼 가이샤 도핑방법, 반도체장치의 제조방법 및 전자 응용장치의제조방법
JP2009246218A (ja) 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR20100003159A (ko) * 2008-06-30 2010-01-07 건국대학교 산학협력단 고특성 유기전자소자의 인라인 인쇄법에 의한 인쇄 장치
KR20100003153A (ko) * 2008-06-30 2010-01-07 건국대학교 산학협력단 전자소자를 위한 연속공정 롤투롤 인쇄 장치 및 그 방법 그리고 그 방법을 기록한 매체

Also Published As

Publication number Publication date
KR20120055748A (ko) 2012-06-01

Similar Documents

Publication Publication Date Title
JP4444322B2 (ja) 導電性ボールの搭載方法及び導電性ボール搭載装置
US8087566B2 (en) Techniques for arranging solder balls and forming bumps
US6731353B1 (en) Method and apparatus for transferring blocks
US6207475B1 (en) Method for dispensing underfill and devices formed
US9704842B2 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
US8154126B2 (en) Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US8937008B2 (en) Apparatus and method for placing solder balls
US20070262118A1 (en) Component mounting apparatus and component mounting method
KR101151255B1 (ko) 반도체 칩의 재배선층 형성 장치 및 방법
JP2000235986A (ja) 樹脂封止装置及び半導体装置の製造方法
TWI412093B (zh) 用於多種膠黏劑的傳送裝置
TWI517231B (zh) 在用於晶粒附著之基板上之環氧樹脂塗佈
US20130026212A1 (en) Solder deposition system and method for metal bumps
KR100643715B1 (ko) 반도체 칩 본딩장치
KR100368946B1 (ko) 범프의 형성방법 및 반도체 장치
CN112447657A (zh) 半导体装置以及半导体装置的制造方法
JP4045517B2 (ja) フラックス転写装置
JP4005077B2 (ja) 半導体装置の製造方法及び粘性液体の塗膜方法
JP5055900B2 (ja) 印刷用マスクの拭き取り装置及び拭き取り方法
KR101069973B1 (ko) 범프 형성 장치 및 이를 이용한 범프 형성 방법
JP3922768B2 (ja) バンプ形成方法および装置
JP6098371B2 (ja) 回路の製造方法
CN107481947A (zh) 用于裸芯安装的基底上的环氧涂层
JP2011054591A (ja) 導電ボールの搭載方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190513

Year of fee payment: 8