KR100368946B1 - 범프의 형성방법 및 반도체 장치 - Google Patents

범프의 형성방법 및 반도체 장치 Download PDF

Info

Publication number
KR100368946B1
KR100368946B1 KR10-1999-7003761A KR19997003761A KR100368946B1 KR 100368946 B1 KR100368946 B1 KR 100368946B1 KR 19997003761 A KR19997003761 A KR 19997003761A KR 100368946 B1 KR100368946 B1 KR 100368946B1
Authority
KR
South Korea
Prior art keywords
bump
substrate
printed wiring
bumps
wiring board
Prior art date
Application number
KR10-1999-7003761A
Other languages
English (en)
Other versions
KR20000052897A (ko
Inventor
오카모토아키라
Original Assignee
니이가타 세이미츄 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니이가타 세이미츄 가부시끼가이샤 filed Critical 니이가타 세이미츄 가부시끼가이샤
Publication of KR20000052897A publication Critical patent/KR20000052897A/ko
Application granted granted Critical
Publication of KR100368946B1 publication Critical patent/KR100368946B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736—Methods for applying liquids, e.g. spraying
    • H05K2203/0746—Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/159—Using gravitational force; Processing against the gravity direction; Using centrifugal force
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 간단한 공정으로 원하는 사이즈 및 형상의 범프를 형성하는 것을 목적으로 한다. 반도체 칩(5)상의 패드(6)와 같은 간격으로 프린트 배선판(1)위에 패드(2)를 형성한 후, 프린트 배선판(1)의 상면을 패드형성영역을 제외하고 레지스트(3)로 덮는다. 이어, 프린트 배선판(1)의 레지스트(3)로 덮은 면을 아래로 향하게 하고, 그 하방으로부터 용융 땜납을 분무한다. 용융 땜납은 프린트 배선판(1)상의 패드 형성면에만 부착되어, 중력 작용을 받아 이상적인 반구 형상의 범프(4)가 형성된다. 범프(4)가 형성된 프린트 배선판(1)은 반도체 칩(5)의 패드(6)와 얼라인된 후, 고온의 노(爐)를 통과하게 된다. 이로 인해, 범프(4)가 녹아, 반도체 칩(5)은 범프(4)를 통해 프린트 배선판(1)과 접합된다.

Description

범프의 형성방법 및 반도체 장치{Method for forming bump and semiconductor device}
반도체 칩을 프린트 배선판에 실장하는 기술의 하나로 BGA(ball grid array) 기술이라 불리우는 것이 있다. BGA 기술은 반도체 칩과 프린트 배선판 양쪽 모두에 패드(pad)를 형성하고, 이들 패드를 범프(bump)라 불리우는 납땜 볼 (solderball)이나 금 볼 등을 통해 접합하는 것이다. 이와 같은 범프를 이용함으로써, 반도체 칩에 핀 형상의 단자를 설치하여 실장을 실시하는 경우나, 본딩 와이어를 이용한 COB(chip on board) 실장을 실시하는 경우보다도 상당히 실장 면적을 작게 할 수 있다.
한편, 반도체 칩을 패키징하지 않고 베어 칩(bare chip) 상태에서 프린트 배선판에 실장하는 소위 플립 칩 실장도 널리 행해지게 되었다. 플립 칩 실장의 경우에도, 베어 칩의 패드와 프린트 배선판의 패드가 범프를 통해 접합된다.
BGA 기술에 의한 실장이나 플립 칩 실장 등에 이용되는 범프의 형성방법으로서는, 통상 범프 방식, 전사(轉寫) 범프 방식, 볼 범프 방식 및 메사 범프 방식의 네 가지 방식이 일반적으로 알려져 있다. 통상 범프 방식은 반도체 웨이퍼의 상면을 범프 형성 부분을 제외하고 레지스트(resist)로 덮으며, 도금 처리에 의해 범프를 형성한 후에 레지스트를 제거하는 것이다. 전사 범프 방식은 인너 리드 선단에 범프를 전사 접합하고, 이 범프와 반도체 칩의 알루미늄 전극을 정렬(align)시켜 가열/가압하는 것이다. 또한, 볼 범프 방식은 와이어 본딩을 하는 장치를 이용하여 각 패드에 범프를 설치하는 것이며, 메사 범프 방식은 인너 리드 선단에 범프를 일체적으로 형성하는 것이다.
이들 네 가지 방식 중, 전사 범프 방식과 메사 범프 방식은 인너 리드의 이용을 전제로 하고 있어, BGA 기술에 의한 실장이나 플립 칩 실장에는 적합하지 않다. 또한, 볼 범프 방식은 각 패드에 차례차례 범프를 설치하기 때문에, 패드 수가 많아질수록 실장에 시간과 수고가 많이 든다는 문제가 있다. 한편, 통상 범프 방식은 도금 처리에 의해 범프를 형성하기 때문에, 범프 사이즈나 형상에 불균일이 발생하기 쉽다는 문제가 있다.
본 발명은 BGA 기술에 의해 실장을 하는 경우 또는 플립 칩 실장을 하는 경우와 같이, 패드가 형성된 2개의 기판(예를 들면, 프린트 배선판과 반도체 칩)을 접속하는 데에 이용되는 범프의 형성방법과, 형성된 범프를 이용하여 제조된 반도체장치에 관한 것이다.
도 1은 범프 형성방법과 반도체 장치의 제조공정을 설명하는 도면,
도 2는 도 1(c)의 공정을 상세히 설명하는 도면,
도 3은 2층 구조의 범프의 일 예를 나타낸 도면,
도 4는 스크린 인쇄의 개략을 설명하는 도면,
도 5는 인쇄 패턴의 형상을 나타낸 도면이다.
본 발명은 이와 같은 점을 감안하여 창작된 것으로, 그 목적은 복잡한 공정을 요하지 않으며 원하는 사이즈 및 형상의 범프를 형성할 수 있는 범프 형성 방법과, 이와 같은 범프를 이용하여 제조된 반도체 장치를 제공하는 것에 있다.
본 발명의 범프 형성방법은 제 1 기판의 상면을 패드 형성 영역을 제외하고 레지스트로 덮는 공정과, 제 1 기판의 레지스트가 덮힌 면을 아래로 하여 그 하방으로부터 레지스트가 덮힌 면을 향해 도전성 재료를 분무하고, 제 1 기판상의 패드형성영역에 거의 반구 형상인 소정의 범프를 형성하는 공정을 구비하고 있다. 제 1 기판상의 패드형성영역을 아래쪽을 향하게 하여, 그 하방에서 도전성 재료를 분무함으로써, 중력 작용에 의해 패드형성영역에 반구 형상의 범프를 형성하고 있으며, 복잡한 공정을 요하지 않고 범프를 형성할 수 있다.
또한, 본 발명의 범프 형성방법은 제 1 기판상의 패드 형성영역을 포함하며 상기 패드 형성영역 보다도 두껍게 스크린 인쇄에 의해 소정 두께의 인쇄 패턴을 형성하는 공정과, 표면 장력을 이용하여 인쇄 패턴을 변형시켜 거의 반구 형상의 상기 범프를 형성하는 공정을 구비하고 있다. 제 1기판상의 패드 주변에 스크린 인쇄에 의해 인쇄 패턴을 형성한 후에, 이 인쇄 패턴이 표면 장력에 의해 둥글게 변형되기 때문에, 다른 특별한 장치 등을 이용하지 않고 반구 형상의 범프를 형성할 수 있다.
또한, 본 발명의 범프 형성방법은 제 1 기판상의 패드 주변에 소정 두께의 인쇄 패턴이 형성되도록 제 1 기판의 상면에 스크린 인쇄를 실시하는 공정과, 제 1 기판상에 형성된 인쇄 패턴의 형상이 거의 반구 형상이 되도록 제 1 기판의 인쇄패턴이 형성된 면을 아래로 하여 소정시간 방치하는 공정을 구비하고 있다. 제 1 기판상의 패드 주변에 스크린 인쇄에 의해 인쇄 패턴을 형성하고, 인쇄 패턴이 형성된 면을 아래로 향해 소정시간 방치함으로써, 중력 작용에 의해 용이하게 반구 형상의 범프를 형성할 수 있다.
[제 1 실시형태]
도 1은 범프 형성방법과 반도체 장치의 제조 공정을 설명하는 도면이다. 이 도면은 패키징된 반도체 칩을 프린트 배선판위에 BGA 기술에 의해 실장하는 예를 나타내고 있으며, 구체적으로는 반도체 칩의 패키지에 형성된 패드와 프린트 배선판에 형성된 패드를 범프를 통해 접합하는 것이다. 상술한 프린트 배선판이 제 1 기판, 패키징된 반도체 칩이 제 2 기판과 각각 대응하고 있다.
먼저, 도 1(a)에 나타낸 바와 같이, 반도체 칩 위의 패드와 같은 간격으로 프린트 배선판(1) 위에 패드(2)를 형성한다. 이어, 도 1(b)에 나타낸 바와 같이, 프린트 배선판(1)의 상면을 패드형성영역을 제외하고 레지스트(3)로 덮는다. 이어, 도 1(c)에 나타낸 바와 같이, 프린트 배선판(1)의 레지스트(3)로 덮은 면이 아래로 향하게 하고, 그 하방으로부터 용융땜납(molten solder)을 분무하여 패드형성영역에 범프(4)를 형성한다.
도 2는 도 1(c)의 공정을 상세히 설명하는 도면이다. 도 2에 나타낸 바와 같이, 프린트 배선판(1)은 레지스트 형성면을 아래로 향하게 한 상태에서 벨트 컨베이어(11)에 아래쪽을 향하게 설치된다. 벨트 컨베이어(11) 하방에는 용융 땜납을 분무하는 노즐(12)이 설치되어 있다. 벨트 컨베이어(11)가 이동을 시작하면, 노즐 (12) 상방을 통과한 프린트 배선판(1)에 용융 땜납이 분무되어 부착된다. 프린트 배선판(1)상의 레지스트(3)로 덮인 부분에는 땜납은 부착되지 않으며, 레지스트(3)로 덮여있지 않은 패드 형성면에만 땜납층이 형성된다. 이 땜납층은 중력 작용을 받아 거의 반구 형상이 되며, 이것이 범프(4)로서 이용된다. 또한, 노즐(12)로부터는 항상 일정량의 땜납이 분무되기 때문에, 범프(4)의 사이즈는 거의 균일하게 된다.
범프(4)가 형성된 프린트 배선판(1)은 레지스트 제거 후에, 도 1(d)에 나타낸 바와 같이 반도체 칩(5)의 패드(6)와 얼라인된 후, 고온의 노(爐;furnace)를 통과하게 된다. 그 결과, 도 1(e)에 나타낸 바와 같이 범프(4)가 용융되며, 반도체 칩(5)은 범프(4)를 통해 프린트 배선판(1)과 접합된다.
이와 같이, 본 실시형태에서는 프린트 배선판(1)의 패드형성면을 아래로 향하게 하여 그 하방으로부터 용융 땜납을 분무함으로써 패드형성영역에 땜납층을 형성하기 때문에, 이 땜납층은 중력의 작용을 받아 이상적인 반구 형상의 범프(4)가 된다. 따라서, 특별한 장치 등을 이용하지 않고 간편한 공정으로 반구 형상의 범프 (4)를 형성할 수 있다.
또한, 범프 형성 부분 이외는 레지스트(3)로 덮혀 있기 때문에, 불필요한 부분에 땜납이 부착되는 일은 없다. 게다가, 프린트 배선판(1)을 일정 속도로 이동시키면서 노즐(12)로부터 일정량의 용융 땜납을 내뿜어 부착시키기 때문에, 범프(4)의 사이즈나 형상의 불균일을 없앨 수 있다. 또한, 벨트 컨베이어(11)에 일정 간격으로 복수의 프린트 배선판(1)을 재치(載置)시키면, 복수의 프린트 배선판(1)에 동일 형상의 범프(4)를 단시간에 형성할 수 있어, 제조 효율이 좋아진다.
또한, 노즐(12)로부터 분무되는 물질은 상술한 용융 땜납에 한정되지 않으며, 부착성 및 도전성이 뛰어난 각종 물질(예를 들면 금 등)을 이용할 수 있다. 또 2종류 이상의 물질을 분무하여 상기 범프(4)를 형성하여도 된다. 도 3은 범프(4)를 2층 구조로 하고, 상층에 저온에서 용융되는 땜납층(4a)을, 하층에 고온에서 용융되는 땜납층(46)을 형성한 예를 나타내고있다. 이와 같은 구조로 하면, 상층의 땜납층(4a)이 용융된 시점에서 반도체 칩(5)과의 전기적 접촉이 확보되기 때문에 범프(4)를 일층 구조로 하는 경우보다도, 범프(4)의 부착성을 높일 수 있다. 또한, 범프(4)를 다층 구조로 하는 경우에는, 1개의 노즐(12)로부터 다른 재료를 분무하여도 되며, 또는 2개 이상의 노즐(12)을 설치하여도 된다. 또한, 프린트 배선판(1)의 면적이 넓은 경우에는 복수의 노즐(12)을 일렬로 늘어놓고 각 노즐(12)로부터 동시에 같은 량의 용융 땜납을 분무하면 된다.
[제 2 실시형태]
이하에 설명하는 제 2 실시형태는 스크린 인쇄에 의해 범프(4)를 형성하는 것이다.
도 4는 스크린 인쇄의 개략을 설명하는 도면이다. 프린트 배선판(1)의 상방에는 범프(4)의 형상이 그려진 스크린 마스크(21)가 배치되어 있다. 스크린 마스크(21)는 양단이 스크린 프레임(22; screen frame)에 의해 지지되고 있어, 스퀴즈(23; squeeze)를 꽉 누르면, 프린트 배선판(1)의 상면에 밀착 배치되며, 스퀴즈 (23)를 떼어놓으면 원래의 위치(도시의 점선위치)로 복귀된다.
스크린 마스크(21) 상면에, 땜납이나 금 등으로 구성되는 도전성 페이스트 (24)를 올려놓은 상태에서 스퀴즈(23)를 스크린 마스크(21)에 꽉 눌러, 그대로 스퀴즈(23)를 도시된 화살표 방향으로 이동시킨다. 스크린 마스크(21)는 스퀴즈(23)가 꽉 눌러진 부분만 프린트 배선판(1)에 밀착 배치되며, 스퀴즈(23)가 통과된 부분의 스크린 마스크(21)는 프린트 배선판(1)으로부터 멀어진다. 이에 따라, 프린트 배선판(1)에는 스크린 마스크(1)의 패턴에 따른 형상의 인쇄 패턴(25)이 전사된다.
스크린 인쇄가 종료되면, 인쇄 패턴(25)이 건조되기 전에 인쇄면을 아래로 하여 소정 시간 방치된다. 이로 인해, 인쇄 패턴(25)은 중력의 작용을 받아 반구 형상이 되어 고화(固化)되며, 범프(4)가 완성된다.
그 후에는, 도 1(d),(e)와 동일한 공정이 행해지며, 반도체 칩(5)이 프린트 배선판(1)에 설치된다.
이와 같이, 제 2 실시 형태는 스크린 인쇄를 이용하여 범프(4)를 형성하기때문에 범프(4) 사이즈의 불균일을 없앨 수 있다. 또한, 제 1 실시 형태와 달리, 프린트 배선판(1)상에 패드나 레지스트를 형성하는 처리가 불필요하기 때문에, 제조공정을 보다 더 간단하게 할 수 있다.
또한, 스크린 인쇄를 할 때, 도 5에 나타낸 바와 같이, 범프(4)의 사이즈보다도 넓고 두껍게 인쇄 패턴(25)을 형성하면, 표면 장력에 의해 인쇄 패턴(25)이 줄어들더라도, 그 면적을 범프(4)와 같은 정도로 할 수 있다. 또한, 표면 장력에 의해 도시된 점선과 같이 둥글게 변형되기 때문에, 인쇄한 면을 아래쪽을 향하게 할 필요가 없어져, 제조 공정을 보다 간략화할 수 있다. 또는, 표면 장력과 중력 양쪽 모두를 이용하여 범프(4)를 형성하여도 된다.
상술한 제 1 및 제 2 실시형태에서는 프린트 배선판(1)에 범프(4)를 형성하는 예를 설명하였는데, 반도체 칩(5)의 패드에 범프(4)를 형성하여도 된다.
또한, 상술한 제 1 및 제 2 실시 형태에서는 BGA 기술에 의거해 실장을 실시하는 경우의 범프 형성방법에 대해 설명하였는데, 반도체 웨이퍼로부터 잘려나온 베어 칩을 프린트 배선판(1)에 실장하는 소위 플립 칩 실장에 이용되는 범프(4)를형성할 때에도 본 실시 형태는 적용가능하다. 단, 플립 칩 실장의 경우에는 BGA 기술에 따른 실장을 실시하는 경우보다도, 범프(4)의 사이즈를 작게 해야만 하기 때문에 노즐(12)에서 분사하는 재료나 분사량을 바꾸거나, 스크린 마스크(21)의 패턴 형상을 변경할 필요가 있다.
또한, 베어 칩상에 형성되는 패드의 재질은 일반적으로는 알루미늄이나 폴리실리콘 등이 이용되는데, 이것들에는 땜납이 부착되기 어렵기 때문에, 그 표면에는밀착성, 상호 확산 및 땜납이 젖는 것을 고려한 중간금속층을 용융 땜납의 분무 공정에 앞서 미리 형성해 둘 필요가 있다. 예를 들면, 도금이나 증착에 의해 구리나 금 등과 같은 땜납이 부착되기 쉬운 금속의 표면층을 형성해 둔다. 혹은 Cr-Cu-Au, TiW-Cu, Ti-Cu-Ni, Al/Ni-Ni-Cu 등의 표면층을 형성해 둔다. 이와 같은 표면층은 땜납 등이 부착되기 어려운 패드가 형성된 프린트 배선판 등에 범프(4)를 형성하는 경우에도 유효하다.
또한, 플립 칩 실장을 실시하는 경우에는, 반도체 웨이퍼를 잘라내기 전에 반도체 웨이퍼 위에 범프(4)를 형성하고, 범프형성 후에 개별적인 칩으로 잘라내어도 좋다.
상술한 바와 같이, 본 발명에 따르면, 제 1 기판의 하방으로부터, 제 1 기판의 레지스트로 덮은 면을 향해 도전성 재료를 분무하여 범프를 형성하기 때문에, 중력 작용에 의해 이상적인 반구 형상의 범프를 형성할 수 있다. 또한, 제 1 기판을 반송시키면서 도전성 재료를 분무하면, 제 1 기판에 균일하게 도전성 재료를 내뿜어 부착시킬 수 있으며, 범프의 사이즈와 형상의 불균일을 억제할 수 있다.
또한, 2종류 이상의 도전성 재료를 분무하면, 다층 구조의 범프를 용이하게 형성할 수 있다. 따라서, 범프의 상층측이 하층측보다도 낮은 온도에서 용융되는 구조로도 용이하게 할 수 있어, 범프의 부착성을 높일 수 있다.

Claims (20)

  1. 제 1 및 제 2 기판 쌍방모두에 형성된 패드 끼리를 접속하는 데에 이용되는 범프의 형성방법에 있어서,
    상기 제 1 기판의 상면을 패드형성영역을 제외하고 레지스트로 덮는 공정과,
    상기 제 1 기판의 레지스트로 덮은 면을 아래로 하여, 그 하방으로부터 상기 레지스트로 덮은 면을 향해 도전성 재료를 분무함으로써, 상기 제 1 기판상의 패드형성영역에 거의 반구 형상인 소정 사이즈의 범프를 형성하는 공정을 구비한 것을 특징으로 하는범프의 형성방법.
  2. 제 1 항에 있어서,
    상기 제 1 기판을 반송하면서 상기 도전성 재료를 분무하는 것을 특징으로 하는 범프의형성방법.
  3. (삭제)
  4. 제 1 항에 있어서,
    상기 범프가 소정의 사이즈로 형성되도록 상기 도전성 재료의 분무량을 조정하는 것을특징으로 하는 범프의 형성방법.
  5. 제 1 항에 있어서,
    2종류 이상의 상기 도전성 재료를 분무하여, 다층 구조의 상기 범프를 형성하는 것을특징으로 하는 범프의 형성방법.
  6. 제 5 항에 있어서,
    상기 범프의 상층측이 상기 범프의 하층측보다도 낮은 온도에서 용융되도록 2종류 이상의 상기 도전성 재료로 상기 범프를 형성하는 것을 특징으로 하는 범프의 형성방법.
  7. 제 1 항에 있어서,
    상기 제 1 및 제 2 기판 중 어느 한쪽은 프린트 배선판이며, 다른 한 쪽은 반도체 칩인것을 특징으로 하는 범프의 형성방법.
  8. 제 7 항에 있어서,
    상기 반도체 칩은 반도체 웨이퍼로부터 잘려나온 베어 칩이며, 상기 베어 칩을 상기 프린트 배선판에 플립 칩 실장할 때에 이용되는 상기 범프를 형성하는 것을 특징으로 하는 범프의 형성방법.
  9. 제 8 항에 있어서,
    상기 반도체 웨이퍼를 잘라내기 전에, 상기 반도체 웨이퍼의 전면(全面)에 상기 범프를형성하는 것을 특징으로 하는 범프의 형성방법.
  10. 제 1 및 제 2 기판 쌍방모두에 형성된 패드 끼리를 접속하는 데에 이용되는 범프의 형성방법에 있어서,
    상기 제 1 기판상의 패드 형성영역을 포함하며, 상기 패드 형성영역보다도 넓게 스크린 인쇄에 의해 소정 두께의 인쇄 패턴을 형성하는 공정과,
    적어도 표면 장력을 이용하여 상기 인쇄 패턴의 형상이 반구형상이 되도록 상기 제1기판의 상기 인쇄패턴이 형성된 면을 아래로 하여 소정시간 방치함으로써 거의 반구 형상의 상기 범프를 형성하는 공정
    을 구비한 것을 특징으로 하는 범프의 형성방법.
  11. (삭제)
  12. 삭제
  13. 제 10 항에 있어서,
    상기 제 1 및 제 2 기판 중 어느 한쪽은 프린트 배선판이며, 다른 한 쪽은 반도체 칩인 것을 특징으로 하는 범프의 형성방법.
  14. 제 13 항에 있어서,
    상기 반도체 칩은 반도체 웨이퍼로부터 잘려나온 베어 칩이며, 상기 베어 칩을 상기프린트 배선판에 플립 칩 실장할 때에 이용되는 상기 범프를 형성하는 것을 특징으로 하는 범프의 형성방법.
  15. 제 14 항에 있어서,
    상기 반도체 웨이퍼를 잘라내기 전에, 상기 반도체 웨이퍼의 전면(全面)에 상기 범프를 형성하는 것을 특징으로 하는 범프의 형성방법.
  16. 제 1 및 제 2 기판 쌍방모두에 형성된 패드 끼리를 접속하는 데에 이용되는 범프 형성방법에 있어서,
    상기 제 1 기판상의 패드 주변에 소정 두께의 인쇄 패턴이 형성되도록 상기 제 1 기판의 상면에 스크린 인쇄를 실시하는공정과,
    상기 제 1 기판상에 형성된 상기 인쇄 패턴의 형상이 거의 반구 형상이 되도록 상기 제 1 기판의 상기 인쇄 패턴이 형성된 면을 아래로 하여 소정시간 방치하는 공정을 구비한 것을 특징으로 하는 범프의 형성방법.
  17. 제 16 항에 있어서,
    상기 제 1 및 제 2 기판 중 어느 한쪽은 프린트 배선판이며, 다른 한 쪽은 반도체 칩인 것을 특징으로 하는 범프의 형성방법.
  18. 제 17 항에 있어서,
    상기 반도체 칩은 반도체 웨이퍼로부터 잘려나온 베어 칩이며, 상기 베어 칩을 상기프린트 배선판에 플립 칩 실장할 때에 이용되는 상기 범프를 형성하는 것을 특징으로 하는 범프의 형성방법.
  19. 제 18 항에 있어서,
    상기 반도체 웨이퍼를 잘라내기 전에, 상기 반도체 웨이퍼의 전면(全面)에 상기 범프를 형성하는 것을 특징으로 하는 범프의 형성방법.
  20. 제 1 및 제 2 기판을 가지며, 이들 제 1 및 제 2 기판 쌍방모두에 형성된 패드 끼리를 범프를 통해 접속한 반도체 장치에 있어서,
    상기 범프는 상기 제 1 기판의 상면을 패드형성영역을 제외하고 레지스트로 덮어 그 면을 아래쪽을 향하게 하고, 그 하방으로부터 분무량을 조정하여 도전성 재료를 분무하여 소정 사이즈로 형성되는 것을 특징으로 하는 반도체 장치.
KR10-1999-7003761A 1996-11-06 1997-10-29 범프의 형성방법 및 반도체 장치 KR100368946B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31006096 1996-11-06
JP8-310060 1996-11-06
JP9-052373 1997-02-20
JP5237397 1997-02-20

Publications (2)

Publication Number Publication Date
KR20000052897A KR20000052897A (ko) 2000-08-25
KR100368946B1 true KR100368946B1 (ko) 2003-01-24

Family

ID=26392985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7003761A KR100368946B1 (ko) 1996-11-06 1997-10-29 범프의 형성방법 및 반도체 장치

Country Status (9)

Country Link
EP (1) EP0949668B1 (ko)
JP (1) JP3983300B2 (ko)
KR (1) KR100368946B1 (ko)
CN (1) CN1153266C (ko)
AU (1) AU4725297A (ko)
DE (1) DE69737939T2 (ko)
HK (1) HK1023649A1 (ko)
TW (1) TW354412B (ko)
WO (1) WO1998020541A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051346B4 (de) * 2005-10-25 2011-02-10 Thallner, Erich, Dipl.-Ing. Träger für einen Wafer, Kombination aus einem Träger und einem Wafer sowie Verfahren zur Handhabung des Trägers
CN104078367B (zh) * 2013-03-29 2017-10-13 天水天光半导体有限责任公司 一种倒扣封装肖特基二极管凸点的制作工艺
CN106170850A (zh) * 2014-01-09 2016-11-30 汉高股份有限及两合公司 制备半导体封装的方法、以及非接触式向上喷射系统在制备半导体封装中的用途
KR101582243B1 (ko) 2014-05-09 2016-01-04 주식회사 에이앤에스월드 엘이디 프레임의 솔더 범프 형성용 마스크 클리너장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0374852A (ja) * 1989-08-17 1991-03-29 Canon Inc 電極端子の相互接続方法及び電気接続構造体の製造方法
JPH06188290A (ja) * 1992-09-03 1994-07-08 American Teleph & Telegr Co <Att> マルチチップモジュールをアセンブルするための方法及び装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568012A (en) * 1982-01-14 1986-02-04 Toshiba Seiki Co., Ltd. Soldering apparatus
JPS5958843A (ja) * 1982-09-28 1984-04-04 Sharp Corp フリツプチツプ用バンプ製造方法
JPH02159094A (ja) * 1988-12-12 1990-06-19 Rohm Co Ltd 印刷配線基板装置
JP3156483B2 (ja) * 1994-01-11 2001-04-16 松下電器産業株式会社 バンプの形成方法
JPH08181142A (ja) * 1994-12-26 1996-07-12 Fujitsu Ltd はんだバンプの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0374852A (ja) * 1989-08-17 1991-03-29 Canon Inc 電極端子の相互接続方法及び電気接続構造体の製造方法
JPH06188290A (ja) * 1992-09-03 1994-07-08 American Teleph & Telegr Co <Att> マルチチップモジュールをアセンブルするための方法及び装置

Also Published As

Publication number Publication date
CN1236484A (zh) 1999-11-24
AU4725297A (en) 1998-05-29
HK1023649A1 (en) 2000-09-15
JP3983300B2 (ja) 2007-09-26
DE69737939T2 (de) 2008-04-03
EP0949668A1 (en) 1999-10-13
TW354412B (en) 1999-03-11
KR20000052897A (ko) 2000-08-25
EP0949668A4 (en) 2000-03-15
DE69737939D1 (de) 2007-08-30
WO1998020541A1 (en) 1998-05-14
EP0949668B1 (en) 2007-07-18
CN1153266C (zh) 2004-06-09

Similar Documents

Publication Publication Date Title
US6207475B1 (en) Method for dispensing underfill and devices formed
US7112524B2 (en) Substrate for pre-soldering material and fabrication method thereof
US6001493A (en) Substrate for transferring bumps and method of use
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US7396754B2 (en) Method of making wafer level ball grid array
KR980012316A (ko) 반도체 장치 및 그 제조 방법
US6483191B2 (en) Semiconductor device having reinforced coupling between solder balls and substrate
US6225144B1 (en) Method and machine for underfilling an assembly to form a semiconductor package
US7638420B2 (en) Print mask and method of manufacturing electronic components using the same
KR100368946B1 (ko) 범프의 형성방법 및 반도체 장치
JPH1174312A (ja) 半導体装置およびはんだバンプの形成方法
US6808959B2 (en) Semiconductor device having reinforced coupling between solder balls and substrate
US6383891B1 (en) Method for forming bump and semiconductor device
EP0469848A2 (en) Attaching integrated circuits to circuit boards
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
US6306748B1 (en) Bump scrub after plating
JPS6364916B2 (ko)
KR100426391B1 (ko) 금속 범프의 제조 방법
EP1621278B1 (en) Substrate for pre-soldering material and fabrication method thereof
JPH05299476A (ja) 半導体チップの実装方法
JPH05347473A (ja) 配線基板
JPH10163373A (ja) ハンダ・コンタクト・ボール形成方法
JP2000323507A (ja) はんだバンプ形成方法
JPH06268201A (ja) Ｃｃｂバンプの形成方法
JPH10150263A (ja) 導電性ボールの搭載方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee