JP3983300B2 - バンプの形成方法 - Google Patents

バンプの形成方法 Download PDF

Info

Publication number
JP3983300B2
JP3983300B2 JP52120998A JP52120998A JP3983300B2 JP 3983300 B2 JP3983300 B2 JP 3983300B2 JP 52120998 A JP52120998 A JP 52120998A JP 52120998 A JP52120998 A JP 52120998A JP 3983300 B2 JP3983300 B2 JP 3983300B2
Authority
JP
Japan
Prior art keywords
bump
printed wiring
wiring board
substrate
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52120998A
Other languages
English (en)
Inventor
明 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Application granted granted Critical
Publication of JP3983300B2 publication Critical patent/JP3983300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/044Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0545Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736Methods for applying liquids, e.g. spraying
    • H05K2203/0746Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1581Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/159Using gravitational force; Processing against the gravity direction; Using centrifugal force
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

技術分野
本発明は、BGA技術に基づいて実装を行う場合や、フリップチップ実装を行う場合のように、パッドが形成された2つの基板(例えば、プリント配線板と半導体チップ)を接続するのに用いられるバンプの形成方法に関する。
背景技術
半導体チップをプリント配線板に実装する技術の一つにBGA(Ball Grid Array)技術と呼ばれるものがある。BGA技術は、半導体チップとプリント配線板の双方にパッドを形成し、これらパッドをバンプと呼ばれる半田ボールや金ボール等を介して接合するものである。このようなバンプを用いることにより、半導体チップにピン形状の端子を取り付けて実装を行う場合や、ボンディングワイヤを用いたCOB(Chip On Board)実装を行う場合よりもはるかに実装面積を小さくすることができる。
一方、半導体チップをパッケージングせずにベアチップの状態でプリント配線板に実装するいわゆるフリップチップ実装も最近では広く行われるようになってきた。フリップチップ実装の場合にも、ベアチップのパッドとプリント配線板のパッドとがバンプを介して接合される。
BGA技術に基づく実装やフリップチップ実装などに用いられるバンプの形成方法として、通常バンプ方式、転写バンプ方式、ボールバンプ方式およびメサバンプ方式の4つの方式が一般に知られている。通常バンプ方式は、半導体ウエハの上面をバンプ形成箇所を除いてレジストで覆い、めっき処理によってバンプを形成した後にレジストを除去するものである。転写バンプ方式は、インナーリードの先端にバンプを転写接合し、このバンプと半導体チップのアルミニウム電極とを位置合わせして加熱・加圧するものである。また、ボールバンプ方式は、ワイヤボンディングを行う装置を用いて各パッドにバンプを取り付けるものであり、メサバンプ方式は、インナーリードの先端にバンプを一体形成するものである。
これら4つの方式のうち、転写バンプ方式とメサバンプ方式は、インナーリードの利用を前提としており、BGA技術に基づく実装やフリップチップ実装には向かない。また、ボールバンプ方式は、各パッドに順々にバンプを取り付けるため、パッドの数が多くなるほど実装に手間がかかるという問題がある。一方、通常バンプ方式は、めっき処理によってバンプを形成するため、バンプのサイズや形状にばらつきが生じやすいという問題がある。
発明の開示
本発明は、このような点に鑑みて創作されたものであり、その目的は、複雑な工程を要することなく所望のサイズおよび形状のバンプを形成できるバンプの形成方法を提供することにある。
本発明のバンプの形成方法は、第1の基板の上面をパッド形成領域を除いてレジストで覆う工程と、第1の基板のレジストで覆った面を下にしてその下方からレジストで覆った面に向けて導電性材料を噴霧し、第1の基板上のパッド形成領域にほぼ半球状のバンプを形成する工程とを備えている。第1の基板上のパッド形成領域を下向きにして、その下方から導電性材料を噴霧することにより、重力の作用によりパッド形成領域に半球状のバンプを形成しており、複雑な工程を要することなくバンプを形成することができる。
発明を実施するための最良の形態
〔実施形態〕
第1図は、バンプの形成方法と半導体装置の製造工程を説明する図である。この図は、パッケージングされた半導体チップをプリント配線板上にBGA技術に基づいて実装する例を示しており、具体的には、半導体チップのパーケージに形成されたパッドとプリント配線板に形成されたパッドとをバンプを介して接合するものである。上述したプリント配線板が第1の基板に、パッケージングされた半導体チップが第2の基板にそれぞれ対応している。
まず第1図(a)に示すように、半導体チップ上のパッドと同じ間隔でプリント配線板1上にパッド2を形成する。次に、第1図(b)に示すように、プリント配線板1の上面をパッド形成領域を除いてレジスト3で覆う。次に、第1図(c)に示すように、プリント配線板1のレジスト3で覆った面を下に向け、その下方から溶融半田を噴霧してパッド形成領域にバンプ4を形成する。
第2図は第1図(c)の工程を詳細に説明する図である。同図に示すように、プリント配線板1は、レジスト形成面を下に向けた状態でベルトコンベア11に下向きに取り付けられる。ベルトコンベア11の下方には、溶融半田を噴霧するノズル12が設置されている。ベルトコンベア11が移動を開始すると、ノズル12の上方を通過したプリント配線板1に溶融半田が吹き付けられる。プリント配線板1上のレジスト3で覆われた部分には半田は付着せず、レジスト3で覆われていないパッド形成面のみに半田層が形成される。この半田層は、重力の作用を受けてほぼ半球状になり、これがバンプ4として利用される。また、ノズル12からは常に一定量の半田が噴霧されるため、バンプ4のサイズはほぼ均一になる。
バンプ4が形成されたプリント配線板1はレジスト除去後に、第1図(d)に示すように半導体チップ5のパッド6と位置合わせされた後、高温の炉に通される。その結果、第1図(e)に示すようにバンプ4が溶融し、半導体チップ5はバンプ4を介してプリント配線板1と接合される。
このように、本実施形態では、プリント配線板1のパッド形成面を下に向けてその下方から溶融半田を噴霧してパッド形成領域に半田層を形成するため、この半田層は重力の作用を受けて理想的な半球状のバンプ4になる。したがって、特別な装置等を用いることなく、簡易な工程で半球状のバンプ4を形成することができる。
また、バンプ形成箇所以外はレジスト3で覆っているため、余計な部分に半田が付着することはない。さらに、プリント配線板1を一定速度で移動させながらノズル12から一定量の溶融半田を吹き付けるため、バンプ4のサイズや形状のばらつきをなくすことができる。また、ベルトコンベア11に一定間隔で複数のプリント配線板1を載置すれば、複数のプリント配線板1に同一形状のバンプ4を短時間に形成することができ、製造効率がよくなる。
なお、ノズル12から噴霧する物質は、上述した溶融半田に限定されず、付着性および導電性に優れた各種の物質(例えば金など)を利用可能である。また、2種類以上の物質を噴霧して上述したバンプ4を形成してもよい。第3図は、バンプ4を2層構造とし、上層に低温で溶融する半田層4aを、下層に高温で溶融する半田層4bを形成した例を示している。このような構造にすると、上層の半田層4aが溶融した時点で半導体チップ5との電気的接触が確保されるため、バンプ4を一層構造にする場合よりも、バンプ4の付着性を高めることができる。なお、バンプ4を多層構造とする場合には、1本のノズル12から異なる材料を噴霧してもよく、あるいは2本以上のノズル12を設けてもよい。また、プリント配線板1の面積が広い場合は、複数のノズル12を一列に並べて、各ノズル12から同時に同量の溶融半田を噴霧すればよい。
〔参考形態〕
以下に説明する参考形態は、スクリーン印刷によってバンプ4を形成するものである。
第4図はスクリーン印刷の概略を説明する図である。プリント配線板1の上方には、バンプ4の形状が描かれたスクリーンマスク21が配置されている。スクリーンマスク21は、両端がスクリーン枠22によって支持されており、スキージ23を押し当てるとプリント配線板1の上面に密着配置され、スキージ23を離すと元の位置(図示の点線位置)に復帰する。
スクリーンマスク21の上面に、半田や金などで構成される導電性のペースト24を載せた状態でスキージ23をスクリーンマスク21に押し当て、そのままスキージ23を図示の矢印の方向に移動させる。スクリーンマスク21は、スキージ23が押し当てられた部分のみプリント配線板1に密着配置され、スキージ23が通過した部分のスクリーンマスク21はプリント配線板1から離れる。これにより、プリント配線板1上にはスクリーンマスク21のパターンに応じた形状の印刷パターン25が転写される。
スクリーン印刷が終了すると、印刷パターン25が乾く前に印刷面を下にして所定時間放置される。これにより、印刷パターン25は重力の作用を受けて半球状になって固化され、バンプ4が完成する。
その後は、第1図(d)、(e)と同様の工程が行われ、半導体チップ5がプリント配線板1に取り付けられる。
このように、参考形態は、スクリーン印刷を利用してバンプ4を形成するため、バンプ4のサイズのばらつきをなくすことができる。また、実施形態と異なり、プリント配線板1上にパッドやレジストを形成する処理が不要なため、製造工程をより一層簡易化できる。
なお、スクリーン印刷をする際、第5図に示すように、バンプ4のサイズよりも広めかつ厚めに印刷パターン25を形成すれば、表面張力により印刷パターン25が縮んでも、その面積をバンプ4と同程度にすることができる。また、表面張力により図示の点線のように丸く変形するため、印刷した面を下向きにする必要がなくなり、製造工程をより簡略化できる。あるいは、表面張力と重力の両方を利用してバンプ4を形成してもよい。
上述した実施形態や参考形態では、プリント配線板1にバンプ4を形成する例を説明したが、半導体チップ5のパッドにバンプ4を形成してもよい。
また、上述した実施形態や参考形態では、BGA技術に基づいて実装を行う場合のバンプ形成方法について説明したが、半導体ウエハから切り出されたベアチップをプリント配線板1に実装するいわゆるフリップチップ実装に用いられるバンプ4を形成する際にも実施形態や参考形態は適用可能である。ただし、フリップチップ実装の場合は、BGA技術による実装を行う場合よりも、バンプ4のサイズを小さくしなければならないため、ノズル12から噴射する材料や噴射量を変えたり、スクリーンマスク21のパターン形状を変更する必要がある。
また、ベアチップ上に形成されるパッドの材質は、一般にはアルミニウムやポリシリコン等が用いられるが、これらには半田が付着しにくいため、その表面には密着性、相互拡散、半田のぬれを考慮した中間金属層を、溶融半田の噴霧工程に先立って予め形成しておく必要がある。例えば、メッキや蒸着によって銅や金等の半田が付着しやすい金属の表面層を形成しておく。あるいは、Cr−Cu−Au、TiW−Cu、Ti−Cu−Ni、Al/Ni−Ni−Cuなどの表面層を形成しておく。このような表面層は、半田等が付着しにくいパッドが形成されたプリント配線板等にバンプ4を形成する場合にも有効である。
また、フリップチップ実装を行う場合は、半導体ウエハを切り出す前に半導体ウエハ上にバンプ4を形成し、バンプ形成後に個別のチップに切り出してもよい。
産業上の利用可能性
上述したように、本発明によれば、第1の基板の下方から、第1の基板のレジストで覆った面に向けて導電性材料を噴霧してバンプを形成するため、重力の作用により、理想的な半球状のバンプを形成することができる。また、第1の基板を搬送させながら導電性材料を噴霧すれば、第1の基板に均一に導電性材料を吹き付けることができ、バンプのサイズと形状のばらつきを抑えることができる。
また、2種類以上の導電性材料を噴霧すれば、多層構造のバンプを容易に形成することができる。したがって、バンプの上層側が下層側よりも低い温度で溶融するような構造にすることも容易にでき、バンプの付着性を高めることができる。
【図面の簡単な説明】
【図1】バンプの形成方法と半導体装置の製造工程を説明する図である。
【図2】第1図(c)の工程を詳細に説明する図である。
【図3】2層構造のバンプの一例を示す図である。
【図4】スクリーン印刷の概略を説明する図である。
【図5】印刷パターンの形状を示す図である。

Claims (5)

  1. 第1および第2の基板の双方に形成されたパッド同士を接続するのに用いられるバンプの形成方法において、
    前記第1の基板の上面をパッド形成領域を除いてレジストで覆う工程と、
    前記第1の基板のレジストで覆った面を下にして、その下方から前記レジストで覆った面に向けて噴霧量を調整して導電性材料を噴霧し、前記第1の基板上のパッド形成領域にほぼ半球状の所定サイズのバンプを形成する工程と、
    を備え、2種類以上の前記導電性材料を噴霧し、前記バンプの上層側が前記バンプの下層側よりも低い温度で溶融するように2種類以上の前記導電性材料によってそれぞれの層が形成された前記バンプを形成することを特徴とするバンプの形成方法。
  2. 前記第1の基板を搬送しながら前記導電性材料を噴霧することを特徴とする請求項1記載のバンプの形成方法。
  3. 前記第1の基板は半導体チップであることを特徴とする請求項1記載のバンプの形成方法。
  4. 前記半導体チップは、半導体ウエハから切り出されたベアチップであることを特徴とする請求項3記載のバンプの形成方法。
  5. 前記半導体ウエハの切り出しを行う前に、前記半導体ウエハの全面に前記バンプを形成することを特徴とする請求項4記載のバンプの形成方法。
JP52120998A 1996-11-06 1997-10-29 バンプの形成方法 Expired - Fee Related JP3983300B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31006096 1996-11-06
JP5237397 1997-02-20
PCT/JP1997/003925 WO1998020541A1 (en) 1996-11-06 1997-10-29 Method for forming bump and semiconductor device

Publications (1)

Publication Number Publication Date
JP3983300B2 true JP3983300B2 (ja) 2007-09-26

Family

ID=26392985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52120998A Expired - Fee Related JP3983300B2 (ja) 1996-11-06 1997-10-29 バンプの形成方法

Country Status (9)

Country Link
EP (1) EP0949668B1 (ja)
JP (1) JP3983300B2 (ja)
KR (1) KR100368946B1 (ja)
CN (1) CN1153266C (ja)
AU (1) AU4725297A (ja)
DE (1) DE69737939T2 (ja)
HK (1) HK1023649A1 (ja)
TW (1) TW354412B (ja)
WO (1) WO1998020541A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051346B4 (de) * 2005-10-25 2011-02-10 Thallner, Erich, Dipl.-Ing. Träger für einen Wafer, Kombination aus einem Träger und einem Wafer sowie Verfahren zur Handhabung des Trägers
CN104078367B (zh) * 2013-03-29 2017-10-13 天水天光半导体有限责任公司 一种倒扣封装肖特基二极管凸点的制作工艺
CN106170850A (zh) * 2014-01-09 2016-11-30 汉高股份有限及两合公司 制备半导体封装的方法、以及非接触式向上喷射系统在制备半导体封装中的用途
KR101582243B1 (ko) 2014-05-09 2016-01-04 주식회사 에이앤에스월드 엘이디 프레임의 솔더 범프 형성용 마스크 클리너장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568012A (en) * 1982-01-14 1986-02-04 Toshiba Seiki Co., Ltd. Soldering apparatus
JPS5958843A (ja) * 1982-09-28 1984-04-04 Sharp Corp フリツプチツプ用バンプ製造方法
JPH02159094A (ja) * 1988-12-12 1990-06-19 Rohm Co Ltd 印刷配線基板装置
JPH06103702B2 (ja) * 1989-08-17 1994-12-14 キヤノン株式会社 電極端子の相互接続方法及び電気接続構造体の製造方法
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
JP3156483B2 (ja) * 1994-01-11 2001-04-16 松下電器産業株式会社 バンプの形成方法
JPH08181142A (ja) * 1994-12-26 1996-07-12 Fujitsu Ltd はんだバンプの製造方法

Also Published As

Publication number Publication date
CN1236484A (zh) 1999-11-24
AU4725297A (en) 1998-05-29
HK1023649A1 (en) 2000-09-15
DE69737939T2 (de) 2008-04-03
EP0949668A1 (en) 1999-10-13
KR100368946B1 (ko) 2003-01-24
TW354412B (en) 1999-03-11
KR20000052897A (ko) 2000-08-25
EP0949668A4 (en) 2000-03-15
DE69737939D1 (de) 2007-08-30
WO1998020541A1 (en) 1998-05-14
EP0949668B1 (en) 2007-07-18
CN1153266C (zh) 2004-06-09

Similar Documents

Publication Publication Date Title
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US6207475B1 (en) Method for dispensing underfill and devices formed
US6722028B2 (en) Method of making electronic device
US20100309641A1 (en) Interposer substrate, lsi chip and information terminal device using the interposer substrate, manufacturing method of interposer substrate, and manufacturing method of lsi chip
US7396754B2 (en) Method of making wafer level ball grid array
US5646068A (en) Solder bump transfer for microelectronics packaging and assembly
KR100555706B1 (ko) 미세 솔더볼 구현을 위한 ubm 및 이를 이용한 플립칩패키지 방법
WO2009009694A2 (en) Solder cap application process on copper bump using solder powder film
US7638420B2 (en) Print mask and method of manufacturing electronic components using the same
US5924623A (en) Diffusion patterned C4 bump pads
JP3983300B2 (ja) バンプの形成方法
US6303407B1 (en) Method for the transfer of flux coated particles to a substrate
US5505367A (en) Method for bumping silicon devices
US6383891B1 (en) Method for forming bump and semiconductor device
JPH04233792A (ja) 電子部品と回路板の接合方法
US20030173109A1 (en) Printed circuit board unit with detachment mechanism for electronic component
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
JP3990784B2 (ja) ハンダ・コンタクト・ボール形成方法
JPH1187906A (ja) 半導体装置およびその実装方法
JPH05347473A (ja) 配線基板
JPH06275628A (ja) Ccbバンプ形成用部品及びこれを用いた半導体装置の製造方法
JP2002076599A (ja) 電子機器
JP2000022321A (ja) ペースト層形成方法、電子部品搭載基板の製造方法
JPH05299476A (ja) 半導体チップの実装方法
JP2001135664A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees