JPH05299476A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH05299476A JPH05299476A JP9692392A JP9692392A JPH05299476A JP H05299476 A JPH05299476 A JP H05299476A JP 9692392 A JP9692392 A JP 9692392A JP 9692392 A JP9692392 A JP 9692392A JP H05299476 A JPH05299476 A JP H05299476A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- granular
- resist
- bump material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体チップの実装方法に関し、低コストの
半導体チップの表面実装方法を提供することを目的とす
る。 【構成】 パッド21の上部にレジスト孔26を有するレジ
スト層25を、回路基板20の表面に形成し、粒状バンプ材
30A をレジスト孔26のそれぞれに嵌入した後に、粒状バ
ンプ材30A に電極11を位置合わせして、半導体チップ10
を回路基板20に重層し、熱圧着するものとする。
半導体チップの表面実装方法を提供することを目的とす
る。 【構成】 パッド21の上部にレジスト孔26を有するレジ
スト層25を、回路基板20の表面に形成し、粒状バンプ材
30A をレジスト孔26のそれぞれに嵌入した後に、粒状バ
ンプ材30A に電極11を位置合わせして、半導体チップ10
を回路基板20に重層し、熱圧着するものとする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの実装方
法に関する。
法に関する。
【０００２】
【従来の技術】従来の半導体チップの実装方法を図２に
示す。図２において、半導体チップ10をフェースダウン
に表面実装する回路基板20には、半導体チップ10のそれ
ぞれの電極11に対応して、パッド21を配列形成してあ
る。
示す。図２において、半導体チップ10をフェースダウン
に表面実装する回路基板20には、半導体チップ10のそれ
ぞれの電極11に対応して、パッド21を配列形成してあ
る。
【０００３】そして、パッド21の上部にレジスト孔を有
するレジスト層22を、スクリーン印刷等して形成してい
る。一方、図２の(A) に図示したように、半導体チップ
10の電極11には、金, 銅等のバンプ１を予め形成してい
る。
するレジスト層22を、スクリーン印刷等して形成してい
る。一方、図２の(A) に図示したように、半導体チップ
10の電極11には、金, 銅等のバンプ１を予め形成してい
る。
【０００４】そして、図２の(B) に図示したように、バ
ンプ１をパッド21に位置合わせして、半導体チップ10を
回路基板20に重層し、熱圧着してバンプ１を介してパッ
ド21と電極11とを接着することで、半導体チップ10を回
路基板20にフェースダウンに表面実装している。
ンプ１をパッド21に位置合わせして、半導体チップ10を
回路基板20に重層し、熱圧着してバンプ１を介してパッ
ド21と電極11とを接着することで、半導体チップ10を回
路基板20にフェースダウンに表面実装している。
【０００５】なお、バンプ１を半導体チップの電極11に
付着形成する方法は、下記の通りである。まず、半導体
チップ10の電極11上にＣr とＮi 等のバリヤメタルを被
着し、バンプ形成のためのフォトリソグラフィ工程を行
い、フォトレジストによるめっき用パターンを形成す
る。
付着形成する方法は、下記の通りである。まず、半導体
チップ10の電極11上にＣr とＮi 等のバリヤメタルを被
着し、バンプ形成のためのフォトリソグラフィ工程を行
い、フォトレジストによるめっき用パターンを形成す
る。
【０００６】そして、金属膜を一方の電極として、電界
めっき法によりパターン内にバンプを形成させる。次に
不要となったフォトレジストを除去し新たにバンプ上か
らフォトレジストを塗布し、バリヤメタルをエッチング
するためのパターンを形成する。
めっき法によりパターン内にバンプを形成させる。次に
不要となったフォトレジストを除去し新たにバンプ上か
らフォトレジストを塗布し、バリヤメタルをエッチング
するためのパターンを形成する。
【０００７】このレジストパターンをマスクとして、バ
ンプの下部を除く半導体チップの表面のバリヤメタルを
除去し、最後にレジストパターンを除去して、バンプの
形成工程が終了する。
ンプの下部を除く半導体チップの表面のバリヤメタルを
除去し、最後にレジストパターンを除去して、バンプの
形成工程が終了する。
【０００８】
【発明が解決しようとする課題】ところで、電極にバン
プを付着させて、半導体チップを回路基板にフェースダ
ウンに表面実装する従来の方法は、上述のようにバンプ
を半導体チップに形成する工程が複雑で、コスト高にな
るという問題点があった。
プを付着させて、半導体チップを回路基板にフェースダ
ウンに表面実装する従来の方法は、上述のようにバンプ
を半導体チップに形成する工程が複雑で、コスト高にな
るという問題点があった。
【０００９】本発明はこのような点に鑑みて創作された
もので、低コストの半導体チップの実装方法を提供する
ことを目的としている。
もので、低コストの半導体チップの実装方法を提供する
ことを目的としている。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、図１に図示したように、パッド21の上部
にレジスト孔26を有するレジスト層25を、回路基板20の
表面に形成する。
めに本発明は、図１に図示したように、パッド21の上部
にレジスト孔26を有するレジスト層25を、回路基板20の
表面に形成する。
【００１１】次に、粒状バンプ材30A をレジスト孔26の
それぞれに嵌入し、その後、粒状バンプ材30A に電極11
を位置合わせして、半導体チップ10を回路基板20に重層
し、熱圧着して半導体チップ10を実装するものとする。
それぞれに嵌入し、その後、粒状バンプ材30A に電極11
を位置合わせして、半導体チップ10を回路基板20に重層
し、熱圧着して半導体チップ10を実装するものとする。
【００１２】或いはまた、粒状バンプ材の材料を半田と
する。
する。
【００１３】
【作用】本発明方法のパッドの上部にレジスト孔を有す
るレジスト層を、回路基板に形成することは、従来も実
施しており、工程も簡単で容易である。
るレジスト層を、回路基板に形成することは、従来も実
施しており、工程も簡単で容易である。
【００１４】このレジスト孔に粒状バンプ材を嵌入する
には、図１の(B) に図示したように、回路基板を振動さ
せながら、表面の全面に粒状バンプ材を散布した後、表
面にエァを吹きつけるか或いは表面を刷毛で掃く。
には、図１の(B) に図示したように、回路基板を振動さ
せながら、表面の全面に粒状バンプ材を散布した後、表
面にエァを吹きつけるか或いは表面を刷毛で掃く。
【００１５】このことにより、レジスト孔に挿入してい
る粒状バンプ材は残り、レジスト層の表面の粒状バンプ
材は除かれる。即ち、粒状バンプ材をパッド上に位置せ
しめることが、極めて容易である。
る粒状バンプ材は残り、レジスト層の表面の粒状バンプ
材は除かれる。即ち、粒状バンプ材をパッド上に位置せ
しめることが、極めて容易である。
【００１６】またこの状態で、熱圧着するだけであるか
ら、工程が簡単で低コストである。なお、粒状バンプ材
を半田とすることで、バンプ自体が低コストである。ま
た、半田は低温度で溶融状態となるので、粒状バンプ材
の形状・直径寸法に多少のばらつきがあっても、すべて
のパッドと電極とが確実にバンプを介して接着する。
ら、工程が簡単で低コストである。なお、粒状バンプ材
を半田とすることで、バンプ自体が低コストである。ま
た、半田は低温度で溶融状態となるので、粒状バンプ材
の形状・直径寸法に多少のばらつきがあっても、すべて
のパッドと電極とが確実にバンプを介して接着する。
【００１７】
【実施例】以下図を参照しながら、本発明を具体的に説
明する。なお、全図を通じて同一符号は同一対象物を示
す。
明する。なお、全図を通じて同一符号は同一対象物を示
す。
【００１８】図１は、本発明の実装工程を示す図であ
る。図１において、20は、セラミックス又は銅張積層板
よりなる回路基板である。回路基板の表面には、半導体
チップ10の電極11に対応してパッド21を形成してある。
る。図１において、20は、セラミックス又は銅張積層板
よりなる回路基板である。回路基板の表面には、半導体
チップ10の電極11に対応してパッド21を形成してある。
【００１９】一方、30A は、金, 銅, 半田等よりなる粒
状バンプ材であって、その直径は、パッド21の幅にほぼ
等しいものを使用するものとする。この粒状バンプ材30
A の形状は球状とは限らず、薄板を角粒子状に裁断した
もの、或いはプレスで円柱状に打ち抜いたもので良い。
状バンプ材であって、その直径は、パッド21の幅にほぼ
等しいものを使用するものとする。この粒状バンプ材30
A の形状は球状とは限らず、薄板を角粒子状に裁断した
もの、或いはプレスで円柱状に打ち抜いたもので良い。
【００２０】本発明方法は、まず図１の(A) に図示した
ように、回路基板20の表面に、パッド21の上部にレジス
ト孔26を有するレジスト層25を、スクリーン印刷等して
形成する。
ように、回路基板20の表面に、パッド21の上部にレジス
ト孔26を有するレジスト層25を、スクリーン印刷等して
形成する。
【００２１】また、パッド21の配列ピッチが微細の場合
には、回路基板20の全表面にレジスト層を塗布形成後、
フォトリソグラフィ手段によりレジスト孔26を設ける。
なお、レジスト層25の厚さは、粒状バンプ材30A の直径
よりも小さいものとする。
には、回路基板20の全表面にレジスト層を塗布形成後、
フォトリソグラフィ手段によりレジスト孔26を設ける。
なお、レジスト層25の厚さは、粒状バンプ材30A の直径
よりも小さいものとする。
【００２２】次に図１の(B) に図示したように、回路基
板20を振動させながら、表面の全面に、粒状バンプ材30
A を散布する。その後、レジスト層25の表面にエァを吹
きつけるか、或いは刷毛でレジスト層25の表面を軽く掃
くことで、レジスト層25の表面に散在している不要の粒
状バンプ材（図の点線で図示したもの）を除去し、レジ
スト孔26に挿入している粒状バンプ材30A のみを残す。
板20を振動させながら、表面の全面に、粒状バンプ材30
A を散布する。その後、レジスト層25の表面にエァを吹
きつけるか、或いは刷毛でレジスト層25の表面を軽く掃
くことで、レジスト層25の表面に散在している不要の粒
状バンプ材（図の点線で図示したもの）を除去し、レジ
スト孔26に挿入している粒状バンプ材30A のみを残す。
【００２３】そして図１の(C) に図示したように、粒状
バンプ材30A に電極11を位置合わせして、半導体チップ
10を回路基板20に重層する。その後、図１の(D) のよう
に、回路基板20を所望の温度に加熱するとともに、半導
体チップ10を所望の力で押圧して熱圧着し、粒状バンプ
材30A が変形してなるバンプ30を介して、パッド21と電
極11とを固着して、半導体チップ10を回路基板20に実装
する。
バンプ材30A に電極11を位置合わせして、半導体チップ
10を回路基板20に重層する。その後、図１の(D) のよう
に、回路基板20を所望の温度に加熱するとともに、半導
体チップ10を所望の力で押圧して熱圧着し、粒状バンプ
材30A が変形してなるバンプ30を介して、パッド21と電
極11とを固着して、半導体チップ10を回路基板20に実装
する。
【００２４】なお粒状バンプ材を半田とすることで、下
記のようなメリットがある。半田は金, 銅等に較べて低
コストである。また、半田は低温度で軟化溶融状態にな
り、押圧することでレジスト孔26内で簡単に変形する。
したがって、粒状バンプ材の形状・直径寸法に多少のば
らつきがあっても、すべてのパッド21と電極11とが均一
に且つ確実にバンプ30を介して接着する。
記のようなメリットがある。半田は金, 銅等に較べて低
コストである。また、半田は低温度で軟化溶融状態にな
り、押圧することでレジスト孔26内で簡単に変形する。
したがって、粒状バンプ材の形状・直径寸法に多少のば
らつきがあっても、すべてのパッド21と電極11とが均一
に且つ確実にバンプ30を介して接着する。
【００２５】また、回路基板20の加熱温度が低いので、
回路基板に実装した他の部品の加熱による損傷が発生し
ない。
回路基板に実装した他の部品の加熱による損傷が発生し
ない。
【００２６】
【発明の効果】以上説明したように本発明方法は、実装
工程数が少なく、且つ簡単であるので、低コストであ
る。
工程数が少なく、且つ簡単であるので、低コストであ
る。
【００２７】また、バンプ材として半田を使用すること
で、さらに低コストとなるばかりでなく、粒状バンプ材
の形状・直径寸法に多少のばらつきがあっても、すべて
のパッドと電極とが確実にバンプを介して接着するとい
う利点がある。
で、さらに低コストとなるばかりでなく、粒状バンプ材
の形状・直径寸法に多少のばらつきがあっても、すべて
のパッドと電極とが確実にバンプを介して接着するとい
う利点がある。
【図１】 本発明の実装工程を示す図
【図２】 従来方法を示す図
1,30 バンプ 10 半導体チップ 11 電極 20 回路基板 21 パッド 22,25 レジスト層 26 レジスト孔 30A 粒状バンプ材
Claims (2)
- 【請求項１】 パッド(21)の上部にレジスト孔(26)を有
するレジスト層(25)を、回路基板(20)の表面に形成し、 粒状バンプ材(30A) を該レジスト孔(26)のそれぞれに嵌
入した後に、 該粒状バンプ材(30A) に電極(11)を位置合わせして、半
導体チップ(10)を該回路基板(20)に重層し、熱圧着して
該半導体チップ(10)を実装することを特徴とする半導体
チップの実装方法。 - 【請求項２】 請求項１記載の粒状バンプ材が半田であ
ることを特徴とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9692392A JPH05299476A (ja) | 1992-04-17 | 1992-04-17 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9692392A JPH05299476A (ja) | 1992-04-17 | 1992-04-17 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299476A true JPH05299476A (ja) | 1993-11-12 |
Family
ID=14177879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9692392A Withdrawn JPH05299476A (ja) | 1992-04-17 | 1992-04-17 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299476A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202399A (ja) * | 1993-12-21 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | キャリアに部品を接続する接合剤を塗布するための方法およびノズル，並びに接合剤が塗布された回路基板 |
| JPH09232742A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | 電子回路装置の製造方法 |
-
1992
- 1992-04-17 JP JP9692392A patent/JPH05299476A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202399A (ja) * | 1993-12-21 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | キャリアに部品を接続する接合剤を塗布するための方法およびノズル，並びに接合剤が塗布された回路基板 |
| JP2533294B2 (ja) * | 1993-12-21 | 1996-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | キャリアに部品を接続する接合剤を塗布するための方法およびノズル，並びに接合剤が塗布された回路基板 |
| JPH09232742A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | 電子回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5860585A (en) | Substrate for transferring bumps and method of use | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| US6483191B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JP2002373967A (ja) | 半導体装置およびその製造方法 | |
| JPH07321244A (ja) | 電子部品および電子部品の製造方法 | |
| JP4045648B2 (ja) | 半導体装置 | |
| US6808959B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
| JPH05299476A (ja) | 半導体チップの実装方法 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| KR100368946B1 (ko) | 범프의 형성방법 및 반도체 장치 | |
| JP2910398B2 (ja) | 半田バンプ形成方法 | |
| KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
| JP2000232119A (ja) | 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法 | |
| JP2000164774A (ja) | 半導体装置及びその製造方法 | |
| US6383891B1 (en) | Method for forming bump and semiconductor device | |
| JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
| JPH066023A (ja) | 電子部品の実装方法 | |
| JPH05251505A (ja) | Ｉｃチップのエリアテープへの接続方法 | |
| JPH04130633A (ja) | 半導体装置とその製造方法およびそれに用いるキャピラリ | |
| KR100426391B1 (ko) | 금속 범프의 제조 방법 | |
| JPH09116257A (ja) | ハンダバンプ形成方法 | |
| JPH04323838A (ja) | 半導体素子の実装方法 | |
| JP2000208544A (ja) | ベアｉｃチップおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |