JPH04130633A - 半導体装置とその製造方法およびそれに用いるキャピラリ - Google Patents
半導体装置とその製造方法およびそれに用いるキャピラリInfo
- Publication number
- JPH04130633A JPH04130633A JP2252317A JP25231790A JPH04130633A JP H04130633 A JPH04130633 A JP H04130633A JP 2252317 A JP2252317 A JP 2252317A JP 25231790 A JP25231790 A JP 25231790A JP H04130633 A JPH04130633 A JP H04130633A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- capillary
- bump electrode
- electrode
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000000853 adhesive Substances 0.000 claims abstract description 31
- 230000001070 adhesive effect Effects 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000003825 pressing Methods 0.000 claims description 5
- 238000002788 crimping Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000002245 particle Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 239000000919 ceramic Substances 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、バンプ電極を有する半導体装置とその製造
方法およびそれに用いるキャピラリに関するものである
。
方法およびそれに用いるキャピラリに関するものである
。
従来、ＩＣチップ等をパッケージに封止することなく基
板実装を行う方法として、ＴＡＢ （ＴａｐｅＡｕｔｏ
ｍａｔｅｄ−Ｂｏｎｄｉｎｇ）方式と並んで、フェース
ダウンによる基板実装（以下ｒｃＯＢ方式Ｊという。）
がある。
板実装を行う方法として、ＴＡＢ （ＴａｐｅＡｕｔｏ
ｍａｔｅｄ−Ｂｏｎｄｉｎｇ）方式と並んで、フェース
ダウンによる基板実装（以下ｒｃＯＢ方式Ｊという。）
がある。
このＣＯＢ方式の基板実装方法は、ＩＣチップの電極パ
ッド上に設けたバンプ電極（突起電極）と、絶縁用基板
上に形成した配線用電極とを銀ペーストなどの導電性接
着剤により接続する方法である。このＣＯＢ方式により
従来の半導体装置を実装する工程を第３図（ａｌ〜（Ｃ
１に基づいて説明する。
ッド上に設けたバンプ電極（突起電極）と、絶縁用基板
上に形成した配線用電極とを銀ペーストなどの導電性接
着剤により接続する方法である。このＣＯＢ方式により
従来の半導体装置を実装する工程を第３図（ａｌ〜（Ｃ
１に基づいて説明する。
第３図（ａ）〜（Ｃ１は従来の半導体装置の製造方法を
説明するための断面図である。
説明するための断面図である。
第３図（ａ）〜（Ｃ）において、１はＩＣ基板、２はＡ
１を極バッド、３はバンプ電極、４は導電性接着剤、５
はＩＴＯ電極パッド、６は実装基板、７は導電性接着剤
４の展開台である。
１を極バッド、３はバンプ電極、４は導電性接着剤、５
はＩＴＯ電極パッド、６は実装基板、７は導電性接着剤
４の展開台である。
第３図（ａ）に示すように、フェースダウンによる基板
実装に用いられるバンプ電極３は、通常金ワイヤを材料
とし、一般的な半導体装置の組立てに用いられるボール
ボンディング法により、ＩＣ基板ｌ上のＡＡ’電極パッ
ド２上に形成される。バンプ電極３の形状は２段突起状
であり、その表面には凹凸がなく、また複数のバンプ電
極３の高さを揃えるために平板て整形されることにより
、頭頂部は平坦となっている。このようなバンプ電極３
は、展開台７の表面に展開された導電性接着剤４の層に
浸漬されることにより、第３図（ｂ）に示すように、バ
ンプ電極３に導電性接着剤４か転写される。
実装に用いられるバンプ電極３は、通常金ワイヤを材料
とし、一般的な半導体装置の組立てに用いられるボール
ボンディング法により、ＩＣ基板ｌ上のＡＡ’電極パッ
ド２上に形成される。バンプ電極３の形状は２段突起状
であり、その表面には凹凸がなく、また複数のバンプ電
極３の高さを揃えるために平板て整形されることにより
、頭頂部は平坦となっている。このようなバンプ電極３
は、展開台７の表面に展開された導電性接着剤４の層に
浸漬されることにより、第３図（ｂ）に示すように、バ
ンプ電極３に導電性接着剤４か転写される。
そして第３図ｔｅｌに示すように、バンプ電極３を、接
続するべきＩＴＯ電極パッド５に位置合わせし、マウン
ト（ｍｏｕｎｔ） Ｌ／た後、熱処理により導電性接着
剤４を硬化することにより、バンプ電極３とＩＴＯ電極
パッド５とを電気的に接続し、実装か完了される。
続するべきＩＴＯ電極パッド５に位置合わせし、マウン
ト（ｍｏｕｎｔ） Ｌ／た後、熱処理により導電性接着
剤４を硬化することにより、バンプ電極３とＩＴＯ電極
パッド５とを電気的に接続し、実装か完了される。
しかしながら、バンプ電極３の表面に転写される導電性
接着剤４の転写量は、導電性接着剤４の粘度、チスソ性
および含有フィラーの粒径等のばらつき、または展開台
７ｒに展開した導電性接着剤４の層の厚みのばらつきに
より、一定とならない。例えば、第４図ｆａｌに示すよ
うな導電性接着剤４の転写量が少ないバンプ電極３を、
第４図（ｂｌに示すように、実装基板６上のＩＴＯ電極
パッド５にマウントした場合、バンプ電極３と導電性接
着剤４との接触面積が少なくなり、接続抵抗が増大する
という問題があった。一方、バンプ電極への導電性接着
剤の転写量が過剰になると、隣接するバンプ電極同士か
短絡する可能性かある。このような隣接するバンプ電極
同士の短絡を防止する方法として、バンプ電極を寸法を
大きくする方法、または各バンプ電極間の間隔を大きく
する方法などが有効と考えられるが、いずれも、半導体
装置の小型化および電極数の増加という市場の要求に相
反するため、実用性がない。
接着剤４の転写量は、導電性接着剤４の粘度、チスソ性
および含有フィラーの粒径等のばらつき、または展開台
７ｒに展開した導電性接着剤４の層の厚みのばらつきに
より、一定とならない。例えば、第４図ｆａｌに示すよ
うな導電性接着剤４の転写量が少ないバンプ電極３を、
第４図（ｂｌに示すように、実装基板６上のＩＴＯ電極
パッド５にマウントした場合、バンプ電極３と導電性接
着剤４との接触面積が少なくなり、接続抵抗が増大する
という問題があった。一方、バンプ電極への導電性接着
剤の転写量が過剰になると、隣接するバンプ電極同士か
短絡する可能性かある。このような隣接するバンプ電極
同士の短絡を防止する方法として、バンプ電極を寸法を
大きくする方法、または各バンプ電極間の間隔を大きく
する方法などが有効と考えられるが、いずれも、半導体
装置の小型化および電極数の増加という市場の要求に相
反するため、実用性がない。
この発明の目的は、上記問題点に鑑み、バンプ電極への
導電性接着剤の転写量が少量であっても、バンプ電極と
配線用電極との接続抵抗を低減できる半導体装置とその
製造方法およびそれに用いるキャピラリを提供すること
である。
導電性接着剤の転写量が少量であっても、バンプ電極と
配線用電極との接続抵抗を低減できる半導体装置とその
製造方法およびそれに用いるキャピラリを提供すること
である。
請求項（１）記載の半導体装置は、バンプ電極の表面に
多数の微小な凹凸を形成したものである。
多数の微小な凹凸を形成したものである。
請求項（２）記載の半導体装置の製造方法は、次の通り
である。
である。
先端部の表面に多数の微小な凹凸を有するキャピラリを
準備する。このキャピラリの先端から導出されたワイヤ
の先端にボールを形成する。キャピラリにより電極パッ
ドにボールを圧着する。キャピラリの先端部をボールに
押し当てて圧着されたボールから延びたワイヤを圧潰切
断することによりバンプ電極を形成する。このバンプ電
極に導電性接着剤を転写する。バンプ電極と配線用電極
とを電気的に接続する。
準備する。このキャピラリの先端から導出されたワイヤ
の先端にボールを形成する。キャピラリにより電極パッ
ドにボールを圧着する。キャピラリの先端部をボールに
押し当てて圧着されたボールから延びたワイヤを圧潰切
断することによりバンプ電極を形成する。このバンプ電
極に導電性接着剤を転写する。バンプ電極と配線用電極
とを電気的に接続する。
請求項（３）記載のキャピラリは、先端部の表面に多数
の微小な凹凸を設けたちのである。
の微小な凹凸を設けたちのである。
請求項（１）記載の構成によれば、バンプ電極の表面に
多数の微小な凹凸を形成することにより、バンプ電極の
実効表面積を増大させることができる。
多数の微小な凹凸を形成することにより、バンプ電極の
実効表面積を増大させることができる。
請求項（２）記載の構成によれば、先端部の表面に多数
の微小な凹凸を有するキャピラリの先端から導出された
ワイヤの先端にボールを形成した後、キャピラリの先端
部により、ボールを電極パッドに圧着する。そして再び
キャピラリの先端部をボールに押し当てることにより圧
着されたボールから延びたワイヤを圧潰切断することに
よって、バンプ電極を形成する。この際、キャピラリの
先端部の表面は、多数の微小な凹凸を有するため、形成
したバンプ電極の表面にも、多数の微小な凹凸を形成す
ることができる。すなわち、先端部の表面に多数の微小
な凹凸を有するキャピラリを用いることにより、バンプ
電極の表面に実効表面積を増大するための多数の凹凸を
形成すると同時に、バンプ電極を形成することができる
。
の微小な凹凸を有するキャピラリの先端から導出された
ワイヤの先端にボールを形成した後、キャピラリの先端
部により、ボールを電極パッドに圧着する。そして再び
キャピラリの先端部をボールに押し当てることにより圧
着されたボールから延びたワイヤを圧潰切断することに
よって、バンプ電極を形成する。この際、キャピラリの
先端部の表面は、多数の微小な凹凸を有するため、形成
したバンプ電極の表面にも、多数の微小な凹凸を形成す
ることができる。すなわち、先端部の表面に多数の微小
な凹凸を有するキャピラリを用いることにより、バンプ
電極の表面に実効表面積を増大するための多数の凹凸を
形成すると同時に、バンプ電極を形成することができる
。
請求項（３）記載の構成によれば、先端部の表面に多数
の微小な凹凸を設けたため、このキャピラリをバンプ電
極形成時に用いることにより、バンプ電極の表面に実効
表面積を増大させるための多数の凹凸を形成すると同時
に、バンプ電極を形成することができる。
の微小な凹凸を設けたため、このキャピラリをバンプ電
極形成時に用いることにより、バンプ電極の表面に実効
表面積を増大させるための多数の凹凸を形成すると同時
に、バンプ電極を形成することができる。
この発明の一実施例を第２図（ａＪ〜（Ｃ）ないし第２
図に基づいて説明する。
図に基づいて説明する。
第１図（ａｌ〜（Ｃ）はこの発明の一実施例の半導体装
置の主要部およびその製造方法を説明するための断面図
、第２図はこの発明の一実施例の半導体装置の製造方法
に用いることのてきるキャピラリの先端部の一例を示す
断面図である。
置の主要部およびその製造方法を説明するための断面図
、第２図はこの発明の一実施例の半導体装置の製造方法
に用いることのてきるキャピラリの先端部の一例を示す
断面図である。
第１図（ａ）〜（Ｃ）において、ｌはＩＣ基板、２はＡ
ｆ電極バッド、３０はバンプ電極、４は導電性接着剤、
５は配線用電極となるＩＴＯ電極バット、６は実装基板
である。
ｆ電極バッド、３０はバンプ電極、４は導電性接着剤、
５は配線用電極となるＩＴＯ電極バット、６は実装基板
である。
また第２図において、キャピラリＸは、セラミック製の
ものであり、このキャピラリＸの先端部ＩＯの表面は、
ピッチ２〔μｍ〕〜１０〔μｍ〕で深さｌ 〔μｍ〕〜
１０（μｍ〕の微小な凹凸１）を多数有する。
ものであり、このキャピラリＸの先端部ＩＯの表面は、
ピッチ２〔μｍ〕〜１０〔μｍ〕で深さｌ 〔μｍ〕〜
１０（μｍ〕の微小な凹凸１）を多数有する。
バンプ電極３０を形成した実装前の半導体装置を第１図
（ａｌに示す。
（ａｌに示す。
バンプ電極３０は、例えば直径２５〔μｍ〕の金ワイヤ
を材料を用いて、ボールポンディング法により形成する
。
を材料を用いて、ボールポンディング法により形成する
。
バンプ電極３０の形成方法は、先ず第２図に示すキャピ
ラリＸの先端から導出された金ワイヤ（図示せず）の先
端を電気トーチなどで溶融することによりボール（図示
せず）を形成した後、このボールをキャピラリＸの先端
部１０でＡｆ電極パッド２に押し付けることにより圧着
する。
ラリＸの先端から導出された金ワイヤ（図示せず）の先
端を電気トーチなどで溶融することによりボール（図示
せず）を形成した後、このボールをキャピラリＸの先端
部１０でＡｆ電極パッド２に押し付けることにより圧着
する。
次にキャピラリＸの先端部ｌＯにより／ｌｔ極バッド２
にボールを圧着した状態、または圧着されたボールから
延びたワイヤを折り返してループ状にした後、キャピラ
リＸの先端部ＩＯをボールに押し当てることにより、ワ
イヤを切断する。その後、整形工程を経てバンプ電極３
０を形成する。
にボールを圧着した状態、または圧着されたボールから
延びたワイヤを折り返してループ状にした後、キャピラ
リＸの先端部ＩＯをボールに押し当てることにより、ワ
イヤを切断する。その後、整形工程を経てバンプ電極３
０を形成する。
このように形成したバンプ電極３０は、２段突起状であ
り、台座部３１の直径は約９０〔μｍ〕、頭部３２の直
径は約５０（μｍ〕、台座部３Ｉの底辺から頭部３２の
表面までの高さは約５０〔μｍ〕のものである。またキ
ャピラリＸによるボールの圧着時およびワイヤの切断時
に、キャピラリＸの先端部ｌＯの凹凸１）により、バン
プ電極３０の表面に、深さ１ 〔μｍ〕〜５ 〔μｍ〕
およびピッチ２〔μｍ〕〜１０（μｍ〕の多数の微小な
凹凸を格子状に形成した。
り、台座部３１の直径は約９０〔μｍ〕、頭部３２の直
径は約５０（μｍ〕、台座部３Ｉの底辺から頭部３２の
表面までの高さは約５０〔μｍ〕のものである。またキ
ャピラリＸによるボールの圧着時およびワイヤの切断時
に、キャピラリＸの先端部ｌＯの凹凸１）により、バン
プ電極３０の表面に、深さ１ 〔μｍ〕〜５ 〔μｍ〕
およびピッチ２〔μｍ〕〜１０（μｍ〕の多数の微小な
凹凸を格子状に形成した。
このようにキャピラリＸを用いて、バンプ電極３０の形
成と同時に、バンプ電極３０の表面に多数の微小な凹凸
を形成することにより、バンプ電極３０の実効表面積を
格段に増大させることかできる。
成と同時に、バンプ電極３０の表面に多数の微小な凹凸
を形成することにより、バンプ電極３０の実効表面積を
格段に増大させることかできる。
次に、ＩＣ基板ｌ上のバンプ電極３０を導電性接着剤４
に浸漬させることにより、導電性接着剤４をバンプ電極
３０に転写した後、バンプ電極３０と実装基板６上のＩ
ＴＯ電極パッド５との位置合わせを行い、所定の圧力で
押し付けることにより、マウントする。その後、熱処理
を行うことにより導電性接着剤４を硬化させ、半導体装
置の実装を完了する。
に浸漬させることにより、導電性接着剤４をバンプ電極
３０に転写した後、バンプ電極３０と実装基板６上のＩ
ＴＯ電極パッド５との位置合わせを行い、所定の圧力で
押し付けることにより、マウントする。その後、熱処理
を行うことにより導電性接着剤４を硬化させ、半導体装
置の実装を完了する。
第１図（ｂ）は、バンプ電極３０への導電性接着剤４の
転写量が十分である場合の実装後の半導体装置の状態を
示しており、この場合、バンプ電極３０の表面と導電性
接着剤４との接触面積は、十分に大きく確保されている
。一方、第１図（Ｃ１は、バンプ電極３０への導電性接
着剤４の転写量が不十分である場合の実装後の半導体装
置の状態を示しており、このような場合でも、バンプ電
極３０の表面に形成した多数の微小の凹凸により、バン
プ電極３０の実効表面積は大きいため、バンプ電極３０
と導電性接着剤４との実効接触面積を十分確保すること
ができる。したがって、バンプ電極３０への導電性接着
剤４の転写量か不十分である場合でも、バンプ電極３０
とＴＴＯ電極パッド５との接続抵抗を低減することがで
きる。
転写量が十分である場合の実装後の半導体装置の状態を
示しており、この場合、バンプ電極３０の表面と導電性
接着剤４との接触面積は、十分に大きく確保されている
。一方、第１図（Ｃ１は、バンプ電極３０への導電性接
着剤４の転写量が不十分である場合の実装後の半導体装
置の状態を示しており、このような場合でも、バンプ電
極３０の表面に形成した多数の微小の凹凸により、バン
プ電極３０の実効表面積は大きいため、バンプ電極３０
と導電性接着剤４との実効接触面積を十分確保すること
ができる。したがって、バンプ電極３０への導電性接着
剤４の転写量か不十分である場合でも、バンプ電極３０
とＴＴＯ電極パッド５との接続抵抗を低減することがで
きる。
なお、この実施例では、先端部ＩＯの表面に多数の微小
な凹凸１）を存するキャピラリＸを用いて、バンプ電極
３０の表面の多数の微小な凹凸を形成したが、バンプ電
極３０を構成する材料か、付着しにくい材料により構成
される平板の表面に、微小な凹凸を設け、これをバンプ
電極に押し当てることにより、バンプ電極の表面に微小
な凹凸を形成しても良い。このような凹凸形成用治具は
、公知のパターン露光およびエツチング技術により得る
ことができる。
な凹凸１）を存するキャピラリＸを用いて、バンプ電極
３０の表面の多数の微小な凹凸を形成したが、バンプ電
極３０を構成する材料か、付着しにくい材料により構成
される平板の表面に、微小な凹凸を設け、これをバンプ
電極に押し当てることにより、バンプ電極の表面に微小
な凹凸を形成しても良い。このような凹凸形成用治具は
、公知のパターン露光およびエツチング技術により得る
ことができる。
この発明の半導体装置とその製造方法によれば、バンプ
電極の表面に形成した多数の微小な凹凸により、バンプ
電極の実効表面積を増大させることができる。したがっ
て、このバンプ電極に転写した導電性接着剤が少量であ
っても、バンプ電極と導電性接着剤との実効接触面積を
十分に確保することができる。その結果、バンプ電極へ
の導電性接着剤の転写量が少量であっても、バンプ電極
と配線用電極との接続抵抗を低減でき、確実な電気的接
続を得ることができる。
電極の表面に形成した多数の微小な凹凸により、バンプ
電極の実効表面積を増大させることができる。したがっ
て、このバンプ電極に転写した導電性接着剤が少量であ
っても、バンプ電極と導電性接着剤との実効接触面積を
十分に確保することができる。その結果、バンプ電極へ
の導電性接着剤の転写量が少量であっても、バンプ電極
と配線用電極との接続抵抗を低減でき、確実な電気的接
続を得ることができる。
さらに請求項（２）および（３）記載の半導体装置の製
造方法およびそれに用いるキャピラリによれば、先端部
の表面に多数の微小な凹凸を有するキャピラリを用いて
、バンプ電極を形成することにより、バンプ電極の表面
に実効表面積を増大させるための多数の微小な凹凸を形
成すると同時に、バンプ電極を形成することができ、新
たな凹凸形成用治具が不要となる。
造方法およびそれに用いるキャピラリによれば、先端部
の表面に多数の微小な凹凸を有するキャピラリを用いて
、バンプ電極を形成することにより、バンプ電極の表面
に実効表面積を増大させるための多数の微小な凹凸を形
成すると同時に、バンプ電極を形成することができ、新
たな凹凸形成用治具が不要となる。
第１図（ａ）〜（ｅ）はこの発明の一実施例の半導体装
置の主要部およびその製造方法を説明するための断面図
、第２図はこの発明の一実施例の半導体装置の製造方法
に用いることのできるキャピラリの先端部の一例を示す
断面図、第３図（ａｌ〜（Ｃ１は従来の半導体装置の製
造方法を説明するための断面図、第４図（ａｌ、 （ｂ
）は従来の半導体装置の主要部を示す断面図である。
置の主要部およびその製造方法を説明するための断面図
、第２図はこの発明の一実施例の半導体装置の製造方法
に用いることのできるキャピラリの先端部の一例を示す
断面図、第３図（ａｌ〜（Ｃ１は従来の半導体装置の製
造方法を説明するための断面図、第４図（ａｌ、 （ｂ
）は従来の半導体装置の主要部を示す断面図である。
Claims (3)
- （１）半導体基板と、この半導体基板の所定の領域に形
成した電極パッドと、この電極パッド上に形成したバン
プ電極とを備えた半導体装置であって、 前記バンプ電極の表面に多数の微小な凹凸を形成した半
導体装置。 - （２）先端部の表面に多数の微小な凹凸を有するキャピ
ラリを準備する工程と、このキャピラリの先端から導出
されたワイヤの先端にボールを形成する工程と、前記キ
ャピラリにより電極パッドに前記ボールを圧着する工程
と、前記キャピラリの先端部を前記ボールに押し当てて
前記圧着されたボールから延びたワイヤを圧潰切断する
ことによりバンプ電極を形成する工程と、このバンプ電
極に導電性接着剤を転写する工程と、前記バンプ電極と
配線用電極とを電気的に接続する工程とを含む半導体装
置の製造方法。 - （３）バンプ電極形成用のキャピラリであって、先端部
の表面に多数の微小な凹凸を設けたキャピラリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2252317A JPH04130633A (ja) | 1990-09-20 | 1990-09-20 | 半導体装置とその製造方法およびそれに用いるキャピラリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2252317A JPH04130633A (ja) | 1990-09-20 | 1990-09-20 | 半導体装置とその製造方法およびそれに用いるキャピラリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130633A true JPH04130633A (ja) | 1992-05-01 |
Family
ID=17235574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2252317A Pending JPH04130633A (ja) | 1990-09-20 | 1990-09-20 | 半導体装置とその製造方法およびそれに用いるキャピラリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130633A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724289A3 (en) * | 1995-01-30 | 1996-12-04 | Matsushita Electric Ind Co Ltd | Package of a semiconductor unit, packaging method of a semiconductor unit and encapsulation compound for a package of a semiconductor unit |
| WO1996042106A1 (en) * | 1995-06-12 | 1996-12-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging |
| US6079610A (en) * | 1996-10-07 | 2000-06-27 | Denso Corporation | Wire bonding method |
| US6601752B2 (en) | 2000-03-13 | 2003-08-05 | Denso Corporation | Electronic part mounting method |
-
1990
- 1990-09-20 JP JP2252317A patent/JPH04130633A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724289A3 (en) * | 1995-01-30 | 1996-12-04 | Matsushita Electric Ind Co Ltd | Package of a semiconductor unit, packaging method of a semiconductor unit and encapsulation compound for a package of a semiconductor unit |
| EP0878839A1 (en) * | 1995-01-30 | 1998-11-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit package and semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging |
| EP1154470A3 (en) * | 1995-01-30 | 2001-12-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit packaging method |
| WO1996042106A1 (en) * | 1995-06-12 | 1996-12-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging |
| US6079610A (en) * | 1996-10-07 | 2000-06-27 | Denso Corporation | Wire bonding method |
| US6601752B2 (en) | 2000-03-13 | 2003-08-05 | Denso Corporation | Electronic part mounting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4023159B2 (ja) | 半導体装置の製造方法及び積層半導体装置の製造方法 | |
| JP3420917B2 (ja) | 半導体装置 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2738568B2 (ja) | 半導体チップモジュール | |
| US20020048905A1 (en) | Chip-type semiconductor device | |
| US20090051049A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| US6794762B2 (en) | Electronic component and fabrication method thereof | |
| EP0913864B1 (en) | Mounting structure of semiconductor bare chip | |
| JP2000243887A (ja) | 半導体装置とその製造方法 | |
| JPH0234949A (ja) | 半導体装置の実装方法 | |
| JPH0521523A (ja) | 半導体装置実装用基板 | |
| WO2005069364A1 (ja) | 実装済基板、電子部品実装方法、電子部品、及び配線基板 | |
| JPH04130633A (ja) | 半導体装置とその製造方法およびそれに用いるキャピラリ | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP3981817B2 (ja) | 半導体装置の製造方法 | |
| JPS5850021B2 (ja) | 半導体装置の製法 | |
| TWI277184B (en) | Flip-chip leadframe type package and fabrication method thereof | |
| JPH03228334A (ja) | 半導体装置およびその接続方法 | |
| JP3362007B2 (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JPH10223626A (ja) | 半導体チップ，半導体チップの製造方法，半導体装置，電子装置 | |
| JP2785441B2 (ja) | 半導体装置とその製造方法 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JPH10256306A (ja) | 回路板の製造法 |