JP3445687B2 - 半導体チップの実装方法 - Google Patents

半導体チップの実装方法

Info

Publication number
JP3445687B2
JP3445687B2 JP19565995A JP19565995A JP3445687B2 JP 3445687 B2 JP3445687 B2 JP 3445687B2 JP 19565995 A JP19565995 A JP 19565995A JP 19565995 A JP19565995 A JP 19565995A JP 3445687 B2 JP3445687 B2 JP 3445687B2
Authority
JP
Japan
Prior art keywords
metal wire
protruding
semiconductor chip
ball
protruding contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19565995A
Other languages
English (en)
Other versions
JPH08102468A (ja
Inventor
義彦 三沢
幸一 森田
啓二 佐伯
設男 堀本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP19565995A priority Critical patent/JP3445687B2/ja
Publication of JPH08102468A publication Critical patent/JPH08102468A/ja
Application granted granted Critical
Publication of JP3445687B2 publication Critical patent/JP3445687B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、半導体チップを配線基
板に実装する半導体チップの実装方法に関するものであ
る。 【０００２】 【従来の技術】従来、半導体チップを配線基板に導電性
接着剤層を介して実装することが一般に行われている。
特公平６−３８２０号公報に開示されている半導体チッ
プの実装方法によると、まず、図６に示すようにキャピ
ラリ１を通じて繰り出されたＡｕワイヤ２の先端部を溶
かして、該部にボール３を形成する。このボール３を半
導体チップ４の電極パッド５に熱圧着法または超音波溶
接法を適用してボンディングしたのち、キャピラリ１を
移動させて図７に示すように、ボール３の直上にＡｕワ
イヤ２の逆Ｕ字状部２ａを形成する。そして、この逆Ｕ
字状部２ａを残留させてＡｕワイヤ２を切断する。 【０００３】半導体チップ４のすべての電極パッド５上
に、ボール３および逆Ｕ字状部２ａからなる突出接点６
を形成したのち、すべての突出接点６を図８に示すよう
に整形台７の表面７ａに押しつけて、突出接点６の突出
長を揃える。表面７ａは平坦面に形成されているので、
すべての突出接点６の突出長が一様に揃えられるととも
に、各突出接点６の突端面が平坦化される。 【０００４】図９に示す工程では、突出長を揃えられて
突端面が平坦化した全突出接点６の周辺に、導電性接着
剤のペースト状塗膜を転写法によって付設する。転写台
８の表面上には、エポキシ系樹脂をバインダーとする導
電性接着剤の塗膜９が一様厚さに付設されているので、
すべての突出接点６の表面上に導電性接着剤のペースト
状塗膜９ａが付設される。 【０００５】次に図１０に示すように、半導体チップ４
のすべての突出接点６が、配線基板１０にパターン形成
されている複数の導電膜１１に、位置合わせされた状態
で塗膜９ａを介して接合される。次に、塗膜９ａを加熱
して熱硬化させる。 【０００６】 【発明が解決しようとする課題】しかし、かかる半導体
チップの実装方法では、電極パッドに突出接点を形成す
る工程、突出接点を整形する工程、接着剤を転写する工
程および配線基板に固着する工程の少なくとも４工程を
必要とする。そのうえ、各工程に移送する半導体チップ
を吸着コレットでいちいち吸着保持する必要があるのみ
ならず、各工程において位置決めをする必要があるの
で、生産ラインが長大となり、総じて生産効率が低く
又、歩留りを低下させるという課題があった。 【０００７】したがって本発明の目的は、工数を減らし
て生産ラインを短小化できる高効率の半導体チップ実装
方法を提供することにある。 【０００８】 【課題を解決するための手段】本発明によると、上述し
た目的を達成するために、キャピラリを通じて繰り出さ
れた金属ワイヤの先端部を溶かして該部にボールを形成
する工程と、このボールを半導体チップの電極パッドに
圧着する工程と、圧着されたボールに金属ワイヤの一部
分が突出接点の金属ワイヤ部分として残留するように、
キャピラリを垂直方向上方に移動させてボールの近傍で
金属ワイヤを切断する工程と、整形台の表面上に、該面
を覆う導電性接着剤のペースト状塗膜を通じて前記突出
接点の金属ワイヤ部分を押しつけ、この突出接点の突出
長を揃えると同時に、前記塗膜の一部分を前記突出接点
のボールおよび金属ワイヤ部分に転写させる工程と、前
記突出接点の金属ワイヤ部分の先端を配線基板の導電膜
に当接させると共に、転写された塗膜を接着剤として、
前記突出接点を配線基板の導電膜に固着する工程とを備
えてなることを特徴とする。 【０００９】 【００１０】 【作用】請求項１に記載の発明においては、半導体チッ
プの電極パッド上に形成した突出接点を整形台の表面上
に、該面を覆う導電性接着剤のペースト状塗膜を通じて
押しつけるので、つまり、前記突出接点の突出長を揃え
る過程で前記塗膜の一部分を前記突出接点に転写させる
ので、突出接点を整形する工程と、接着剤を転写する工
程とが同時に達成される。このため、生産ラインを短小
化して生産効率を高めることができる。 【００１１】 【００１２】 【実施例】つぎに、本発明の一実施例を図面を参照しな
がら説明する。 【００１３】図１の（ａ）に示す工程では、キャピラリ
１３を通じて繰り出された金属ワイヤ１４の先端部を放
電によって溶かし、該部にボール１５を形成している。
図１の（ｂ）に示す工程では、キャピラリ１３を用いて
ボール１５を半導体チップ１６の電極パッド１７に、熱
圧着法または超音波溶接法を適用してボンディングして
いる。 【００１４】また、図１の（ｃ）に示す工程では、金属
ワイヤ１４を挟持したキャピラリ１３を垂直方向に移動
させて金属ワイヤ１４を切断するので、電極パット１７
上にボール１５と、ボール１５から３０μｍ〜４０μｍ
の高さに突出した金属ワイヤ部分１８とからなる突出長
約６０μｍの突出接点１９が形成される。なお、金属ワ
イヤ１４の切断が所定位置で確実に行われるように、金
属ワイヤ１４としては高ヤング率・低熱伝導率のものを
用いている。 【００１５】半導体チップ１６のすべての電極パッド１
７に突出接点１９を形成したのち、図１の（ｄ）に示す
整形および転写の工程に入る。この工程では、ガラス板
からなる整形台２０上に、膜厚２０μｍ〜２５μｍの導
電性接着剤のペースト状塗膜２１を付設してなるユニッ
ト２２が用いられ、突出接点１９の金属ワイヤ部分１８
が整形台２０の表面に押し当てられ、突出長が揃えられ
ると同時に、突出接点１９のボール１５および金属ワイ
ヤ部分１８にペースト状塗膜２１の一部分が転写され
る。整形台２０の表面は高低差０．２μｍ以下に整えら
れた平坦面に形成されているので、整形台２０の表面に
押し当てられた突出接点１９の突出長が揃えられると同
時に、突出接点１９の表面上に導電性接着剤のペースト
状塗膜２１ａが転写される。 【００１６】整形台２０はガラス製でなくてもよく、離
型性のよい超硬チタンで表面をコートした金属板などで
あってもよい。 【００１７】半導体チップ１６の突出接点１９を整形台
２０の表面に押し当てるとき、半導体チップ１６および
整形台２０の少なくとも一方を機械的に振動させて加圧
力を変化させると、突出接点１９の突出長をより高い精
度で均一に揃えることができるのみならず、突出接点１
９の表面上に導電性接着剤のペースト状塗膜２１ａを均
一に転写することができる。 【００１８】図１の（ｅ）に示す工程では、整形および
ペースト状塗膜の転写を終えた突出接点１９を、配線基
板２３のパターン状導電膜２４に位置合わせし、突出接
点１９の金属ワイヤ部分１８の先端が前記パターン状導
電膜２４に当接するようにして接合する。 【００１９】接合後にペースト状塗膜２１ａを加熱して
熱硬化させる。図２に以上の諸工程を流れ図で示す。 【００２０】つぎに参考例を説明する。この参考例で
は、図１の（ａ）〜（ｃ）に示す工程を経て得られた突
出接点１９を、配線基板２３のパターン状導電膜２４に
半田層を介してボンディングする。この場合は図３に示
すように、まず、配線基板２３のパターン状導電膜２４
上に、半田ペースト層２５をスクリーン印刷法等によっ
て形成する。 【００２１】次いで図４に示すように、半導体チップ１
６の突出接点１９を半田ペースト層２５に位置決めして
接合する。そして、半田ペースト層２５を加熱溶融し、
その後冷却するので、半田層を介在させた実装が達成さ
れる。なお、半田ペースト層２５は半田めっき層であっ
てもよい。この参考例の諸工程を図５に流れ図で示す。 【００２２】 【発明の効果】以上のように本発明によると、実装工程
の合理化によって生産ラインの短小化が可能となり、生
産効率を高めることができる。
【図面の簡単な説明】 【図１】本発明の一実施例の半導体チップ実装方法にお
ける諸工程の側断面図。 【図２】本発明の一実施例の半導体チップ実装方法にお
ける諸工程の流れ図。 【図３】本発明の参考例における配線基板の側断面図。 【図４】本発明の参考例における接合工程の側断面図。 【図５】本発明の参考例の半導体チップ実装方法におけ
る諸工程の流れ図。 【図６】従来の半導体チップ実装方法における諸工程の
側断面図。 【図７】従来の半導体チップ実装方法における諸工程の
側断面図。 【図８】従来の半導体チップ実装方法における諸工程の
側断面図。 【図９】従来の半導体チップ実装方法における諸工程の
側断面図。 【図１０】従来の半導体チップ実装方法における諸工程
の側断面図。 【符号の説明】 １３ キャピラリ １４ 金属ワイヤ １５ ボール １６ 半導体チップ １７ 電極パッド １９ 突出接点 ２０ 整形台 ２１ 塗膜 ２３ 配線基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀本 設男 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平６−124952（ＪＰ，Ａ) 特開 平４−130633（ＪＰ，Ａ) 特開 平３−62936（ＪＰ，Ａ) 特開 平７−326619（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/60 311

Claims (1)

  1. (57)【特許請求の範囲】 【請求項１】 キャピラリを通じて繰り出された金属ワ
    イヤの先端部を溶かして該部にボールを形成する工程
    と、 このボールを半導体チップの電極パッドに圧着する工程
    と、 圧着されたボールに金属ワイヤの一部分が突出接点の金
    属ワイヤ部分として残留するように、キャピラリを垂直
    方向上方に移動させてボールの近傍で金属ワイヤを切断
    する工程と、 整形台の表面上に、該面を覆う導電性接着剤のペースト
    状塗膜を通じて前記突出接点の金属ワイヤ部分を押しつ
    け、この突出接点の突出長を揃えると同時に、前記塗膜
    の一部分を前記突出接点のボールおよび金属ワイヤ部分
    に転写させる工程と、前記突出接点の金属ワイヤ部分の先端を配線基板の導電
    膜に当接させると共に、 転写された塗膜を接着剤とし
    て、前記突出接点を配線基板の導電膜に固着する工程と
    を備えてなることを特徴とする半導体チップの実装方
    法。
JP19565995A 1994-08-03 1995-08-01 半導体チップの実装方法 Expired - Fee Related JP3445687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19565995A JP3445687B2 (ja) 1994-08-03 1995-08-01 半導体チップの実装方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-182021 1994-08-03
JP18202194 1994-08-03
JP19565995A JP3445687B2 (ja) 1994-08-03 1995-08-01 半導体チップの実装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003034756A Division JP2003218162A (ja) 1994-08-03 2003-02-13 半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JPH08102468A JPH08102468A (ja) 1996-04-16
JP3445687B2 true JP3445687B2 (ja) 2003-09-08

Family

ID=26500978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19565995A Expired - Fee Related JP3445687B2 (ja) 1994-08-03 1995-08-01 半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP3445687B2 (ja)

Also Published As

Publication number Publication date
JPH08102468A (ja) 1996-04-16

Similar Documents

Publication Publication Date Title
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
JP2000003988A (ja) リードフレームおよび半導体装置
JPH11121543A (ja) チップスケールパッケージ
JPH0521523A (ja) 半導体装置実装用基板
JP2980495B2 (ja) 半導体装置の製造方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JP3445687B2 (ja) 半導体チップの実装方法
JPH09306949A (ja) 複合バンプへのテープ自動化結合方法
JP3335562B2 (ja) 半導体チップ接続バンプ形成方法
JP3508478B2 (ja) 半導体装置の製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3702929B2 (ja) ワイヤボンディング方法
JPH07201894A (ja) 電子部品搭載装置の製造方法
JP2812304B2 (ja) フリップチップ型半導体装置のリペア方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP2785441B2 (ja) 半導体装置とその製造方法
JP2003218162A (ja) 半導体チップの実装方法
JP3548671B2 (ja) 半導体装置およびその製造方法
JP3131246B2 (ja) バンプを有するベアチップの実装方法
JPH11289146A (ja) 複合配線材及びその製造方法
JPH06334059A (ja) 半導体搭載用基板及びその製造方法
JP3706519B2 (ja) 半導体装置の実装方法
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JP3293757B2 (ja) 半導体装置製造用リードフレーム組立体の製造方法
JPH07283275A (ja) ボンディングテ−プ、そのボンディングテ−プを用いた半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees