JP3706519B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法 Download PDFInfo
- Publication number
- JP3706519B2 JP3706519B2 JP2000017836A JP2000017836A JP3706519B2 JP 3706519 B2 JP3706519 B2 JP 3706519B2 JP 2000017836 A JP2000017836 A JP 2000017836A JP 2000017836 A JP2000017836 A JP 2000017836A JP 3706519 B2 JP3706519 B2 JP 3706519B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding tool
- connection pad
- semiconductor device
- mounting
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを配線基材に実装する半導体装置の実装方法に関するものである。
【０００２】
【従来の技術】
半導体チップを高密度に実装する方法として、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式およびＦＣＡ（Ｆｌｉｐ Ｃｈｉｐ Ａｔｔａｃｈ）方式がある。
【０００３】
図７はＴＡＢ方式を用いて半導体チップを配線基板に実装した実装構造を示す断面図である。図に示すように、半導体チップ５０の表面に金（Ａｕ）等のバンプ５２が形成された電極５４と、デバイスホール５５が明けられたフィルムキャリアテープ５６の上面に形成されたインナリード５８を電気的に接続し、この接続部および半導体チップ５０の表面部に機械的な補強および耐湿保護の目的で樹脂５９を充填し封止したもので、チップ５０の厚さに近い薄型パッケージを実現出来る実装構造である。
この接続構造及び方法に関して例えば特開平５−１０２２１３号公報に記載されている。
【０００４】
図８はＦＣＡ方式を用いて半導体チップを配線基板に実装した実装構造を示す断面図である。図に示すように、ＦＣＡ方式を用いた半導体チップの実装構造は、半導体チップ６０の表面の電極６４上に金（Ａｕ）またははんだ等で形成されたバンプ６２と、配線基板６６上に形成された接続パッド６８を電気的に接続し、この接続部およびチップ表面に機械的な補強と耐湿保護の目的で樹脂６９を充填し封止を行ったもので、チップサイズに近い実装面積および厚さの高密度実装が可能な実装構造である。この接続構造に関しては、例えば特開平１０―１９９９３６号公報に記載されている。
【０００５】
【発明が解決しようとする課題】
上記ＴＡＢ方式では、半導体チップ上のバンプ５２とフィルムキャリアテープ上のインナリード５８との接続を完了した後に、また、ＦＣＡ方式では半導体チップ上のバンプ６２と配線基板上の接続パッド６８との接続を完了した後に、機械的な固定及び補強と耐湿保護の目的で接続部と半導体チップ表面に樹脂５９及び６９を塗布し封止を行っている。この樹脂封止工程は半導体チップ５０とキャリアテープ５６あるいは半導体チップ６０と配線基板６６との接続を完了した後に、液状の樹脂をディスペンサー等で接続部に流し込む方法、液状樹脂をスクリーン印刷で塗布する方法、トランスファモールドで成型する方法等によって樹脂封止を行っていた。ところが、液状樹脂を流し込む方法は液状材料を取り扱う関係で作業性が悪く、また加熱による硬化処理が必要である。この硬化処理には、その硬化に要する時間が長いため生産性が悪いという問題があった。また、トランスファーモールドにより成形する方法は品種毎にそれぞれのモールド型が必要であり、この型製作費用が高価で製品コストを大幅にアップするという問題があった。
【０００６】
また、半導体チップ５０、６０の電極に形成されたバンプ５２、６２とインナリード５８あるいは接続パッド６８を接続した後に樹脂封止を行うが、微細化された接続部では接続強度が弱いため、接続後、樹脂塗布及び硬化のための工程に移動させる時に接続不良を起こすという問題があった。
【０００７】
またＴＡＢ方式ではインナリード５８の接続部をフィルムキャリアテープ５６の基材部から突き出させているが、この構成とするために基材部の一部にデバイスホール５５を明ける工程、デバイスホール上にインナリード５８を形成する工程が必要であり、この工程がＴＡＢテープのコストを大幅に高くするという問題があった。
【０００８】
本発明の目的はこのような従来の問題を解決し、作業性、生産性が良好で、製造コストが低い半導体装置の実装構造及び実装方法を提供することにある。
本発明の他の目的は配線基板と半導体チップの接続後の取り扱いを容易にし、接続工程及び封止工程における接続不良を低減することが出来る半導体装置の実装構造及び実装方法を提供することにある。
また、本発明の更に他の目的は配線基材にデバイスホールのような加工を必要としない安価な配線基板を適用できる半導体装置の実装構造及び実装方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は上記の目的を達成するために、配線基板の構成要素である基材を封止用の材料として使用する。このため、基材と半導体チップの設けられた表面は基材の接着力あるいは基材と半導体チップ表面との間に配置した接着剤によって接着される。配線基板の接続パッドと半導体チップの電極との接続は、配線基板と半導体チップを接着した後に、接続パッド上部にボンディングツールを当て、超音波振動の印加と加圧・加熱処理によって行う。さらにはこれに熱源からの加熱処理を加える。この場合、超音波振動および加熱によって接続パッド下部の基材は軟化し接続パッドによって押し退けられて、接続パッドと電極が接触し、接続される。超音波振動によって接続が行なわれるため、予め配線基材の接続に接続用のデバイスホールを形成したり、半導体チップの電極にバンプを形成しなくてもよい。
【００１４】
本発明による半導体装置の実装方法は、絶縁性の基材の一面に少なくとも接続パッドと配線導体とが配置された配線面と前記配線面の裏面で絶縁性の基材が露出した基材面を有する配線基板と、基体の一面に電極が配置された電極面を有する半導体チップを前記基材面と前記電極面とを対向して配置し、前記接続パッドと前記電極の位置合わせを行う工程と、ボンディングツールで前記接続パッドを加圧すると共に前記ボンディングツールを通して前記基材に超音波振動を印加する工程とを備える。
この半導体装置の実装方法において、ボンディングツールで前記接続パッドを加圧すると共に前記ボンディングツールを通して前記基材を熱源で加熱する工程とを備えると好適である。
【００１５】
本発明による半導体装置の実装方法は、配線基板の基材の一面に少なくとも配線導体と接続用パッドが形成され、半導体チップの一面にチップ配線と電極が形成され、前記接続パッドと前記電極とを電気的に接続し、前記半導体チップの前記電極が配置されている表面を樹脂封止する半導体装置の実装方法において、前記基材の基材面が露出している他面を前記半導体チップの前記一面と対向した位置に配置する工程と、前記電極と前記接続用パッドを位置合わせする工程と、前記基材の前記他面と前記半導体チップの前記一面を接触させる工程と、前記接続パッド上にボンディングツールを位置合わせし、前記接続パッドと前記ボンディングツールを接触させる工程と、前記ボンディングツールによって前記接続パッドを加圧し、前記基材に超音波振動を印加する工程とを備える。
【００１６】
本発明による半導体装置の実装方法は、配線基板の基材の一面に少なくとも配線導体と接続用パッドが形成され、半導体チップの一面にチップ配線と電極が形成され、前記接続パッドと前記電極とを電気的に接続し、前記半導体チップの前記電極が配置されている表面を樹脂封止する半導体装置の実装方法において、前記基材の基材面が露出している他面を前記半導体チップの一面と対向した位置に配置する工程と、前記電極と前記接続用パッドを位置合わせする工程と、前記基材の他面と前記半導体チップの前記一面を接触させ加圧する工程と、前記接続パッド上にボンディングツールを位置合わせし接触させる工程と、前記ボンディングツールによって前記接続パッドを加圧し、前記基材を熱源で加熱する工程とを備え、前記熱源で加熱する工程は、前記ボンディングツールを通して前記接続パッドと前記基材に超音波振動を印加する工程を備える。
【００１７】
本発明による半導体装置の実装方法は、配線基板の基材の一面に少なくとも配線導体と接続用パッドが形成され、半導体チップの表面にチップ配線と電極が形成され、前記接続パッドと前記電極とを電気的に接続し、前記半導体チップの前記電極が配置されている表面を樹脂封止する半導体の実装方法において、前記配線基板の基材面を前記半導体チップの電極面と対向した位置に配置する工程と、前記電極と前記接続用パッドを位置合わせする工程と、前記基材部と前記半導体チップの前記表面を接触させ加圧する工程と、前記接続パッド上に第１のボンディングツールを位置合わせし接触させる工程と、前記第１のボンディングツールによって前記接続パッドを加圧し、前記基材を熱源で加熱する工程と、次いで第２のボンディングツールによって前記接続パッドを加圧し、前記基材に超音波振動を印加する工程とを備える。
【００１８】
前記第１のボンディングツールによって前記接続パッドを加圧する工程は、前記接続パッドを凹状に形成する工程を備えると好適である。
前記第２のボンディングツールで前記接続パッドを加圧すると共に前記ボンディングツールを通して前記基材を熱源で加熱する工程を備えると好適である。前記超音波振動を印加する工程は、前記第２のボンディングツールを通して前記接続パッドと前記基材を熱源で加熱する工程を備えると好適である。
前記基材面と前記半導体チップの電極面を接触させる工程は、前記配線基板と前記半導体チップに加圧と加熱を行う工程を備えると好適である。また、前記超音波振動を印加する工程は、前記ボンディングツールを通して前記接続パッドと前記基材を熱源で加熱する工程を備えると好適である。
【００１９】
前記熱源で加熱する工程は、前記ボンディングツールを通して前記接続パッドと前記基材に超音波振動を印加する工程を備えると好適である。また、前記超音波振動を印加する工程は、前記接続パッドと前記電極が接触するまでは前記ボンディングツールに接続パッド面に対して垂直方向の超音波振動を印加し、前記接続パッドと前記電極が接触した後は水平方向の超音波振動を印加する工程を備えると好適である。
【００２０】
【発明の実施の形態】
以下、本発明による半導体装置の実装構造および実装方法の実施の形態について、幾つかの実施例を用い、図を参照して説明する。
以下、図１〜３を用いて本発明による半導体装置の実装構造について説明する。
図１は本発明になる半導体装置の実装構造の一実施例を示す断面図である。図において、半導体チップ１０の電極面１１には電極１２とチップ配線１４が形成されている。配線基板２０は、絶縁材からなる基材２２と、基材２２の一面の配線面２１に形成された配線導体２４及び配線導体２４を接続するための接続パッド２６からなり、他面は基材２２が露出した基材面２３となっている。
【００２１】
図２は半導体チップの電極とチップ配線の配置の一実施例を示す平面図であり、図３は配線基板の配線導体と接続パッドの配置の一実施例を示す平面図である。
【００２２】
図２において、電極１２は半導体チップ１０の素子形成時にチップ内を電気的に接続するチップ配線１４と同じプロセスで形成される。電極１２およびチップ配線１４はアルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、あるいは金（Ａｕ）を主成分とした金属膜で形成されている。
【００２３】
図３において、基材２２の一面（配線面２１）には、配線導体２４、接続パッド２６が設けられている。基材２２としては、エポキシ系樹脂、ポリエステル系樹脂、塩化ビニール系樹脂、フッ素系樹脂等の絶縁性を有するものが使用できる。例えば、ポリエチレンテレフタレート、ポリエステル、ポリカーボネート、ポリアリレート、ポリエチレン、ポリ塩化ビニリデン、ポリアセタール、ポリイミド、エポキシレジン、テトロン（登録商標）、ビニロン（登録商標）、ポリスチレン、ポリスチロール、ポリプロピレン、テフロン（登録商標）等の材料を用いてフィルムまたはシート状に形成されている。
【００２４】
配線導体２４、接続パッド２６は基材２２の上に通常の方法でパターニングされたＡｌ、Ｃｕ、Ｎｉ、Ａｕを主成分とする金属配線及び銀（Ａｇ）を主成分とする導電性ペーストによる配線、あるいはこれらの配線上に金メッキ等を施したものである。
このような構成において、配線基板２０の基材面２３と半導体チップ１０の表面は密着されており、電極１２と接続パッド２６との接続部では接続パッド２６が基材２２の一部を押し退けて凹状に変形され、電極１２と電気的、機械的に接続されている。
【００２５】
次に本発明による半導体装置の実装方法について、図４を用いて説明する。
図４は本発明による半導体装置の実装方法の一実施例を説明するための配線基板と半導体チップの断面図であり、図４（ａ）は配線基板と半導体チップを位置合わせする前の状態を示す断面図、図４（ｂ）は配線基板と半導体チップを位置合わせした状態を示す断面図、図４（ｃ）は接続パッドを半導体チップの電極に接合した状態を示す断面図である。図４において図１〜３と同じものに対しては同一の参照符号を符して、その説明を省略する。
【００２６】
図４に示すように配線基板２０の配線面２１には接続パッド２６が配線導体２４に接続されるように基材２２の上に接着されている。例えば金属板を基材２２に接着し、その後エッチングを行ってパターンを形成してもよい。
図４（ａ）に示すように、半導体チップ１０はその表面を上に向けて配置され、その上方に基材面２３が対向するように配線基板２０が配置される。
この状態で、図４（ｂ）に示すように、半導体チップ１０または配線基板２０のどちらかを平行移動させて半導体チップ１０の電極１２と配線基板２０の接続パッド２６の位置合わせを行う。位置合わせ方法は通常用いられている光学的に位置合わせマークを読み取り、配線基板及び半導体チップを保持し駆動する機構にフィードバックさせる方法（図示しない）を使っている。次に、半導体チップ１０と配線基板２０を接近させ、基材２２と半導体チップ１０の表面を接触させる。その後、半導体チップ１０の下方と配線基板２０の上方から加圧（図中矢印で示す）して基材２２を半導体チップ１０の表面に接着させる。この場合、基材２２を接着性の樹脂を使うと、次の工程で基材２２と半導体チップ１０が加圧されたときに基材２２と半導体チップ１０を密着させることが出来る。
【００２７】
次に、図４（ｃ）に示すように、ボンディングツール３０を接続パッド２６に接触させ、超音波振動を印加しながら加圧（図中矢印で示す）する。基材２２はこの超音波振動によって軟化するため、ボンディングツール３０に圧力を加えると接続パッド２６下部の基材２２は押し退けられて、接続パッド２６と電極１２が接触する。この状態でさらに超音波振動を印加することにより、接続パッド２６と電極１２は電気的に接合する。ここで、ボンディングツール３０先端に加熱用コイル３９を設けて接続パッド２６上面を加熱すると更に好適である。
【００２８】
さらに超音波振動を水平方向と垂直方向の２方向に印加出来るボンディングツールを用い、まず垂直方向の振動で接続パッド下部の基材２２を軟化させ、次いで水平方向の振動で接続パッド２６と電極１２の接合を行うと更に好適である。
【００２９】
超音波を印加して基材２２を軟化させた場合、軟化した部分と軟化しない部分は必ずしも明確に分かれるわけではなく、軟化した部分は徐々に軟化しない部分に移行する。このため、ボンディングツール３０の先端にテーパーを設けないと、接続パッド２６と電極１２とが十分に接合しない場合がある。従って、ボンディングツール３０は図４（ｃ）に示すように、その先端にある程度のテーパーを設けると好適である。
【００３０】
次に図５を用いて本発明による半導体装置の実装方法の他の実施例について説明する。
図５は本発明による半導体装置の実装方法の他の実施例を説明するための配線基板と半導体チップの断面図であり、図５（ａ）は接続パッドを半導体チップの電極に接合する前の状態を示す断面図、図５（ｂ）は接続パッドを半導体チップの電極に接合した状態を示す断面図である。図５において図１〜４と同じものに対しては同一の参照符号を符して、その説明を省略する。
【００３１】
図５において、第１のボンディングツール３３の先端には加熱用ヒータ３７が取り付けられており、接続パッド２６に位置合わせされて、これに接触されている。図５（ａ）に示す工程までは図４（ａ）および（ｂ）に示す内容と同じ方法で配線基板２０の接続パッド２６と半導体チップ１０の電極１２を位置合わせされ、配線基板２０と半導体チップ１０が接着される。
【００３２】
図５（ａ）において、第１のボンディングツール３３を接続パッド２６に接触させ、加熱用ヒータ３７によって接続パッド２６の下部の基材２２を加熱する。基材２２はこの加熱によって軟化されるため、第１のボンディングツール３３に圧力を加えると接続パッド２６下部の基材２２は押し退けられて、接続パッド２６は凹状に変形して接続パッド２６と電極１２が接近し、接触近傍あるいは接触する状態になる。この状態で第１のボンディングツール３３を待避させ、次に図５（ｂ）に示すように、凹状に変形した接続パッド２６に、第１のボンディングツールより径の小さい第２のボンディングツール３５を接触させ超音波振動を印加して、接続パッド２６と電極１２を電気的に接合する。ここで第２のボンディングツール３５先端に加熱用コイル３９を設けて、接続パッド２６上面を加熱すると更に好適なことは図４に示した実施例と同じである。
【００３３】
また、第１のボンディングツール３３に超音波振動を印加できる機構を付加し、超音波振動および加熱によって基材２２を軟化させることも効果的である。
さらに、第１のボンディングツール３３および第２のボンディングツール３５はこれらのツールを複数個取り付けられる治具に取り付け、複数の第１のボンディングツール３３で複数の接続パッド２６を凹状に形成し、その後、複数の第１のボンディングツール３５がそれぞれ複数の接続パッド２６上に位置するように治具全体を移動させることによって、複数個の接続パッド２６と複数個の電極１２を同時に接続を行うことができるため、効率を上げることが出来る。
【００３４】
次に図６を用いて本発明による半導体装置の実装方法の更に他の実施例について説明する。
図６は本発明による半導体装置の実装方法を説明するための配線基板と半導体チップの断面図であり、図６（ａ）は半導体チップと配線基板の接続前の状態を示す断面図、図６（ｂ）は半導体チップと配線基板との接続後の構造を示す断面図である。
図６（ａ）に示すように、配線基板２０の基材面２３には予め接着剤４０が塗布されている点が図４の実施例と異なっている。図の状態において、配線基板２０の接続パッド２６と半導体チップ１０の電極１２とが位置合わせされている。
【００３５】
図６（ｂ）において半導体チップ１０の電極１２と配線基板２０の接続パッド２６が接合した状態が示されている。この実施例においても、図４を用いて説明した実施例と同様に、半導体チップ１０の電極１２と配線基板２０の接続パッド２６の位置合わせを行った後、配線基板２０と半導体チップ１０とを圧着することによって、半導体チップ１０の電極面１１と基材２２は接着剤４０を介して接着される。この後は、図４の実施例と同じ方法によって電極１２と接続パッド２６を電気的に接合し、実装を完了する。
【００３６】
以上説明したように、本発明によれば、配線基板の基材を封止に使用するため、従来液状樹脂の使用で問題となっていた取り扱い作業性の問題、樹脂管理の問題が無くなり作業性、生産性がよくなると共に、製造コストが低い樹脂封止を実現することができる。
また、封止工程は基材と半導体チップ表面を接触させた後、簡単な加熱、加圧装置で処理可能なことから、装置導入等の初期コストの低減が可能で、製品コストを低く押さえることが出来る。
【００３７】
また、配線基板と半導体チップを接着して機械的に固定した後で、接続パッドと電極との接続を行うことができる。このため、接続後の取り扱いが容易になるので、接続不良を低減し、作業効率を上げることが出来る。
さらに、配線基板の基材部にＴＡＢ方式のようなデバイスホールを形成する必要がないため、配線基板の加工及び配線パターンの形成が容易であり、また、チップ電極にバンプを形成する必要がないため、製品コストを大幅に低減することが可能である。
【００３８】
また、ボンディング工程において、基材部を排除する工程および超音波によって接続パッドと電極を接続する工程を、複数のボンディングツールを用いて連続して行うことにより、個々の接続時間を大幅に短縮できる。さらに、ボンディングは常温で出来ることから、従来耐熱性が問題で適用困難とされていた部品の使用が可能になり、対応製品の幅を広げることができる。
【００３９】
【発明の効果】
以上述べたように、本発明によれば、作業性、生産性が良好である。
また、接続後の取り扱いが容易になったため、接続不良を低減し、作業効率を上げることが出来る。
また、配線基板の加工及び配線パターンの形成が容易なため、製品コストを低く押さえることが出来る。
【図面の簡単な説明】
【図１】本発明による半導体装置の実装構造の一実施例を示す断面図
【図２】半導体チップの電極とチップ配線の配置の一実施例を示す平面図
【図３】配線基板の配線導体と接続パッドの配置の一実施例を示す平面図
【図４】半導体装置を配線基板に実装する方法の一実施例を説明するための配線基板と半導体チップの断面図
【図５】半導体装置を配線基板に実装する方法の他の一実施例を説明するための配線基板と半導体チップの断面図
【図６】本発明による半導体装置の実装方法を説明するための配線基板と半導体チップの断面図
【図７】ＴＡＢ方式を用いて半導体チップを配線基板に実装した実装構造を示す断面図
【図８】ＦＣＡ方式を用いて半導体チップを配線基板に実装した実装構造を示す断面図
【符号の説明】
１０、５０，６０…半導体チップ、１１…電極面、１２、５４，６４…電極、１４…チップ配線、２０、６６…配線基板、２１…配線面、２２…基材、２３…基材面、２４…配線導体、２６、６８…接続パッド、３０…ボンディングツール、３３…第１のボンディングツール、３５…第２のボンディングツール、３７…加熱用ヒータ、３９…加熱用コイル、４０…接着剤、５２，６２…バンプ、５５―デバイスホール、５６―フイルムキャリアテープ、５８…インナリード、５９、６９…樹脂。
【発明の属する技術分野】
本発明は、半導体チップを配線基材に実装する半導体装置の実装方法に関するものである。
【０００２】
【従来の技術】
半導体チップを高密度に実装する方法として、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式およびＦＣＡ（Ｆｌｉｐ Ｃｈｉｐ Ａｔｔａｃｈ）方式がある。
【０００３】
図７はＴＡＢ方式を用いて半導体チップを配線基板に実装した実装構造を示す断面図である。図に示すように、半導体チップ５０の表面に金（Ａｕ）等のバンプ５２が形成された電極５４と、デバイスホール５５が明けられたフィルムキャリアテープ５６の上面に形成されたインナリード５８を電気的に接続し、この接続部および半導体チップ５０の表面部に機械的な補強および耐湿保護の目的で樹脂５９を充填し封止したもので、チップ５０の厚さに近い薄型パッケージを実現出来る実装構造である。
この接続構造及び方法に関して例えば特開平５−１０２２１３号公報に記載されている。
【０００４】
図８はＦＣＡ方式を用いて半導体チップを配線基板に実装した実装構造を示す断面図である。図に示すように、ＦＣＡ方式を用いた半導体チップの実装構造は、半導体チップ６０の表面の電極６４上に金（Ａｕ）またははんだ等で形成されたバンプ６２と、配線基板６６上に形成された接続パッド６８を電気的に接続し、この接続部およびチップ表面に機械的な補強と耐湿保護の目的で樹脂６９を充填し封止を行ったもので、チップサイズに近い実装面積および厚さの高密度実装が可能な実装構造である。この接続構造に関しては、例えば特開平１０―１９９９３６号公報に記載されている。
【０００５】
【発明が解決しようとする課題】
上記ＴＡＢ方式では、半導体チップ上のバンプ５２とフィルムキャリアテープ上のインナリード５８との接続を完了した後に、また、ＦＣＡ方式では半導体チップ上のバンプ６２と配線基板上の接続パッド６８との接続を完了した後に、機械的な固定及び補強と耐湿保護の目的で接続部と半導体チップ表面に樹脂５９及び６９を塗布し封止を行っている。この樹脂封止工程は半導体チップ５０とキャリアテープ５６あるいは半導体チップ６０と配線基板６６との接続を完了した後に、液状の樹脂をディスペンサー等で接続部に流し込む方法、液状樹脂をスクリーン印刷で塗布する方法、トランスファモールドで成型する方法等によって樹脂封止を行っていた。ところが、液状樹脂を流し込む方法は液状材料を取り扱う関係で作業性が悪く、また加熱による硬化処理が必要である。この硬化処理には、その硬化に要する時間が長いため生産性が悪いという問題があった。また、トランスファーモールドにより成形する方法は品種毎にそれぞれのモールド型が必要であり、この型製作費用が高価で製品コストを大幅にアップするという問題があった。
【０００６】
また、半導体チップ５０、６０の電極に形成されたバンプ５２、６２とインナリード５８あるいは接続パッド６８を接続した後に樹脂封止を行うが、微細化された接続部では接続強度が弱いため、接続後、樹脂塗布及び硬化のための工程に移動させる時に接続不良を起こすという問題があった。
【０００７】
またＴＡＢ方式ではインナリード５８の接続部をフィルムキャリアテープ５６の基材部から突き出させているが、この構成とするために基材部の一部にデバイスホール５５を明ける工程、デバイスホール上にインナリード５８を形成する工程が必要であり、この工程がＴＡＢテープのコストを大幅に高くするという問題があった。
【０００８】
本発明の目的はこのような従来の問題を解決し、作業性、生産性が良好で、製造コストが低い半導体装置の実装構造及び実装方法を提供することにある。
本発明の他の目的は配線基板と半導体チップの接続後の取り扱いを容易にし、接続工程及び封止工程における接続不良を低減することが出来る半導体装置の実装構造及び実装方法を提供することにある。
また、本発明の更に他の目的は配線基材にデバイスホールのような加工を必要としない安価な配線基板を適用できる半導体装置の実装構造及び実装方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は上記の目的を達成するために、配線基板の構成要素である基材を封止用の材料として使用する。このため、基材と半導体チップの設けられた表面は基材の接着力あるいは基材と半導体チップ表面との間に配置した接着剤によって接着される。配線基板の接続パッドと半導体チップの電極との接続は、配線基板と半導体チップを接着した後に、接続パッド上部にボンディングツールを当て、超音波振動の印加と加圧・加熱処理によって行う。さらにはこれに熱源からの加熱処理を加える。この場合、超音波振動および加熱によって接続パッド下部の基材は軟化し接続パッドによって押し退けられて、接続パッドと電極が接触し、接続される。超音波振動によって接続が行なわれるため、予め配線基材の接続に接続用のデバイスホールを形成したり、半導体チップの電極にバンプを形成しなくてもよい。
【００１４】
本発明による半導体装置の実装方法は、絶縁性の基材の一面に少なくとも接続パッドと配線導体とが配置された配線面と前記配線面の裏面で絶縁性の基材が露出した基材面を有する配線基板と、基体の一面に電極が配置された電極面を有する半導体チップを前記基材面と前記電極面とを対向して配置し、前記接続パッドと前記電極の位置合わせを行う工程と、ボンディングツールで前記接続パッドを加圧すると共に前記ボンディングツールを通して前記基材に超音波振動を印加する工程とを備える。
この半導体装置の実装方法において、ボンディングツールで前記接続パッドを加圧すると共に前記ボンディングツールを通して前記基材を熱源で加熱する工程とを備えると好適である。
【００１５】
本発明による半導体装置の実装方法は、配線基板の基材の一面に少なくとも配線導体と接続用パッドが形成され、半導体チップの一面にチップ配線と電極が形成され、前記接続パッドと前記電極とを電気的に接続し、前記半導体チップの前記電極が配置されている表面を樹脂封止する半導体装置の実装方法において、前記基材の基材面が露出している他面を前記半導体チップの前記一面と対向した位置に配置する工程と、前記電極と前記接続用パッドを位置合わせする工程と、前記基材の前記他面と前記半導体チップの前記一面を接触させる工程と、前記接続パッド上にボンディングツールを位置合わせし、前記接続パッドと前記ボンディングツールを接触させる工程と、前記ボンディングツールによって前記接続パッドを加圧し、前記基材に超音波振動を印加する工程とを備える。
【００１６】
本発明による半導体装置の実装方法は、配線基板の基材の一面に少なくとも配線導体と接続用パッドが形成され、半導体チップの一面にチップ配線と電極が形成され、前記接続パッドと前記電極とを電気的に接続し、前記半導体チップの前記電極が配置されている表面を樹脂封止する半導体装置の実装方法において、前記基材の基材面が露出している他面を前記半導体チップの一面と対向した位置に配置する工程と、前記電極と前記接続用パッドを位置合わせする工程と、前記基材の他面と前記半導体チップの前記一面を接触させ加圧する工程と、前記接続パッド上にボンディングツールを位置合わせし接触させる工程と、前記ボンディングツールによって前記接続パッドを加圧し、前記基材を熱源で加熱する工程とを備え、前記熱源で加熱する工程は、前記ボンディングツールを通して前記接続パッドと前記基材に超音波振動を印加する工程を備える。
【００１７】
本発明による半導体装置の実装方法は、配線基板の基材の一面に少なくとも配線導体と接続用パッドが形成され、半導体チップの表面にチップ配線と電極が形成され、前記接続パッドと前記電極とを電気的に接続し、前記半導体チップの前記電極が配置されている表面を樹脂封止する半導体の実装方法において、前記配線基板の基材面を前記半導体チップの電極面と対向した位置に配置する工程と、前記電極と前記接続用パッドを位置合わせする工程と、前記基材部と前記半導体チップの前記表面を接触させ加圧する工程と、前記接続パッド上に第１のボンディングツールを位置合わせし接触させる工程と、前記第１のボンディングツールによって前記接続パッドを加圧し、前記基材を熱源で加熱する工程と、次いで第２のボンディングツールによって前記接続パッドを加圧し、前記基材に超音波振動を印加する工程とを備える。
【００１８】
前記第１のボンディングツールによって前記接続パッドを加圧する工程は、前記接続パッドを凹状に形成する工程を備えると好適である。
前記第２のボンディングツールで前記接続パッドを加圧すると共に前記ボンディングツールを通して前記基材を熱源で加熱する工程を備えると好適である。前記超音波振動を印加する工程は、前記第２のボンディングツールを通して前記接続パッドと前記基材を熱源で加熱する工程を備えると好適である。
前記基材面と前記半導体チップの電極面を接触させる工程は、前記配線基板と前記半導体チップに加圧と加熱を行う工程を備えると好適である。また、前記超音波振動を印加する工程は、前記ボンディングツールを通して前記接続パッドと前記基材を熱源で加熱する工程を備えると好適である。
【００１９】
前記熱源で加熱する工程は、前記ボンディングツールを通して前記接続パッドと前記基材に超音波振動を印加する工程を備えると好適である。また、前記超音波振動を印加する工程は、前記接続パッドと前記電極が接触するまでは前記ボンディングツールに接続パッド面に対して垂直方向の超音波振動を印加し、前記接続パッドと前記電極が接触した後は水平方向の超音波振動を印加する工程を備えると好適である。
【００２０】
【発明の実施の形態】
以下、本発明による半導体装置の実装構造および実装方法の実施の形態について、幾つかの実施例を用い、図を参照して説明する。
以下、図１〜３を用いて本発明による半導体装置の実装構造について説明する。
図１は本発明になる半導体装置の実装構造の一実施例を示す断面図である。図において、半導体チップ１０の電極面１１には電極１２とチップ配線１４が形成されている。配線基板２０は、絶縁材からなる基材２２と、基材２２の一面の配線面２１に形成された配線導体２４及び配線導体２４を接続するための接続パッド２６からなり、他面は基材２２が露出した基材面２３となっている。
【００２１】
図２は半導体チップの電極とチップ配線の配置の一実施例を示す平面図であり、図３は配線基板の配線導体と接続パッドの配置の一実施例を示す平面図である。
【００２２】
図２において、電極１２は半導体チップ１０の素子形成時にチップ内を電気的に接続するチップ配線１４と同じプロセスで形成される。電極１２およびチップ配線１４はアルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、あるいは金（Ａｕ）を主成分とした金属膜で形成されている。
【００２３】
図３において、基材２２の一面（配線面２１）には、配線導体２４、接続パッド２６が設けられている。基材２２としては、エポキシ系樹脂、ポリエステル系樹脂、塩化ビニール系樹脂、フッ素系樹脂等の絶縁性を有するものが使用できる。例えば、ポリエチレンテレフタレート、ポリエステル、ポリカーボネート、ポリアリレート、ポリエチレン、ポリ塩化ビニリデン、ポリアセタール、ポリイミド、エポキシレジン、テトロン（登録商標）、ビニロン（登録商標）、ポリスチレン、ポリスチロール、ポリプロピレン、テフロン（登録商標）等の材料を用いてフィルムまたはシート状に形成されている。
【００２４】
配線導体２４、接続パッド２６は基材２２の上に通常の方法でパターニングされたＡｌ、Ｃｕ、Ｎｉ、Ａｕを主成分とする金属配線及び銀（Ａｇ）を主成分とする導電性ペーストによる配線、あるいはこれらの配線上に金メッキ等を施したものである。
このような構成において、配線基板２０の基材面２３と半導体チップ１０の表面は密着されており、電極１２と接続パッド２６との接続部では接続パッド２６が基材２２の一部を押し退けて凹状に変形され、電極１２と電気的、機械的に接続されている。
【００２５】
次に本発明による半導体装置の実装方法について、図４を用いて説明する。
図４は本発明による半導体装置の実装方法の一実施例を説明するための配線基板と半導体チップの断面図であり、図４（ａ）は配線基板と半導体チップを位置合わせする前の状態を示す断面図、図４（ｂ）は配線基板と半導体チップを位置合わせした状態を示す断面図、図４（ｃ）は接続パッドを半導体チップの電極に接合した状態を示す断面図である。図４において図１〜３と同じものに対しては同一の参照符号を符して、その説明を省略する。
【００２６】
図４に示すように配線基板２０の配線面２１には接続パッド２６が配線導体２４に接続されるように基材２２の上に接着されている。例えば金属板を基材２２に接着し、その後エッチングを行ってパターンを形成してもよい。
図４（ａ）に示すように、半導体チップ１０はその表面を上に向けて配置され、その上方に基材面２３が対向するように配線基板２０が配置される。
この状態で、図４（ｂ）に示すように、半導体チップ１０または配線基板２０のどちらかを平行移動させて半導体チップ１０の電極１２と配線基板２０の接続パッド２６の位置合わせを行う。位置合わせ方法は通常用いられている光学的に位置合わせマークを読み取り、配線基板及び半導体チップを保持し駆動する機構にフィードバックさせる方法（図示しない）を使っている。次に、半導体チップ１０と配線基板２０を接近させ、基材２２と半導体チップ１０の表面を接触させる。その後、半導体チップ１０の下方と配線基板２０の上方から加圧（図中矢印で示す）して基材２２を半導体チップ１０の表面に接着させる。この場合、基材２２を接着性の樹脂を使うと、次の工程で基材２２と半導体チップ１０が加圧されたときに基材２２と半導体チップ１０を密着させることが出来る。
【００２７】
次に、図４（ｃ）に示すように、ボンディングツール３０を接続パッド２６に接触させ、超音波振動を印加しながら加圧（図中矢印で示す）する。基材２２はこの超音波振動によって軟化するため、ボンディングツール３０に圧力を加えると接続パッド２６下部の基材２２は押し退けられて、接続パッド２６と電極１２が接触する。この状態でさらに超音波振動を印加することにより、接続パッド２６と電極１２は電気的に接合する。ここで、ボンディングツール３０先端に加熱用コイル３９を設けて接続パッド２６上面を加熱すると更に好適である。
【００２８】
さらに超音波振動を水平方向と垂直方向の２方向に印加出来るボンディングツールを用い、まず垂直方向の振動で接続パッド下部の基材２２を軟化させ、次いで水平方向の振動で接続パッド２６と電極１２の接合を行うと更に好適である。
【００２９】
超音波を印加して基材２２を軟化させた場合、軟化した部分と軟化しない部分は必ずしも明確に分かれるわけではなく、軟化した部分は徐々に軟化しない部分に移行する。このため、ボンディングツール３０の先端にテーパーを設けないと、接続パッド２６と電極１２とが十分に接合しない場合がある。従って、ボンディングツール３０は図４（ｃ）に示すように、その先端にある程度のテーパーを設けると好適である。
【００３０】
次に図５を用いて本発明による半導体装置の実装方法の他の実施例について説明する。
図５は本発明による半導体装置の実装方法の他の実施例を説明するための配線基板と半導体チップの断面図であり、図５（ａ）は接続パッドを半導体チップの電極に接合する前の状態を示す断面図、図５（ｂ）は接続パッドを半導体チップの電極に接合した状態を示す断面図である。図５において図１〜４と同じものに対しては同一の参照符号を符して、その説明を省略する。
【００３１】
図５において、第１のボンディングツール３３の先端には加熱用ヒータ３７が取り付けられており、接続パッド２６に位置合わせされて、これに接触されている。図５（ａ）に示す工程までは図４（ａ）および（ｂ）に示す内容と同じ方法で配線基板２０の接続パッド２６と半導体チップ１０の電極１２を位置合わせされ、配線基板２０と半導体チップ１０が接着される。
【００３２】
図５（ａ）において、第１のボンディングツール３３を接続パッド２６に接触させ、加熱用ヒータ３７によって接続パッド２６の下部の基材２２を加熱する。基材２２はこの加熱によって軟化されるため、第１のボンディングツール３３に圧力を加えると接続パッド２６下部の基材２２は押し退けられて、接続パッド２６は凹状に変形して接続パッド２６と電極１２が接近し、接触近傍あるいは接触する状態になる。この状態で第１のボンディングツール３３を待避させ、次に図５（ｂ）に示すように、凹状に変形した接続パッド２６に、第１のボンディングツールより径の小さい第２のボンディングツール３５を接触させ超音波振動を印加して、接続パッド２６と電極１２を電気的に接合する。ここで第２のボンディングツール３５先端に加熱用コイル３９を設けて、接続パッド２６上面を加熱すると更に好適なことは図４に示した実施例と同じである。
【００３３】
また、第１のボンディングツール３３に超音波振動を印加できる機構を付加し、超音波振動および加熱によって基材２２を軟化させることも効果的である。
さらに、第１のボンディングツール３３および第２のボンディングツール３５はこれらのツールを複数個取り付けられる治具に取り付け、複数の第１のボンディングツール３３で複数の接続パッド２６を凹状に形成し、その後、複数の第１のボンディングツール３５がそれぞれ複数の接続パッド２６上に位置するように治具全体を移動させることによって、複数個の接続パッド２６と複数個の電極１２を同時に接続を行うことができるため、効率を上げることが出来る。
【００３４】
次に図６を用いて本発明による半導体装置の実装方法の更に他の実施例について説明する。
図６は本発明による半導体装置の実装方法を説明するための配線基板と半導体チップの断面図であり、図６（ａ）は半導体チップと配線基板の接続前の状態を示す断面図、図６（ｂ）は半導体チップと配線基板との接続後の構造を示す断面図である。
図６（ａ）に示すように、配線基板２０の基材面２３には予め接着剤４０が塗布されている点が図４の実施例と異なっている。図の状態において、配線基板２０の接続パッド２６と半導体チップ１０の電極１２とが位置合わせされている。
【００３５】
図６（ｂ）において半導体チップ１０の電極１２と配線基板２０の接続パッド２６が接合した状態が示されている。この実施例においても、図４を用いて説明した実施例と同様に、半導体チップ１０の電極１２と配線基板２０の接続パッド２６の位置合わせを行った後、配線基板２０と半導体チップ１０とを圧着することによって、半導体チップ１０の電極面１１と基材２２は接着剤４０を介して接着される。この後は、図４の実施例と同じ方法によって電極１２と接続パッド２６を電気的に接合し、実装を完了する。
【００３６】
以上説明したように、本発明によれば、配線基板の基材を封止に使用するため、従来液状樹脂の使用で問題となっていた取り扱い作業性の問題、樹脂管理の問題が無くなり作業性、生産性がよくなると共に、製造コストが低い樹脂封止を実現することができる。
また、封止工程は基材と半導体チップ表面を接触させた後、簡単な加熱、加圧装置で処理可能なことから、装置導入等の初期コストの低減が可能で、製品コストを低く押さえることが出来る。
【００３７】
また、配線基板と半導体チップを接着して機械的に固定した後で、接続パッドと電極との接続を行うことができる。このため、接続後の取り扱いが容易になるので、接続不良を低減し、作業効率を上げることが出来る。
さらに、配線基板の基材部にＴＡＢ方式のようなデバイスホールを形成する必要がないため、配線基板の加工及び配線パターンの形成が容易であり、また、チップ電極にバンプを形成する必要がないため、製品コストを大幅に低減することが可能である。
【００３８】
また、ボンディング工程において、基材部を排除する工程および超音波によって接続パッドと電極を接続する工程を、複数のボンディングツールを用いて連続して行うことにより、個々の接続時間を大幅に短縮できる。さらに、ボンディングは常温で出来ることから、従来耐熱性が問題で適用困難とされていた部品の使用が可能になり、対応製品の幅を広げることができる。
【００３９】
【発明の効果】
以上述べたように、本発明によれば、作業性、生産性が良好である。
また、接続後の取り扱いが容易になったため、接続不良を低減し、作業効率を上げることが出来る。
また、配線基板の加工及び配線パターンの形成が容易なため、製品コストを低く押さえることが出来る。
【図面の簡単な説明】
【図１】本発明による半導体装置の実装構造の一実施例を示す断面図
【図２】半導体チップの電極とチップ配線の配置の一実施例を示す平面図
【図３】配線基板の配線導体と接続パッドの配置の一実施例を示す平面図
【図４】半導体装置を配線基板に実装する方法の一実施例を説明するための配線基板と半導体チップの断面図
【図５】半導体装置を配線基板に実装する方法の他の一実施例を説明するための配線基板と半導体チップの断面図
【図６】本発明による半導体装置の実装方法を説明するための配線基板と半導体チップの断面図
【図７】ＴＡＢ方式を用いて半導体チップを配線基板に実装した実装構造を示す断面図
【図８】ＦＣＡ方式を用いて半導体チップを配線基板に実装した実装構造を示す断面図
【符号の説明】
１０、５０，６０…半導体チップ、１１…電極面、１２、５４，６４…電極、１４…チップ配線、２０、６６…配線基板、２１…配線面、２２…基材、２３…基材面、２４…配線導体、２６、６８…接続パッド、３０…ボンディングツール、３３…第１のボンディングツール、３５…第２のボンディングツール、３７…加熱用ヒータ、３９…加熱用コイル、４０…接着剤、５２，６２…バンプ、５５―デバイスホール、５６―フイルムキャリアテープ、５８…インナリード、５９、６９…樹脂。
Claims (18)
- 絶縁性の基材の一面を接続パッドと配線導体とが配置された配線面とし、前記基材の他面を前記基材の面が露出された基材面とした配線基板と、一面に電極が配置された電極面を有する半導体チップとを、前記基材面と前記電極面を対向して配置し、前記接続パッドと前記電極の位置合わせを行う工程と、
ボンディングツールで前記接続パッドを加圧すると共に前記ボンディングツールを通して前記基材に超音波振動を印加する工程とを備えることを特徴とする半導体装置の実装方法。 - 請求項１記載の半導体装置の実装方法において、
前記ボンディングツールで前記接続パッドを加圧すると共に前記ボンディングツールを通して前記基材を熱源で加熱する工程とを備えることを特徴とする半導体装置の実装方法。 - 配線基板の基材の一面に配線導体と接続パッドが形成され、半導体チップの一面にチップ配線と電極が形成され、前記接続パッドと前記電極とを電気的に接続し、前記半導体チップの前記電極が配置されている表面を樹脂封止する半導体装置の実装方法において、
前記基材の基材面が露出している他面を前記半導体チップの前記一面と対向した位置に配置する工程と、
前記電極と前記接続用パッドを位置合わせする工程と、
前記基材の前記他面と前記半導体チップの前記一面を接触させる工程と、
前記接続パッド上にボンディングツールを位置合わせし、前記接続パッドと前記ボンディングツールを接触させる工程と、
前記ボンディングツールによって前記接続パッドを加圧し、前記基材に超音波振動を印加する工程とを備えることを特徴とする半導体装置の実装方法。 - 請求項１または３記載の半導体装置の実装方法において、
前記超音波振動を印加する工程は、前記ボンディングツールを通して前記接続パッドと前記基材を熱源で加熱する工程を備えることを特徴とする半導体装置の実装方法。 - 配線基板の基材の一面に配線導体と接続用パッドが形成され、半導体チップの一面にチップ配線と電極が形成され、前記接続パッドと前記電極とを電気的に接続し、前記半導体チップの前記電極が配置されている表面を樹脂封止する半導体装置の実装方法において、
前記基材の基材面が露出している他面を前記半導体チップの一面と対向した位置に配置する工程と、
前記電極と前記接続用パッドを位置合わせする工程と、
前記基材の他面と前記半導体チップの前記一面を接触させ加圧する工程と、
前記接続パッド上にボンディングツールを位置合わせし接触させる工程と、
前記ボンディングツールによって前記接続パッドを加圧し、前記基材を熱源で加熱する工程とを備え、
前記熱源で加熱する工程は、前記ボンディングツールを通して前記接続パッドと前記基材に超音波振動を印加する工程を備えることを特徴とする半導体装置の実装方法。 - 請求項１、３または５記載の半導体装置の実装方法において、
前記超音波振動を印加する工程は、前記接続パッドと前記電極が接触するまでは前記ボンディングツールに接続パッド面に対して垂直方向の超音波振動を印加し、前記接続パッドと前記電極が接触した後は前記ボンディングツールに水平方向の超音波振動を印加する工程を備えることを特徴とする半導体装置の実装方法。 - 請求項１、２または３記載の半導体装置の実装方法において、前記ボンディングツールによって前記接続パッドを加圧する工程は、前記接続パッドを凹状に形成し、前記接続パッドと前記電極とを接続する工程とを備えることを特徴とする半導体装置の実装方法。
- 配線基板の基材の一面に配線導体と接続用パッドが形成され、半導体チップの一面にチップ配線と電極が形成され、前記接続パッドと前記電極とを電気的に接続し、前記半導体チップの前記電極が配置されている表面を樹脂封止する半導体装置の実装方法において、
前記基材の基材面が露出された他面を前記半導体チップの前記一面と対向した位置に配置する工程と、
前記電極と前記接続用パッドを位置合わせする工程と、
前記基材の前記他面と前記半導体チップの前記一面を接触させ加圧する工程と、
前記接続パッド上に第１のボンディングツールを位置合わせし接触させる工程と、
前記第１のボンディングツールによって前記接続パッドを加圧し、前記基材を熱源で加熱する工程と、
前記第１のボンディングツールより径の小さい第２のボンディングツールによって前記接続パッドを加圧し、前記接続パッドに超音波振動を印加する工程とを備えることを特徴とする半導体装置の実装方法。 - 請求項８記載の半導体装置の実装方法において、
前記第１のボンディングツールによって前記接続パッドを加圧する工程は、前記接続パッドを凹状に形成する工程を備えることを特徴とする半導体装置の実装方法。 - 請求項８記載の半導体装置の実装方法において、
前記第２のボンディングツールで前記接続パッドを加圧する工程は、前記第２のボンディングツールを通して前記基材を熱源で加熱する工程を備えることを特徴とする半導体装置の実装方法。 - 請求項８記載の半導体装置の実装方法において、
前記超音波振動を印加する工程は、前記第２のボンディングツールを通して前記接続パッドと前記基材を熱源で加熱する工程を備えることを特徴とする半導体装置の実装方法。 - 請求項３または８記載の半導体装置の実装方法において、
前記基材の前記他面と前記半導体チップの前記一面を接触させる工程は、前記配線基板と前記半導体チップに加圧と加熱を行う工程を備えることを特徴とする半導体装置の実装方法。 - 請求項８記載の半導体装置の実装方法において、
前記超音波振動を印加する工程は、前記接続パッドと前記電極が接触するまでは前記第２のボンディングツールに接続パッド面に対して垂直方向の超音波振動を印加し、前記接続パッドと前記電極が接触した後は前記第２のボンディングツールに水平方向の超音波振動を印加する工程を備えることを特徴とする半導体装置の実装方法。 - 請求項１、２、３または８記載の半導体装置の実装方法において、
前記基材の前記他面に接着膜を形成する工程を備えることを特徴とする半導体装置の実装方法。 - 樹脂が配置された金属と、半導体チップの電極とを、該樹脂を介して対向させて接続する半導体装置の実装方法において、
ボンディングツールで前記金属を加圧すると共に該ボンディングツールを通して前記樹脂に超音波振動を印加する工程を備えることを特徴とする半導体装置の実装方法。 - 請求項１５記載の半導体装置の実装方法において、
前記超音波振動を印加する工程は、前記ボンディングツールで前記金属を加圧すると共に前記ボンディングツールを通して前記樹脂を熱源で加熱する工程を備えることを特徴とする半導体装置の実装方法。 - 請求項１５または１６記載の半導体装置の実装方法において、
前記ボンディングツールによって前記金属を加圧する工程は、前記金属を凹状に形成し、前記金属と前記電極とを接続する工程を備えることを特徴とする半導体装置の実装方法。 - 請求項１５または１６記載の半導体装置の実装方法において、
前記樹脂と前記半導体チップを接着する工程を備えることを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000017836A JP3706519B2 (ja) | 1999-04-21 | 2000-01-21 | 半導体装置の実装方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-113370 | 1999-04-21 | ||
| JP11337099 | 1999-04-21 | ||
| JP2000017836A JP3706519B2 (ja) | 1999-04-21 | 2000-01-21 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007154A JP2001007154A (ja) | 2001-01-12 |
| JP3706519B2 true JP3706519B2 (ja) | 2005-10-12 |
Family
ID=26452359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000017836A Expired - Fee Related JP3706519B2 (ja) | 1999-04-21 | 2000-01-21 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3706519B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6199245B2 (ja) * | 2014-06-30 | 2017-09-20 | 富士フイルム株式会社 | 電気音響変換フィルムおよび電気音響変換フィルムの導通方法 |
-
2000
- 2000-01-21 JP JP2000017836A patent/JP3706519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007154A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372549B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| JP4023159B2 (ja) | 半導体装置の製造方法及び積層半導体装置の製造方法 | |
| KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
| JP3310617B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US5813115A (en) | Method of mounting a semiconductor chip on a wiring substrate | |
| JP3170199B2 (ja) | 半導体装置及びその製造方法及び基板フレーム | |
| JPH11328352A (ja) | アンテナとｉｃチップとの接続構造、及びｉｃカード | |
| TW471077B (en) | Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine | |
| JP2647047B2 (ja) | 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤 | |
| JP3706519B2 (ja) | 半導体装置の実装方法 | |
| JPS6290957A (ja) | 半導体装置の製造方法 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
| JP2888036B2 (ja) | 半導体装置の製造方法 | |
| JP2000277559A (ja) | 半導体パッケージ及びその製造方法 | |
| JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
| JP3915325B2 (ja) | 半導体装置の製造方法 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JP2003045911A (ja) | 半導体素子の実装構造および実装用配線基板 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JPS63117451A (ja) | 半導体装置 | |
| JP2001185583A (ja) | 半導体実装製品の製造方法および半導体実装製品 | |
| JPH0397237A (ja) | Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050729 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |