JPS63117451A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63117451A
JPS63117451A JP61264482A JP26448286A JPS63117451A JP S63117451 A JPS63117451 A JP S63117451A JP 61264482 A JP61264482 A JP 61264482A JP 26448286 A JP26448286 A JP 26448286A JP S63117451 A JPS63117451 A JP S63117451A
Authority
JP
Japan
Prior art keywords
substrate
hole
semiconductor device
element mounting
mounting member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61264482A
Other languages
English (en)
Inventor
Yutaka Okuaki
奥秋 裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61264482A priority Critical patent/JPS63117451A/ja
Publication of JPS63117451A publication Critical patent/JPS63117451A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、基板の貫通孔内に半導体素子を搭載し、前記
貫通孔内を封止してなる半導体装置に関するものである
〈従来の技術) 従来、このような分野の技術としては、第2図に示され
るようなものがあった。以下、その構成を図を用いて説
明する。
第2図は従来の半導体装置の一構成例を示す断面図であ
る。この半導体装置は、プリント基板等への実装密度を
高めるためにリードレスタイプとし、半導体装置下面に
はんだ付は可能な電極を引き出して、これを実装基板等
に平面付けするものである。
この半導体装置は、エポキシガラス布積層板等から成る
絶縁性の例えば厚さが0.5〜0.6mm程度のプリン
ト基板1を有しており、この基板1のほぼ中央部には上
下に貫通する貫通孔2が設けられている。積層された基
板1の眉間には、複数の配線パターン3が形成されてお
り、この配線パターン3は貫通孔2と基板1下面にそれ
ぞれ導出された内方端部4と外部接続用の接続端子部5
とを有している。
前記基板1の貫通孔2下面には、金属板等により形成さ
れた薄板状の素子搭載部材6が、エポキシ接着剤等によ
り基板1に接着、固定されている。
この素子搭載部材6の上面、即ち貫通孔2の内部側には
、半導体素子7がエポキシやポリイミド等の接着剤によ
り固着されている。前記半導体素子7と配線パターン3
の内方端部4は、金属細線8により接続されており、こ
れらが収容された貫通孔2の内部には、エポキシ樹脂等
が充填されて封止樹脂部材9が形成されている。
以上のように構成される半導体装1の素子搭載部材6の
基板1に対する固着方法について説明する。
先ず、プレスで打ち抜かれて所定寸法にされた、厚さ0
.1〜0.2mm程度の金属板等から成る素子搭載部材
6を作り、この素子搭載部材6上の基板1との接着予定
箇所に、ペースト状のエポキシ接着剤等を塗布しておく
。次に、反転されて、所定の温度に加熱された基板1の
接着予定箇所に、素子搭載部材6をピンセットで摘み上
げ、接着剤塗布面を下面にして搭載し、その上からピン
セットで押しつけて接着、固定する。上記の作業は、す
べて手作業により行なわれている。
なお、素子搭載部材6に前記の比軸的厚い金属板等が使
用される理由は、上記のエポキシ接着剤等を用いて素子
搭載部材6を基板1に接着する際等における加熱に対し
て耐熱性が要求されると共に、素子搭載部材6を基板1
に固着する際等のハンドリング上の間厘や加圧に対し変
形しないための機械的強度が要求されるためである。
(発明が解決しようとする問題点) しかしながら、上記構成の半導体装置においては、金鷹
取等から成る素子搭載部材6を基板1に接着剤で貼着す
るために、次のような問題点があった。
(1)金属板をプレスで打ち抜き加工し、緻密かつ繁雑
な接着作業を手作業で行なうので、これらに多くの工数
を費して作業能率が向上しないと共に、歩留りも悪くな
る。それ故、生産性が向上しない。
(2)手作業で行なわれる難しい接着作業のために、接
着部の接着強度及び気密封止特性等にばらつきが大きく
、不具合も発生し易い。したがって、接着部の信頼性に
不安がある。
(3)素子搭載部材6の厚さを薄くし過ぎると、接着剤
が塗布された素子搭載部材6は、ピンセットで摘み上げ
られるときに大きく撓んでしまい、また基板1に押しつ
けられる際にも変形してしまう。
それ故、素子搭載部材6を薄くすることが難しい上に、
接着剤の厚さも加わるので、半導体装置の薄形化が難し
い。
(4)上記(1)〜(3)に対する解決策として接着作
業の自動化が考えられるが、金属板のプレス加工という
半導体装置の製造においては異質な工程が含まれること
、素子搭載部材6の表面に接着剤を塗布してこれを圧着
する作業に対し、既存の半導体装置製造に係わる自動化
装置の使用が難しいこと、及び現時点では多額の費用を
かけて自動化装置を開発する程の量産性が見込まれない
こと等により自動化は困難である。
本発明は前記従来技術がもっていた問題点として、生産
性が向上しない点、接続部の信頼性に不安がある点、半
導体装置の薄形化が難しい点、及び接着作業の自動化が
困難である点について解決した半導体装置を提供するも
のである。
(問題点を解決するための手段) 本発明は、前記問題点解決するために、貫通孔及び配線
パターンを有する絶縁性の基板と、前記基板の一方の面
に固着され前記貫通孔を閉塞する板状の素子搭載部材と
、前記貫通孔内の前記素子搭載部材上に固着され前記配
線パターンと接続された半導体素子と、前記半導体素子
を前記貫通孔内に封止する封止部材とを備えた半導体装
置において、前記素子搭載部材を前記基板に溶着可能な
熱可塑性の樹脂部材で構成したものである。
(作用) 本発明によれば、以上のように半導体装置を構成したの
で、少なくとも基板に固着される面が熱可塑性樹脂で形
成された素子搭載部材は、加熱圧着法や超音波ボンディ
ング法等により、容易かつ短時間の作業で確実に基板に
溶着する働きをすると共に、既存のボンディング装置等
の製造装置を使用することにより、自動化を容易に可能
とする働きをする。また、前記溶着作業は手作業を不要
とするので、手作業のために素子搭載部材を厚くする必
要はなく、かつ接着剤も必要としないので、半導体装置
の薄形化を可能とする働きをする。したがって、前記問
題点を除去することができる。
(実施例) 第1図は本発明の第1の実施例を示す半導体装置の断面
図である。
この半導体装置は、例えばエポキシガラス布積層板から
成る絶縁性のプリント配線基板11を有しており、この
基板11のほぼ中央部には、上下に貫通する貫通孔12
が設けられている。積層された基板11の層間には、銅
箔等から成る複数の配線パターン13が形成されており
、この配線パターン13は、貫通孔12に導出された内
方端部14と、基板11の下面に導出された外部接続用
の接続端子部15とを有している。前記内方端部14と
接続端子部15の表面には、ニッケルめっきを施した上
に金めつき処理がなされている。上記の如く構成される
配線パターン13は、通常のプリント配線基板製造技術
等によって形成されるものである。
前記基板11下面には、貫通孔12下面の周辺部に加熱
溶着され、この貫通孔12を封止する熱可塑性樹脂から
成るフィルム状の素子搭載部材1Gが設けられている。
この素子搭載部材16の貫通孔12内部側の上面には、
半導体素子17がエポキシ樹脂やポリイミド樹脂等によ
り接着、固定されている。半導体素子17の表面に形成
された外部引き出し電極部は、配線パターン13の内方
端部14と金属細線18により接続されている。前記半
導体素子17、内方端部14及び金属細線18が設けら
れた貫通孔12内部には、エポキシ樹脂、ポリイミド樹
脂またはシリコン樹脂等が充填されて、封止樹脂部材1
9が形成されている。さらに、封止樹脂部材19の上部
には、素子搭載部材16と同様に熱可塑性樹脂から成番
蓋部材20が、その中央部を封止樹脂部材19に、周辺
部を基板11に加熱溶着されて固定されている。前記封
止樹脂部材19と蓋部材20により封止部材が構成され
ている。
以上のように構成される半導体装置の素子搭載部材16
及び蓋部材20の固着方法について説明する。
先ず、ポリフェニレンサルファイド(以下、PPSと言
う)等の熱可塑性樹脂から成る例えば厚さ50μm程度
のフィルム状め素子搭載部材1Gを1、反転された基板
11上の貫通孔12の所定位置に載置する。次に、素子
搭載部材16の基板11との接触面を加圧しながら、例
えば温度300〜350℃程度に数秒間加熱することに
より、素子搭載部材1Gの接触面を溶融させて基板11
に圧着する。前記の加熱圧着作業は、−Rの半導体装置
の製造に用いられるボンディング装置等を使用し、その
加熱圧着する部分であるボンディング治具のみを、前記
素子搭載部材16の接触面形状に合わせたものにするこ
とにより、容易に行なうことができる。それ故、前記作
業の自動化も簡単に達成することができる。
蓋部材20の固着についても、素子搭載部材16の場合
と同様な方法により、容易に行なうことができる。
上記の加熱圧着に代えて、超音波を使用した超音波ボン
ディング法または加熱圧着と超音波を併用したサーモソ
ニック法等によっても、素子搭載部材16及び蓋部材2
0を基板11に容易に固着することができる。サーモソ
ニック法を用いる場合には、加熱温度は例えば200℃
程度とすればよい。
本実施例においては、次のような利点を有する。
■ 熱可塑性樹脂から成る素子搭載部材16及び蓋部材
20をその溶着により固定するので、その作業が容易で
あると共に、自動化も簡単に行なうことができる。それ
故、大幅な工数削減が可能となり、生産性が向上する。
■ 熱可塑性樹脂の溶着により、基板11と素子搭載部
材1G、蓋部材20はほぼ一体となるので、前記固着部
の安定した接着強度及び気密封止特性等が得られると共
に、その信頼性も高い。
■ フィルム状の薄い素子搭載部材16を用い、しかも
接着剤が不要なので半導体装置の薄形化を計ることがで
きる。
■ 溶着により固定される蓋部材20を設け、この蓋部
材20により封止樹脂部材19の上からさらに貫通孔1
2内部を封止することとしなので、半導体装置の水密及
び気密特性等が飛躍的に向上する。
第3図は本発明の第2の実施例を示す半導体装置の断面
図である。
この実施例が第1の実施例と異なる点は、貫通孔12内
部に封止樹脂部材19を形成しないことである。このよ
うな構造としても、第1の実施例とほぼ同様の作用、効
果が維持できると共に、その構造の単純化により半導体
装1の製造が容易になるという利点がある。
第4図は本発明の第3の実施例を示す半導体装置の断面
図である。
この実施例において、第1、第2の実施例における熱可
塑性樹脂のみから成る素子搭載部材1G及び蓋部材20
に代えて、例えばアルミニウム等の金属箔21にPPS
等の熱可塑性樹脂から成る樹脂層22をラミネートとし
て成る素子搭載部材23及び蓋部材24としたものであ
る。このような構造とすれば、第1、第2の実施例とほ
ぼ同様の作用、効果が得られると共に、金属箔21を用
いたことにより半導体装置の放熱特性及び耐水性等が向
上するという利点がある。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能であり、例えば次のような変形例が挙げられる。
(イ) 第1の実施例においては、素子搭載部材16に
加えて蓋部材20を設けることとしたが、これに限定さ
れず第2図の従来例の如く蓋部材20を設けなくてもよ
い。
(ロ) 第1〜第3の実施例においては、基板11はエ
ポキシガラス布積層板から成るものとしたが、これに限
定されず例えば、熱可塑性樹脂、セラミック、絶縁処理
した鉄板、ガラス、石英、フェノール樹脂を紙に含浸さ
せた紙フェノール、及びエポキシ樹脂を紙に含浸させた
紙エポキシ等から成る絶縁性の基板とすることもできる
(ハ) 前記熱可塑性樹脂以外の材質から成る基板に対
しては、必要に応じて基板上の素子搭載部材16.23
及び蓋部材20.24固着予定箇所に、熱可塑性樹脂を
薄くコーティングしておけば、固着部の接続強度及び気
密封止特性等をさらに高めることができる。
(二>  pps等の熱可塑性樹脂から成る素子搭載部
材16.23及び蓋部材20.24は、その熱可塑性樹
脂にガラスフィラーまたは金属フィラー等を混入するこ
とにより、耐熱性、機械的強度及び放熱特性等を向上さ
せることができる。また、これらの外に、金属メツシュ
人熱可塑性樹脂等を使用してもよい。
(ホ) 第1〜第3の実施例における半導体素子17の
主表面にシリコン樹脂やポリイミド樹脂等から成る保護
膜を形成することもできる。このようにすれば、半導体
素子17の活性領域やワイヤボンディング部の耐水性等
が向上するという利点かある (へ) 基板11、貫通孔12、配線パターン13、素
子搭載部材16.23、半導体素子17及び蓋部材20
゜24等の形状、材質等は図示のものに限定おれない。
例えば、接続端子部15は基板11の上面に形成しても
よいし、半導体素子17と内方端部14との電気的接続
はバンプ電極により行なってもよい。
(発明の効果) 以上詳細に説明したように、本発明によれば素子搭載部
材及び蓋部材の少なくとも基板に固着される面は熱可塑
性樹脂で形成したので、これらを加熱圧着法や超音波ボ
ンディング法等で溶着することにより、容易かつ短時間
の作業で、しかも優れた機械的強度や気密封止特性を有
する固着を行なうことができる。また、既存の製造装置
を使用して自動化が簡単に行なえるという効果もある。
さらに、前記固着作業を手作業で行なう必要がないので
、素子搭載部材を薄いフィルム状に形成することが可能
であり、接着剤も不要なので半導体装置の薄形化を容易
に計ることができる。したがって、生産性を向上させ、
接続部の信頼性を高め、かつ半導体装置の薄形化を可能
とする効果が期待できる。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す半導体装置の断面
図、第2図は従来の半導体装置の一構成例を示す断面図
、第3図は本発明の第2の実施例を示す半導体装置の断
面図、第4図は本発明の第3の実施例を示す半導体装置
の断面図である。 11・・・・・・基板、12・・・・・・貫通孔、13
・・・・・・配線パターン、16.23・・・・・・素
子搭載部材、17・・・・・・半導体素子、19・・・
・・・封止樹脂部材、20.24・・・・・・蓋部材、
21・・・・・・金属箔、22・・・・・・樹脂層。 出願人代理人  柿  本  恭  成碑月の半導(2
m直訴面図 第1図 第2図 漉3図 第4図

Claims (1)

  1. 【特許請求の範囲】 1、貫通孔及び配線パターンを有する絶縁性の基板と、
    前記基板の一方の面に固着され前記貫通孔を閉塞する板
    状の素子搭載部材と、前記貫通孔内の前記素子搭載部材
    上に固着され前記配線パターンと接続された半導体素子
    と、前記半導体素子を前記貫通孔内に封止する封止部材
    とを備えた半導体装置において、 前記素子搭載部材は前記基板に溶着可能な熱可塑性の樹
    脂部材で構成したことを特徴とする半導体装置。 2、前記封止部材は、前記貫通孔内に充填された樹脂部
    材で構成した特許請求の範囲第1項記載の半導体装置。 3、前記封止部材は、前記基板の他方の面に固着され前
    記貫通孔を閉塞する熱可塑性樹脂の蓋部材で構成した特
    許請求の範囲第1項記載の半導体装置。 4、前記樹脂部材は、樹脂層と金属箔の2層構造で構成
    した特許請求の範囲第1項記載の半導体装置。 5、前記封止部材は、前記樹脂部材と前記蓋部材間に充
    填された樹脂部材を有する特許請求の範囲第3項記載の
    半導体装置。 6、前記蓋部材は、樹脂層と金属箔の2層構造で構成し
    た特許請求の範囲第3項記載の半導体装置。
JP61264482A 1986-11-06 1986-11-06 半導体装置 Pending JPS63117451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61264482A JPS63117451A (ja) 1986-11-06 1986-11-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61264482A JPS63117451A (ja) 1986-11-06 1986-11-06 半導体装置

Publications (1)

Publication Number Publication Date
JPS63117451A true JPS63117451A (ja) 1988-05-21

Family

ID=17403847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61264482A Pending JPS63117451A (ja) 1986-11-06 1986-11-06 半導体装置

Country Status (1)

Country Link
JP (1) JPS63117451A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1075074A (ja) * 1996-08-30 1998-03-17 Tdk Corp Midパッケージを用いた電子部品
US6806120B2 (en) 2001-03-27 2004-10-19 Staktek Group, L.P. Contact member stacking system and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1075074A (ja) * 1996-08-30 1998-03-17 Tdk Corp Midパッケージを用いた電子部品
US6806120B2 (en) 2001-03-27 2004-10-19 Staktek Group, L.P. Contact member stacking system and method

Similar Documents

Publication Publication Date Title
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
JPH0794553A (ja) 半導体装置およびその製造方法
JPH0365897B2 (ja)
JPH02155256A (ja) 半導体装置
JP3438711B2 (ja) 圧電デバイス及びその製造方法
JPH07503102A (ja) 半導体装置及びその製造方法
JP3579740B2 (ja) 電子部品の製造方法
JP3748967B2 (ja) 電子部品の封止構造
JPS63117451A (ja) 半導体装置
JPH08306745A (ja) 半導体装置及びその製造方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JPH034543A (ja) 半導体装置
JP3100949B2 (ja) 配線基板の製造方法
JPH06334070A (ja) 混成集積回路装置
JPS6313337A (ja) 半導体素子の実装方法
JP3706519B2 (ja) 半導体装置の実装方法
JP3477073B2 (ja) 半導体素子収納用パッケージの製造方法
JP2570123B2 (ja) 半導体装置及びその製造方法
JPH04137583A (ja) 印刷回路基板
JP3382316B2 (ja) 半導体実装構造及び半導体実装方法
JPS638620B2 (ja)
JPH06140534A (ja) 混成集積回路装置
JPH07263487A (ja) 半導体装置の製造方法
JPH04359457A (ja) 半導体装置およびその製造方法
JPS63104452A (ja) 半導体装置の製造方法