JP3382316B2 - 半導体実装構造及び半導体実装方法 - Google Patents
半導体実装構造及び半導体実装方法Info
- Publication number
- JP3382316B2 JP3382316B2 JP24240493A JP24240493A JP3382316B2 JP 3382316 B2 JP3382316 B2 JP 3382316B2 JP 24240493 A JP24240493 A JP 24240493A JP 24240493 A JP24240493 A JP 24240493A JP 3382316 B2 JP3382316 B2 JP 3382316B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor foil
- wiring board
- chip mounting
- flexible wiring
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体実装構造及び半導
体実装方法に関し、特に半導体チップをフレキシブル配
線板にフェイスダウンボンディングする半導体実装構造
及び半導体実装方法に関する。
体実装方法に関し、特に半導体チップをフレキシブル配
線板にフェイスダウンボンディングする半導体実装構造
及び半導体実装方法に関する。
【０００２】
【従来の技術】従来の技術について図３乃至図５を参照
して説明する。図３は従来例によるチップ実装構造を示
す断面図、図４は他の従来例によるチップ実装構造を示
す断面図、図５はさらに他の従来例によるチップ実装構
造を示す断面図である。図３乃至図５において、同一機
能部分には同一記号を付している。
して説明する。図３は従来例によるチップ実装構造を示
す断面図、図４は他の従来例によるチップ実装構造を示
す断面図、図５はさらに他の従来例によるチップ実装構
造を示す断面図である。図３乃至図５において、同一機
能部分には同一記号を付している。
【０００３】従来、柔軟材料の両面導体配線板、例えば
フレキシブル配線板にベアチップＩＣを実装する場合、
図３に示すように、フレキシブル配線板２０上の導体箔
２１に対して、フリップチップＩＣ２２を回路面がフェ
ースアップの状態となるようにして搭載し、フリップチ
ップＩＣ２２のアルミ電極とフレキシブル配線板２０の
接合パッド２３とを金ワイヤー２４でワイヤーボンディ
ングしていた。ここで、フレキシブル配線板２０の基材
ベース２５と導体箔２１との間には接着剤層２６が介挿
されている。また、２７はカバーレイ、２８は封止樹脂
である。
フレキシブル配線板にベアチップＩＣを実装する場合、
図３に示すように、フレキシブル配線板２０上の導体箔
２１に対して、フリップチップＩＣ２２を回路面がフェ
ースアップの状態となるようにして搭載し、フリップチ
ップＩＣ２２のアルミ電極とフレキシブル配線板２０の
接合パッド２３とを金ワイヤー２４でワイヤーボンディ
ングしていた。ここで、フレキシブル配線板２０の基材
ベース２５と導体箔２１との間には接着剤層２６が介挿
されている。また、２７はカバーレイ、２８は封止樹脂
である。
【０００４】また他の従来例として、図４に示すよう
に、フリップチップＩＣ２２の電極にハンダバンプ２９
を形成し、このハンダバンプ２９によって、フレキシブ
ル配線板２０に対してリフローによりハンダ付けするも
のもあった。
に、フリップチップＩＣ２２の電極にハンダバンプ２９
を形成し、このハンダバンプ２９によって、フレキシブ
ル配線板２０に対してリフローによりハンダ付けするも
のもあった。
【０００５】図５の従来例は図４の従来例と同様、ワイ
ヤーボンディングを用いない構造であるが、図４のハン
ダバンプ２９に代えて金バンプ３０を用い、接合の際も
リフローではなく、加熱しつつ荷重を加えて接合する点
が異なっている。
ヤーボンディングを用いない構造であるが、図４のハン
ダバンプ２９に代えて金バンプ３０を用い、接合の際も
リフローではなく、加熱しつつ荷重を加えて接合する点
が異なっている。
【０００６】
【発明が解決しようとする課題】ところで、上記図３に
示す従来例の場合、ワイヤーボンディングする際に、金
ワイヤー２４を一本ずつボンディングする時間が必要で
あるので、接合に時間がかかっていた。また、図４に示
す従来例の場合、ハンダバンプ接合する場合にフラック
スを使用しなければならず、接合した後はフラックスを
洗浄する必要があり手間を要していた。
示す従来例の場合、ワイヤーボンディングする際に、金
ワイヤー２４を一本ずつボンディングする時間が必要で
あるので、接合に時間がかかっていた。また、図４に示
す従来例の場合、ハンダバンプ接合する場合にフラック
スを使用しなければならず、接合した後はフラックスを
洗浄する必要があり手間を要していた。
【０００７】図５の従来例の場合、図４の従来例のよう
にハンダ付けをするものではないので、フラックス洗浄
が不要であるというメリットがあるが、基材ベース２５
と導体箔２１との間に接着剤層２６を介挿しているの
で、基材ベースハンダ付けの際に金バンプ３０に荷重を
加えて接合しようとすると、導体箔２１が接着剤層２６
に沈み込み、フリップチップＩＣ２２のエッジと導体箔
２１とが、Ａ部に示すように接触してしまうという問題
があった。
にハンダ付けをするものではないので、フラックス洗浄
が不要であるというメリットがあるが、基材ベース２５
と導体箔２１との間に接着剤層２６を介挿しているの
で、基材ベースハンダ付けの際に金バンプ３０に荷重を
加えて接合しようとすると、導体箔２１が接着剤層２６
に沈み込み、フリップチップＩＣ２２のエッジと導体箔
２１とが、Ａ部に示すように接触してしまうという問題
があった。
【０００８】そこで本発明の目的は、ワイヤーボンディ
ングやフラックス洗浄の必要性がない金バンプ接合を行
い、しかも、フリップチップＩＣの接合時にフリップチ
ップＩＣのエッジと導体箔が接触するという問題もない
高信頼性の半導体実装構造及び半導体実装方法を提供す
ることにある。
ングやフラックス洗浄の必要性がない金バンプ接合を行
い、しかも、フリップチップＩＣの接合時にフリップチ
ップＩＣのエッジと導体箔が接触するという問題もない
高信頼性の半導体実装構造及び半導体実装方法を提供す
ることにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に本発明の半導体実装構造は、樹脂材料からなる基材ベ
ースの半導体チップ実装部の表面及び裏面に直接導体箔
を形成したフレキシブル配線板に、金バンプを介してＥ
ＰＲＯＭを前記フレキシブル配線板の半導体チップ実装
部表面の導体箔に搭載、接合し、前記ＥＰＲＯＭを樹脂
封止してなり、前記半導体チップ実装部の裏面における
前記半導体チップ実装部に相当する個所の導体箔を除去
したことを特徴とする。また、本発明の半導体実装方法
は、樹脂材料からなる基材ベースの半導体チップ実装部
の表面及び裏面に直接導体箔を形成したフレキシブル配
線板に、金バンプ付きのＥＰＲＯＭを搭載し、前記フレ
キシブル配線板の半導体チップ実装部表面の導体箔と前
記ＥＰＲＯＭの金バンプとを加熱と加圧によって接合
し、前記ＥＰＲＯＭを樹脂封止し、前記半導体チップ実
装部の裏面における前記半導体チップ実装部に相当する
個所の導体箔を除去することを特徴とする。
に本発明の半導体実装構造は、樹脂材料からなる基材ベ
ースの半導体チップ実装部の表面及び裏面に直接導体箔
を形成したフレキシブル配線板に、金バンプを介してＥ
ＰＲＯＭを前記フレキシブル配線板の半導体チップ実装
部表面の導体箔に搭載、接合し、前記ＥＰＲＯＭを樹脂
封止してなり、前記半導体チップ実装部の裏面における
前記半導体チップ実装部に相当する個所の導体箔を除去
したことを特徴とする。また、本発明の半導体実装方法
は、樹脂材料からなる基材ベースの半導体チップ実装部
の表面及び裏面に直接導体箔を形成したフレキシブル配
線板に、金バンプ付きのＥＰＲＯＭを搭載し、前記フレ
キシブル配線板の半導体チップ実装部表面の導体箔と前
記ＥＰＲＯＭの金バンプとを加熱と加圧によって接合
し、前記ＥＰＲＯＭを樹脂封止し、前記半導体チップ実
装部の裏面における前記半導体チップ実装部に相当する
個所の導体箔を除去することを特徴とする。
【００１０】
【作用】金バンプを使用した接合であるので、ワイヤー
ボンディングを使用せず、ワイヤーを一本ずつ接続する
必要がなく一度に全電極を接合でき、製造工程が簡易で
ある。また、金バンプ接合は、加圧、加熱によって接合
するものであるので、ハンダバンプのようにフラックス
洗浄を必要とせず、さらに製造工程の簡略化、製造コス
トの低減を図れる。
ボンディングを使用せず、ワイヤーを一本ずつ接続する
必要がなく一度に全電極を接合でき、製造工程が簡易で
ある。また、金バンプ接合は、加圧、加熱によって接合
するものであるので、ハンダバンプのようにフラックス
洗浄を必要とせず、さらに製造工程の簡略化、製造コス
トの低減を図れる。
【００１１】本発明は、以上のような利点を有する金バ
ンプ接合を行うものであって、しかも、基材ベースの表
面に導体箔を直接形成している構成であるので、フリッ
プチップＩＣ接合時の荷重によって導体箔が接着剤層に
沈むことがなく、従来のようにフリップチップＩＣのエ
ッジが導体箔に接触するという問題も発生せず、高信頼
性を保証できる。
ンプ接合を行うものであって、しかも、基材ベースの表
面に導体箔を直接形成している構成であるので、フリッ
プチップＩＣ接合時の荷重によって導体箔が接着剤層に
沈むことがなく、従来のようにフリップチップＩＣのエ
ッジが導体箔に接触するという問題も発生せず、高信頼
性を保証できる。
【００１２】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明に係わるチップ実装構造の参考例を
示す断面図である。図３乃至図５に示す従来例と同一機
能部分には同一記号を付している。ここでは主に、従来
例と異なる点について説明する。この参考例の特徴は、
フリップチップＩＣを搭載する配線板として、接着剤層
の無いフレキシブル配線板を使用した点である。
する。図１は本発明に係わるチップ実装構造の参考例を
示す断面図である。図３乃至図５に示す従来例と同一機
能部分には同一記号を付している。ここでは主に、従来
例と異なる点について説明する。この参考例の特徴は、
フリップチップＩＣを搭載する配線板として、接着剤層
の無いフレキシブル配線板を使用した点である。
【００１３】即ち、図１に示すように、フレキシブル配
線板１の基材ベース２上には導体箔３が直接形成されて
いる。このフレキシブル配線板１は銅箔あるいはアルミ
ニウム箔に液状のポリイミド樹脂あるいはポリエステル
樹脂をコーティングして硬化させたものや、ポリイミド
樹脂あるいはポリエステル樹脂に銅あるいはアルミニウ
ムを蒸着もしくはスパッタリングしてメッキしたものを
用いる。
線板１の基材ベース２上には導体箔３が直接形成されて
いる。このフレキシブル配線板１は銅箔あるいはアルミ
ニウム箔に液状のポリイミド樹脂あるいはポリエステル
樹脂をコーティングして硬化させたものや、ポリイミド
樹脂あるいはポリエステル樹脂に銅あるいはアルミニウ
ムを蒸着もしくはスパッタリングしてメッキしたものを
用いる。
【００１４】このフレキシブル配線板１の基材ベース２
の厚みは８〜７５μｍで、導体箔３の厚みは８〜４０μ
ｍが適当である。前記導体箔のメッキは、ニッケル・金
の場合、ニッケル０．１〜７μｍの上にさらに金０．０
１〜５μｍをメッキする。ニッケルをメッキしない場合
は金を厚めにする。なお、錫メッキの場合は０．０５〜
１０μｍ程度のメッキが適当である。
の厚みは８〜７５μｍで、導体箔３の厚みは８〜４０μ
ｍが適当である。前記導体箔のメッキは、ニッケル・金
の場合、ニッケル０．１〜７μｍの上にさらに金０．０
１〜５μｍをメッキする。ニッケルをメッキしない場合
は金を厚めにする。なお、錫メッキの場合は０．０５〜
１０μｍ程度のメッキが適当である。
【００１５】上記のように、表面に直接導体箔３が形成
されたフレキシブル配線板１に金バンプ４付きのフリッ
プチップＩＣ５を搭載し、加熱と加圧によって接合す
る。図中、６は配線板の表裏を電気的に接続するスルー
ホールである。
されたフレキシブル配線板１に金バンプ４付きのフリッ
プチップＩＣ５を搭載し、加熱と加圧によって接合す
る。図中、６は配線板の表裏を電気的に接続するスルー
ホールである。
【００１６】上記した実施例によれば、複数の金バンプ
４とフレキシブル配線板１を１度に接合するため、従来
のように金ワイヤーを用いて一本ずつワイヤーボンディ
ングするよりも遥かに時間を短縮でき、金ワイヤーが不
要な分、ＩＣ実装領域も小さくできる。
４とフレキシブル配線板１を１度に接合するため、従来
のように金ワイヤーを用いて一本ずつワイヤーボンディ
ングするよりも遥かに時間を短縮でき、金ワイヤーが不
要な分、ＩＣ実装領域も小さくできる。
【００１７】また、フレキシブル配線板１には接着剤層
がないため、チップ接合時に荷重が加わっても導体箔が
沈み込んでＩＣエッジと導体箔が接触するという従来の
問題は生じない。
がないため、チップ接合時に荷重が加わっても導体箔が
沈み込んでＩＣエッジと導体箔が接触するという従来の
問題は生じない。
【００１８】さらに、ハンダバンプを用いないのでフラ
ックスを使用せず、接合後のフラックスの洗浄を必要と
しなくなり、製造工程が短縮されコストダウンを図れ
る。
ックスを使用せず、接合後のフラックスの洗浄を必要と
しなくなり、製造工程が短縮されコストダウンを図れ
る。
【００１９】図２は本発明の実施例によるチップ実装構
造の断面図である。図１の参考例と略同一であるが、異
なる点は、フレキシブル配線板６の裏面の内、チップ実
装部に相当する箇所の導体箔を除去した点である。
造の断面図である。図１の参考例と略同一であるが、異
なる点は、フレキシブル配線板６の裏面の内、チップ実
装部に相当する箇所の導体箔を除去した点である。
【００２０】このように導体箔を除去しておけば、図１
の参考例の効果に加え、チップ実装部のフレキシブル配
線板の厚みが薄く、しかも透光性が向上する。そのた
め、フリップチップＩＣ５としてＥＰＲＯＭを搭載した
場合には、裏面側より紫外線を照射することによって、
ＥＰＲＯＭの書き込み内容の消去ができる。また、配線
板裏面よりフリップチップＩＣ５の外観を観察できると
いうメリットもある。
の参考例の効果に加え、チップ実装部のフレキシブル配
線板の厚みが薄く、しかも透光性が向上する。そのた
め、フリップチップＩＣ５としてＥＰＲＯＭを搭載した
場合には、裏面側より紫外線を照射することによって、
ＥＰＲＯＭの書き込み内容の消去ができる。また、配線
板裏面よりフリップチップＩＣ５の外観を観察できると
いうメリットもある。
【００２１】なお、上記図１及び図２の実施例はいづれ
も、基材ベースの表裏両面に導体箔を形成した３層構造
を取り上げて説明したが、例えば基材ベースの一面のみ
に導体箔を形成した２層構造であってもよい。
も、基材ベースの表裏両面に導体箔を形成した３層構造
を取り上げて説明したが、例えば基材ベースの一面のみ
に導体箔を形成した２層構造であってもよい。
【００２２】この場合も、上記実施例と同様、実装工程
の時間を短縮でき、ＩＣ実装領域も小さくできる。ま
た、チップ接合時に導体箔が沈み込んでＩＣエッジと導
体箔が接触するという問題は生じない。さらに、接合後
のフラックスの洗浄が不要なので、製造工程が短縮され
コストダウンを図れる。しかも、図２の実施例と同様、
ＥＰＲＯＭ等の書き込み内容の消去、外観検査を容易に
行える。
の時間を短縮でき、ＩＣ実装領域も小さくできる。ま
た、チップ接合時に導体箔が沈み込んでＩＣエッジと導
体箔が接触するという問題は生じない。さらに、接合後
のフラックスの洗浄が不要なので、製造工程が短縮され
コストダウンを図れる。しかも、図２の実施例と同様、
ＥＰＲＯＭ等の書き込み内容の消去、外観検査を容易に
行える。
【００２３】
【発明の効果】以上のように、本発明によれば、チップ
実装部のフレキシブル配線板全体の厚みが薄く、しかも
透光性が向上することから、ＥＰＲＯＭを搭載した場合
には、裏面側より紫外線を照射することによって、ＥＰ
ＲＯＭの書き込み内容の消去ができる。また、配線板裏
面よりＥＰＲＯＭの外観を観察できるといった効果を奏
する。また、本発明によれば、ワイヤーボンディングや
フラックス洗浄の必要性がない金バンプ接合を用いて、
しかも、フリップチップＩＣの接合時にフリップチップ
ＩＣのエッジと導体箔が接触するという従来の問題を解
消できる高信頼性の半導体実装構造及び半導体実装方法
を提供できる。
実装部のフレキシブル配線板全体の厚みが薄く、しかも
透光性が向上することから、ＥＰＲＯＭを搭載した場合
には、裏面側より紫外線を照射することによって、ＥＰ
ＲＯＭの書き込み内容の消去ができる。また、配線板裏
面よりＥＰＲＯＭの外観を観察できるといった効果を奏
する。また、本発明によれば、ワイヤーボンディングや
フラックス洗浄の必要性がない金バンプ接合を用いて、
しかも、フリップチップＩＣの接合時にフリップチップ
ＩＣのエッジと導体箔が接触するという従来の問題を解
消できる高信頼性の半導体実装構造及び半導体実装方法
を提供できる。
【図１】本発明のチップ実装構造の参考例を示す断面図
である。
である。
【図２】本発明の実施例によるチップ実装構造の断面図
である。
である。
【図３】従来例によるチップ実装構造の断面図である。
【図４】他の従来例によるチップ実装構造の断面図であ
る。
る。
【図５】さらに他の従来例によるチップ実装構造の断面
図である。
図である。
１ フレキシブル配線板
２ 基材ベース
３ 導体箔
４ 金バンプ
５ フリップチップＩＣ（ＥＰＲＯＭ）
Claims (2)
- 【請求項１】 樹脂材料からなる基材ベースの半導体チ
ップ実装部の表面及び裏面に直接導体箔を形成したフレ
キシブル配線板に、金バンプを介してＥＰＲＯＭを前記
フレキシブル配線板の半導体チップ実装部表面の導体箔
に搭載、接合し、前記ＥＰＲＯＭを樹脂封止してなり、
前記半導体チップ実装部の裏面における前記半導体チッ
プ実装部に相当する個所の導体箔を除去したことを特徴
とする半導体実装構造。 - 【請求項２】 樹脂材料からなる基材ベースの半導体チ
ップ実装部の表面及び裏面に直接導体箔を形成したフレ
キシブル配線板に、金バンプ付きのＥＰＲＯＭを搭載
し、前記フレキシブル配線板の半導体チップ実装部表面
の導体箔と前記ＥＰＲＯＭの金バンプとを加熱と加圧に
よって接合し、前記ＥＰＲＯＭを樹脂封止し、前記半導
体チップ実装部の裏面における前記半導体チップ実装部
に相当する個所の導体箔を除去することを特徴とする半
導体実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24240493A JP3382316B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体実装構造及び半導体実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24240493A JP3382316B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体実装構造及び半導体実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799215A JPH0799215A (ja) | 1995-04-11 |
| JP3382316B2 true JP3382316B2 (ja) | 2003-03-04 |
Family
ID=17088640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24240493A Expired - Fee Related JP3382316B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体実装構造及び半導体実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3382316B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101451887B1 (ko) * | 2012-04-26 | 2014-10-16 | 하나 마이크론(주) | 집적회로 소자 패키지 및 이의 제조 방법 |
-
1993
- 1993-09-29 JP JP24240493A patent/JP3382316B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0799215A (ja) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100445072B1 (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US5057461A (en) | Method of mounting integrated circuit interconnect leads releasably on film | |
| KR960019680A (ko) | 반도체디바이스패키지 방법 및 디바이스 패키지 | |
| JPH0394459A (ja) | 半導体装置およびその製造方法 | |
| JP3869860B2 (ja) | チップカードのための電子モジュール | |
| US5196268A (en) | Integrated circuit interconnect leads releasably mounted on film | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| US6080494A (en) | Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array | |
| JPH08213425A (ja) | 半導体装置およびその製造方法 | |
| US6580160B2 (en) | Coupling spaced bond pads to a contact | |
| JP3382316B2 (ja) | 半導体実装構造及び半導体実装方法 | |
| CN100505339C (zh) | 发光二极管芯片封装体及其封装方法 | |
| US6107118A (en) | Chip-contacting method requiring no contact bumps, and electronic circuit produced in this way | |
| JPS6245138A (ja) | 電子部品装置の製法 | |
| JP3951462B2 (ja) | 電子部品実装体及びその製造方法 | |
| JPH034543A (ja) | 半導体装置 | |
| JPH09162240A (ja) | 半導体装置 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JP3362007B2 (ja) | 半導体装置、その製造方法及びテープキャリア | |
| KR100369397B1 (ko) | 가요성회로기판을이용한볼그리드어레이반도체패키지 | |
| US6407457B1 (en) | Contact-bumpless chip contacting method and an electronic circuit produced by said method | |
| JPH05144816A (ja) | フエイスダウンボンデイング方法 | |
| JPH03268340A (ja) | 半導体装置 | |
| KR0152576B1 (ko) | 센터 패드를 갖는 적층칩 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |