JPS6245138A - 電子部品装置の製法 - Google Patents

電子部品装置の製法

Info

Publication number
JPS6245138A
JPS6245138A JP18535685A JP18535685A JPS6245138A JP S6245138 A JPS6245138 A JP S6245138A JP 18535685 A JP18535685 A JP 18535685A JP 18535685 A JP18535685 A JP 18535685A JP S6245138 A JPS6245138 A JP S6245138A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
sealing resin
conductive pattern
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18535685A
Other languages
English (en)
Inventor
Junji Suzuki
淳二 鈴木
Masayuki Nakamura
雅之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18535685A priority Critical patent/JPS6245138A/ja
Publication of JPS6245138A publication Critical patent/JPS6245138A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は棟々の電子機器に使用して好適な電子部品装置
のＩｔ！！に関する。
〔発明の概要〕
本発明は、ｆｊ！々の電子機器に使用される電子部品装
置の製法において、絶縁性接着剤中に導電性粒子を分散
させた連結シートを用いて所要の導電ノ９ターンを有す
る基板に電子部品を接続固定するに当たり、この電子部
品上に半硬化状態の封止樹脂ｔ−あらかじめ形成してお
いて、ホットプレスによりこの電子部品を基板上の導電
パターンに接続すると共に封止樹脂により電子部品を封
止することＫより、電子部品装置の製造工程を簡略化し
、電子部品装置の製造価格を安価とすることができるよ
うＫしたものである。
〔従来の技術〕
従来、種々の電子機器に使用される成子部品装置として
第４図に示す如きものが提案されている。
この＠４図に於いて（１）は半導体果噴回路チップを示
し、この半導体集積回路チップ（１）は−辺が５ｎの正
方形をなし、その−面の各辺には第５図に示す如くこの
半導体集積回路テップ（１）の電罹をなす３０個の１０
０μｍＸ１００μｍのボンディング・にラド（２）が夫
々設けられている。また（３）はポリイミド基板を示し
、このポリイミド基板（３）上には第６図にも示す如く
厚さ１８μｍに被着された銅箔が選択的にエツチングさ
れ・ぐターン化されて半導体集積回路チップ（１）の複
数のゾンデイングツ９ツドｆ２１　、　！２１・・・Ｋ
対応して電気的に接続される複数の導電・ぐターｙ　ｆ
４１　、　ｆ４１・・・が形成されている。第４図に示
す電子部品装置は、斯る半導体集積回路チップ（１）を
半田金属粒子を分散させたホットメルトタイプの絶縁性
接着剤（５）を介してポリイミド基板（３）上に配し、
半導体集積回路チップ（１）のゾンデイングツにラド（
２）とポリイミド基板（３）上に設けられた導電・ぐタ
ーン（４）とを第８図に示す如く半田金属粒子（６）を
介して。
電気的に接続すると共に他の部分を絶縁性接着剤（５）
を介して機械的に接続し、隣接する導電パターン＋４１
　、　＋４１間及び隣接するポンディングパッド（２）
。
（２）間を絶縁する如くしてポリイミド基板（３）上に
接着固定し、またデンディングパッド（２）と導電・ぐ
ターン（４）との接合部及び半導体集積回路チップ（１
）を湿気から遮断し、導電パターン（４）等が腐蝕によ
り断線することがないように工４キン樹脂（７）で封止
する如くして構成されている。
そして斯る電子部品装置の製法として以下に述べる方法
が従来から提案されている。
先ず前述した如き所要の導電、ｅターン（４）を設けた
ポリイミド基板（３）を用意する。次に第７図に示す３
口く半田金属粒子（６）を分散させた絶縁性接着剤（５
）を剥離シート上にコータによって塗布して形成した連
結シート（８）を剥＠ノートを剥離してポリイミド基板
（３）の導電・セターン（４）の少なくとも半導体集積
回路チップ（１）のケンディングノット（２）と接触す
べき部分に差し渡って載せる。そして、これの上に＠７
図に示す如く半導体集積回路チップ（１１を各ケンディ
ングノット（２）が対応する導ｌｉ！　’　／　−７（
４）上に、互いに接続すべき部分が連結シート（８）を
介して重なり合うように載せる。
次に４リイミド基板（４）とこのポリイミド基板（４）
上べ連結シート（８）を介して配した半導体渠積回路チ
ップ（１）とを１８０Ｃ下で４０　ｋｇｌ譚２で３０秒
間加圧圧着し、第８図に示す如くゼンデイングパツＰ　
ｆ２）と導電パターン（４）とを電気的に接続すると共
に、他の部分を機械的に接続する如くする。
次に半導体集積回路チップ（１）表面にエポキシ樹脂を
ディス（ンサで塗布し、これを加熱してニーキシ樹脂を
硬化させることによって半導体集積回路チップ（１）を
封止し、その後冷却することによって第４図に示す如き
電子部品装置を得る如くする。
斯る従来の製造方法に依れば、加熱加圧によって流動性
に富んだ状態とされた絶縁性接着剤（５）が、導電パタ
ーン（４）とデンディングパッド（２）との間から外側
に押し出され１両者が半田金属によって良好に融着され
、その接続部外に押し出された絶縁性接着剤（５）が導
電性を有する半田金属粒子（６）を良好に包み込み、且
つ隣り合う接続部間にこの接着＋’ｉ’ｌ　ｆ５１が多
量に存在することによって、−リイミド基板（３）と半
導体集積回路チップ（１）とが強固に固着されると共に
エポキシ樹脂（７）によってケンデイン”　　グＡツド
（２）と導電パターン（４）との接合部及び半導体集積
回路チップ（１）は湿気から完全Ｋａ断される。
従って、斯る従来の製造方法に依ればケンディングノッ
ト（２）と外部り−Ｐとの接続をＡｆｆｉ線等の極めて
細いワイヤによって行う所謂ワイヤざンデイング法によ
シ構成される電子部品装置に比し製作が容易であり、ま
た良品の電子部品装置とすることが出来るという利益が
ある。
〔発明が解決しようとする問題点〕
しかしながら、斯る従来の電子部品装置の製法において
は、半導体集積回路チップ＋１１の基板（３）に対する
実装工程と封止樹脂で封止する封止工程とが独立した別
工程として行われているので、２回の加熱、冷却工程を
要している。そこでこれを１回の加熱、冷却工程で行え
れば便利であり、電子部品装置を安価とすることもでき
る。
本発明は、斯る点に鑑み、半導体集積回路チップ（１１
の基板（３）に対する実装工程と封止工程とを一工程で
行い、１回の７７０熱、冷却を行えば足りる様にし、製
造価格を安価としうる電子部品装置の製法を提供するこ
とを目的とする。
〔問題点を解決するための手段〕
本発明の電子部品装置の製法は、第１図〜第３図にその
工程を示す如く、絶縁性接着剤（５）中に導電性粒子（
６）を分散させた連Ｐｊノー）ｔ８１を用いて所要の導
電パター／（４）を有する基板（３）Ｋ電子部品（１１
を接続固定するに当たり、この電子部品＋１＋上に半硬
化状態の封止樹脂層（９）を形成しておいて、ホットプ
レスによシミ子部品（１１を基板（３）上の導電パター
ン（４）に接続すると共に封止樹脂層（９）の樹脂によ
り電子部品（１）を封止するものである。
〔作用〕
斯る本発明に依れば、電子部品＋１１の基板（３）に対
する実装工程と封１ヒエ程とが一工程で行われ、１回の
加熱、冷却を行えば足りるので１．製造工程が簡略化さ
れ電子部品装置の製造両名を安価とすることができる。
〔実施例〕
以下、第１図〜第３図を参照して本発明の電子部品装置
の喪法の一実施例につき説明しよう。この第１図〜第３
図において狙４図〜第８図に対応する部分には同一符号
を付し、その詳細説明は省略する。
先ず従来例と同様に厚さ１８μｍに被着された鋼箔が選
択的にエツチングされ・ぐターン化されて半導体４ｓ、
積回路チップ（１１の複数のゲンｆイング・９ツドｆ２
＋　、　（２＋・・・Ｋ対応して電気的に接続される複
数の導電〕９ターン＋４１　、　（４１・・・が形成さ
れているポリイミド基板（３）を用意する。
次に第１図、第７図に示す如く半田金属粒子（６）を分
散させた絶縁性接着剤（５）からなる連結シート（８）
をポリイミド基板（３）の導電・臂ターン（４）の少な
くとも半導体集積回路チップ（１）のゲンディングパッ
ト責２）と接触すべき部分に差し鐘って載せる。この場
合、連結シート（８１ｔ−例えば以下の如く作成する。
まず次の組成の絶縁性接着剤（５）を用意する。
そして、この組成の絶縁性接着剤Ｋ、これの固形分１０
０容量部に対し、１０容量部の低融点半田金属粒子（６
）を分散させる。この金属粒子は、Ｐｂ　−Ｓｎ合金Ｋ
ＳｂとＢ１を添加してその融点が１４０Ｃとされた平均
粒径２０μｍの半田金属粒子を用いる。このように絶縁
性接着剤（５）Ｋ低融点半田金属粒子（６）が分散され
た接着剤塗料を乾燥後の厚さが２０μｍとなるように剥
離ノート上にコーター、によって塗布して連結シート（
８）を得ることができる。
次に第１図に示す如く、半硬化状態の封止樹脂層（９）
を上面に形成した半導体集積回路チップ（１１を各？ン
ディング・にラド（２）が対応する導電パターン（４）
上に互いに接続すべき部分が連結シート（８）を介して
重なシ合うように載せる。この場合、封止樹脂としては
例えば次の組成のものを使用することができる。
一品製、クリスタライトＶＸ−Ｓ）　　　　・・・・・
・１００重量部次にポリイミド基板（３）とこのポリイ
ミド基板（３）上に連結シート（８）を介して配した半
導体集積回路チップ（１）とを３２０Ｃ下で３０秒間加
圧する。この場合、封止樹脂（７）が流れ出さない様に
枠のあるプレス熱板顛を用いて加熱加圧する。ここに３
２Ｏｒ　。
３０秒間の加熱により封止樹脂（７）は完全に硬化する
と共に加熱加圧によって、流動性に富んだ状態とされた
絶縁性接着剤（５）が、導′亀ノソターン（４）とデン
ディングＡツド（２）との間から外側に押し出され、両
者が半田金属によって良好に融着され、その接続部外に
押し出された絶縁性接着剤（５）が導電性を有する半田
金属粒子（６）を良好に包み込み、且つ隣り合う接続部
間にこの接着剤（５）が多量に存在することによってポ
リイミド基板（３）と半導体集積回路チップ（りとが強
固に固着される。
次に１００ｔ：’以下まで冷却した後、プレス熱板ＯＩ
を上げ、第３図に示す如き電子部品装置を得る如くする
。
斯る本実施例に依れば、半導体集積回路チップ（１）の
ボンディングパッド（２）とポリイミド基板（３）の導
電・にターン（４）とを電気的に接続すると共に他の部
分を機械的に接続してなる半導体集積回路チップ（１）
のポリイミド°基板（３）に対する実装工程とボンディ
ングパッド（２）と導電ツクターン（４）との接合部及
び半導体集積回路チップ（１）を湿気から遮断する封止
工程とを一工程で行うことができ、１回の加熱、冷却を
行えば足りる。
従って、本実施例に依れば、電子部品装置の製造工程を
簡略化し、電子部品装置の製造価格を安価とすることが
できるという利益がある。
尚、上述実施例においては半導体集積回路テップ（１）
をポリイミド基板（３）に接着固定する場合について述
べたが、他の電子部品をポリイミド基板（３）に接着固
定する場合についても同様の作用効果を得ることができ
る。
またポリイミド基板（３）以外の基板を用いる場合につ
いても同様の作用効果を得ることができる。
更に本発明は、上述実施例に限らず１本発明の要旨を逸
脱することなくその他種々の構成が取シ得ることは勿論
である。
〔発明の効果〕
本発明に依れば、電子部品の基板に対する実装工程と封
止工程とが一工程で行われ、１回の加熱、冷却を行えば
足りるので、製造工程が簡略化され、電子部品装置の製
造価格を安価とすることができるという利益がある。
【図面の簡単な説明】
第１図、第２図及び第３図は本発明電子部品装置の製造
方法の一実施例の説明に供する線図、第４図は電子部品
装置の一例を示す断面図、第５図、第６図、第７図及び
第８図は夫々第４図の電子部品装置の説明に供する線図
である。 （１）は半導体集積回路チップ、（２）はがンディング
パッド％（３）はポリイミド基板、（４）は４ｖＬノに
ターン、（５）は絶縁性接着剤、（６）は半田金属粒子
、（７）はエポキシ樹脂、（８）は連結シートである。 不発日月のｔ屯明（：イ共亨３糸東口 第１図 ＋−ｉ日月のｔｌｉ！、　ＢＥ　＋＝イ共Ｔシ糸東口第
２図 ＋肩さａ月め盲愛４日月に４共、Ｔ８８回第３図 第４図 冨４田停Ｊの言屹帆にＡ＃￥３Ｍ図 第５図 第４面例の欽、明にイ共するＭＬ図 第６図

Claims (1)

    【特許請求の範囲】
  1. 絶縁性接着剤中に導電性粒子を分散させた連結シートを
    用いて所要の導電パターンを有する基板に電子部品を接
    続固定するに当たり、上記電子部品上に半硬化状態の封
    止樹脂層をあらかじめ形成しておいて、ホットプレスに
    より上記電子部品を基板上の導電パターンに接続すると
    共に上記封止樹脂層の樹脂により電子部品を封止するこ
    とを特徴とする電子部品装置の製法。
JP18535685A 1985-08-23 1985-08-23 電子部品装置の製法 Pending JPS6245138A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18535685A JPS6245138A (ja) 1985-08-23 1985-08-23 電子部品装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18535685A JPS6245138A (ja) 1985-08-23 1985-08-23 電子部品装置の製法

Publications (1)

Publication Number Publication Date
JPS6245138A true JPS6245138A (ja) 1987-02-27

Family

ID=16169353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18535685A Pending JPS6245138A (ja) 1985-08-23 1985-08-23 電子部品装置の製法

Country Status (1)

Country Link
JP (1) JPS6245138A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404408A (en) * 1991-06-28 1995-04-04 Siemens Aktiengesellschaft Miniature hearing aid to be worn on the head, and a method for the manufacture thereof
US5414928A (en) * 1991-12-11 1995-05-16 International Business Machines Corporation Method of making an electronic package assembly with protective encapsulant material
EP0684648A3 (ja) * 1994-05-24 1995-12-27 Sharp Kk
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
JP2002083832A (ja) * 2000-09-08 2002-03-22 Toppan Forms Co Ltd Ｉｃチップの固定方法
JP2009259997A (ja) * 2008-04-16 2009-11-05 Panasonic Corp 電子部品モジュールの製造方法
JP2009267344A (ja) * 2008-04-04 2009-11-12 Sony Chemical & Information Device Corp 半導体装置の製造方法
JP2011049298A (ja) * 2009-08-26 2011-03-10 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404408A (en) * 1991-06-28 1995-04-04 Siemens Aktiengesellschaft Miniature hearing aid to be worn on the head, and a method for the manufacture thereof
US5414928A (en) * 1991-12-11 1995-05-16 International Business Machines Corporation Method of making an electronic package assembly with protective encapsulant material
EP0684648A3 (ja) * 1994-05-24 1995-12-27 Sharp Kk
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
JP2002083832A (ja) * 2000-09-08 2002-03-22 Toppan Forms Co Ltd Ｉｃチップの固定方法
JP2009267344A (ja) * 2008-04-04 2009-11-12 Sony Chemical & Information Device Corp 半導体装置の製造方法
JP2009259997A (ja) * 2008-04-16 2009-11-05 Panasonic Corp 電子部品モジュールの製造方法
JP4596034B2 (ja) * 2008-04-16 2010-12-08 パナソニック株式会社 電子部品モジュールの製造方法
JP2011049298A (ja) * 2009-08-26 2011-03-10 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2751912B2 (ja) 半導体装置およびその製造方法
JP3420917B2 (ja) 半導体装置
DE102010000407A1 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band
US6759597B1 (en) Wire bonding to dual metal covered pad surfaces
JPWO2017187998A1 (ja) 半導体装置
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
JPS6245138A (ja) 電子部品装置の製法
JPH0432541B2 (ja)
JPH05136317A (ja) 半導体装置およびその製造方法
JPH08213425A (ja) 半導体装置およびその製造方法
JPS5821350A (ja) 半導体集積回路の実装構造
JPH0817870A (ja) 半導体装置
JPH05243287A (ja) 混成集積回路装置およびその製造方法
KR100833937B1 (ko) 이방성 도전 접착제
JP3702929B2 (ja) ワイヤボンディング方法
JPS63284831A (ja) 混成集積回路の製造方法
JPS61174643A (ja) 配線基板の接続方法
JPH05136201A (ja) 半導体装置用電極と実装体
JPS61161729A (ja) 集積回路装置
JPS5927537A (ja) 半導体装置
JPH10326849A (ja) Ｂｇａ型半導体装置の製造方法
JPH0730239A (ja) プリント回路基板
JPH05267359A (ja) 半導体取付装置
JPS624331A (ja) ワイヤボンデイング方法
JPH11232929A (ja) 異方性導電樹脂およびこの異方性導電樹脂を有する半導体装置