JPH05267359A - 半導体取付装置 - Google Patents
半導体取付装置Info
- Publication number
- JPH05267359A JPH05267359A JP4061637A JP6163792A JPH05267359A JP H05267359 A JPH05267359 A JP H05267359A JP 4061637 A JP4061637 A JP 4061637A JP 6163792 A JP6163792 A JP 6163792A JP H05267359 A JPH05267359 A JP H05267359A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- chip
- die
- bumps
- circuit conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8314—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 ベアチップＩＣを銅厚膜にダイマウントする
にあたり、低インピーダンスでかつ、所望の接着強度を
得る。 【構成】 ベアチップＩＣ１６を銅厚膜回路基板１１上
のダイボンディングパッド１４にマウントするとき、予
め複数個形成したボールバンプ１３ａ，１３ｂ…を介し
て接合するようにした。
にあたり、低インピーダンスでかつ、所望の接着強度を
得る。 【構成】 ベアチップＩＣ１６を銅厚膜回路基板１１上
のダイボンディングパッド１４にマウントするとき、予
め複数個形成したボールバンプ１３ａ，１３ｂ…を介し
て接合するようにした。
Description
【０００１】
【産業上の利用分野】この発明は、たとえばのベアチッ
プの半導体回路素子（ＩＣ）を絶縁基板上の回路導体に
実装してなる半導体取付装置に関する。
プの半導体回路素子（ＩＣ）を絶縁基板上の回路導体に
実装してなる半導体取付装置に関する。
【０００２】
【従来の技術】電子機器の小型化にともなって、電子回
路モジュールのハイブリッドＩＣ化が盛んに行われてい
る。厚膜回路を中心とするハイブリッドＩＣは、銅厚膜
を用いることで、低コスト、高信頼性を得るメリットが
ある。特に、ベアチップＩＣを銅厚膜に直接実装するベ
アチップ実装は、その開発が盛んに行われ技術的に進む
とともに、さらに発展する状態にある。図３，図４を用
いて従来のベアチップ実装について説明する。
路モジュールのハイブリッドＩＣ化が盛んに行われてい
る。厚膜回路を中心とするハイブリッドＩＣは、銅厚膜
を用いることで、低コスト、高信頼性を得るメリットが
ある。特に、ベアチップＩＣを銅厚膜に直接実装するベ
アチップ実装は、その開発が盛んに行われ技術的に進む
とともに、さらに発展する状態にある。図３，図４を用
いて従来のベアチップ実装について説明する。
【０００３】まず図３（ａ）において、アルミナの絶縁
基板１の上に６００〜９００℃で焼成された金や銅の厚
膜の回路導体２を形成する。つぎに、図３（ｂ）におい
て（ｃ）に示すベアチップＩＣ３を絶縁基板１にダイボ
ンディングするため、ベアチップＩＣ３のアルミ電極３
ａの施された面の裏面３ｂを接続する、回路導体２の一
部に形成されたダイボンディングパッド４上に、銀ペー
スト、金・スズ共晶ペレット、半田などの接合材料５を
ボンディング、マウント、印刷などで形成する。
基板１の上に６００〜９００℃で焼成された金や銅の厚
膜の回路導体２を形成する。つぎに、図３（ｂ）におい
て（ｃ）に示すベアチップＩＣ３を絶縁基板１にダイボ
ンディングするため、ベアチップＩＣ３のアルミ電極３
ａの施された面の裏面３ｂを接続する、回路導体２の一
部に形成されたダイボンディングパッド４上に、銀ペー
スト、金・スズ共晶ペレット、半田などの接合材料５を
ボンディング、マウント、印刷などで形成する。
【０００４】図３（ｃ）において、ベアチップＩＣ３を
接合材料５によりマウントし、加熱硬化、熱圧着などの
条件で接合材料５を介してベアチップＩＣ３を接着す
る。そして図３（ｄ）に示すように、ベアチップＩＣ３
のアルミ電極パッド３ａと回路導体２を金ワイヤ６など
を用いてボンディング接続を行う。その後、必要に応じ
てボンディング済みのベアチップＩＣ３を樹脂封止した
り、金属キャップによる気密封止を施す。
接合材料５によりマウントし、加熱硬化、熱圧着などの
条件で接合材料５を介してベアチップＩＣ３を接着す
る。そして図３（ｄ）に示すように、ベアチップＩＣ３
のアルミ電極パッド３ａと回路導体２を金ワイヤ６など
を用いてボンディング接続を行う。その後、必要に応じ
てボンディング済みのベアチップＩＣ３を樹脂封止した
り、金属キャップによる気密封止を施す。
【０００５】特に、トランジスタ、ＦＥＴトランジス
タ、高周波用ＩＣなどチップ裏面を金メタライズし、そ
れを１つの電極としたベアチップＩＣ３を接合する接合
材料５は、その接合部が低インピーダンスであることが
必要である。また、回路導体２に直接ワイヤボンディン
グする場合は、ボンディングパッドととなる部分の回路
導体２の汚染を極力防止する必要から、銀ペーストの有
機ガスや半田のフラックスなどは回避すべきである。
タ、高周波用ＩＣなどチップ裏面を金メタライズし、そ
れを１つの電極としたベアチップＩＣ３を接合する接合
材料５は、その接合部が低インピーダンスであることが
必要である。また、回路導体２に直接ワイヤボンディン
グする場合は、ボンディングパッドととなる部分の回路
導体２の汚染を極力防止する必要から、銀ペーストの有
機ガスや半田のフラックスなどは回避すべきである。
【０００６】従って、たとえば金：スズ＝８０：２０wt
％の共晶ペレットなどが従来より使用され、金厚膜を用
いたダイボンディング接続として一般的であった。しか
しながら、低コスト、信頼性向上のため、銅厚膜の回路
導体２にこの金／スズペレットを用いると大きな問題が
発生した。すなわち図４（ａ）に示すように、ダイボン
ディング時に３００℃程度で加熱された絶縁基板１にペ
レットをマウントすると、銅厚膜の濡れ性が悪く、ボー
ル５状になってしまう。これはペレットに活性化用フラ
ックスが含まれていないためである。
％の共晶ペレットなどが従来より使用され、金厚膜を用
いたダイボンディング接続として一般的であった。しか
しながら、低コスト、信頼性向上のため、銅厚膜の回路
導体２にこの金／スズペレットを用いると大きな問題が
発生した。すなわち図４（ａ）に示すように、ダイボン
ディング時に３００℃程度で加熱された絶縁基板１にペ
レットをマウントすると、銅厚膜の濡れ性が悪く、ボー
ル５状になってしまう。これはペレットに活性化用フラ
ックスが含まれていないためである。
【０００７】この状態でベアチップＩＣ３をマウントし
ても図４（ｂ）のように、ベアチップＩＣ３の裏面３ｂ
が均一に銅厚膜に接合できず、ベアチップＩＣ３とダイ
ボンディングパッド４とのインピーダンスが低い値にな
らないばかりか、所望の接着強度を得ることができなか
った。
ても図４（ｂ）のように、ベアチップＩＣ３の裏面３ｂ
が均一に銅厚膜に接合できず、ベアチップＩＣ３とダイ
ボンディングパッド４とのインピーダンスが低い値にな
らないばかりか、所望の接着強度を得ることができなか
った。
【０００８】
【発明が解決しようとする課題】上記した従来の半導体
取付装置は、銅厚膜に対し、ベアチップＩＣの裏面が均
一に接合できないため、所望の低インピーダンスや接着
強度を得ることができなかった。
取付装置は、銅厚膜に対し、ベアチップＩＣの裏面が均
一に接合できないため、所望の低インピーダンスや接着
強度を得ることができなかった。
【０００９】この発明は、銅厚膜に対するダイボンディ
ング性に優れた半導体取付装置を提供する。
ング性に優れた半導体取付装置を提供する。
【００１０】
【課題を解決するための手段】この発明の半導体取付装
置は、ベアチップＩＣを銅厚膜回路基板上のダイボンデ
ィングパッドにマウントするとき、予め複数個形成した
ボールバンプを介して接合するようにした。
置は、ベアチップＩＣを銅厚膜回路基板上のダイボンデ
ィングパッドにマウントするとき、予め複数個形成した
ボールバンプを介して接合するようにした。
【００１１】
【作用】上記した手段により、ダイボンディングパッド
となる銅厚膜に複数のボールバンプに対し、ベアチップ
ＩＣのダイマウントの熱圧着プロセスでベアチップＩＣ
の裏面と接合することで、低インピーダンスでかつ、所
望の接着強度を得ることができる。
となる銅厚膜に複数のボールバンプに対し、ベアチップ
ＩＣのダイマウントの熱圧着プロセスでベアチップＩＣ
の裏面と接合することで、低インピーダンスでかつ、所
望の接着強度を得ることができる。
【００１２】
【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図１はこの発明の１実施例を示す
ものである。まず、図１（ａ）において、アルミナ９６
％の絶縁基板１０上に、６００℃焼成用の銅ペーストを
用いて、銅厚膜を印刷し、ピーク温度６００℃でＮ2 中
で焼成し、銅厚膜の回路導体１１を形成する。
して詳細に説明する。図１はこの発明の１実施例を示す
ものである。まず、図１（ａ）において、アルミナ９６
％の絶縁基板１０上に、６００℃焼成用の銅ペーストを
用いて、銅厚膜を印刷し、ピーク温度６００℃でＮ2 中
で焼成し、銅厚膜の回路導体１１を形成する。
【００１３】つぎに、図１（ｂ）に示すように、３０μ
ｍφの金ワイヤ１２を用い、１００μｍφの金ボールバ
ンプ１３ａ，１３ｂ……を、回路導体１１の一部に形成
したダイボンディングパッド１４上に、ほぼ２００μｍ
φピッチで複数個形成する。金ボールバンプ１３ａ，１
３ｂ……は、ボンディングキャピラリ１５の直下で電気
トーチにより金ボールを形成し、ダイボンディングパッ
ド１４に第１ボンティングを行った後に、金ワイヤ１２
を引き千切るボンディングシーケンスを用いる。
ｍφの金ワイヤ１２を用い、１００μｍφの金ボールバ
ンプ１３ａ，１３ｂ……を、回路導体１１の一部に形成
したダイボンディングパッド１４上に、ほぼ２００μｍ
φピッチで複数個形成する。金ボールバンプ１３ａ，１
３ｂ……は、ボンディングキャピラリ１５の直下で電気
トーチにより金ボールを形成し、ダイボンディングパッ
ド１４に第１ボンティングを行った後に、金ワイヤ１２
を引き千切るボンディングシーケンスを用いる。
【００１４】その後、ベアチップＩＣチップ１６を、図
１（ｂ）において形成済みの金ボールバンプ１３ａ，１
３ｂ……にボンディング温度３００℃でマウントし、金
メタライズ済みのベアチップＩＣチップ１６の裏面１６
ｂに金と金の接合を行う。このとき、厚み２５〜３０μ
ｍのボールバンプ１３ａ，１３ｂ…を、押力により潰す
ことにより、チップ裏面のほぼ全面との接合を行うこと
ができる。ボールバンプ１３ａ，１３ｂ……の高さは１
５μｍ程度となる。ダイマウントされたベアチップＩＣ
１６の電極パット１６ａは図１（ｄ）に示すように、金
ワイヤ１８により回路導体１１とボンディングする。
１（ｂ）において形成済みの金ボールバンプ１３ａ，１
３ｂ……にボンディング温度３００℃でマウントし、金
メタライズ済みのベアチップＩＣチップ１６の裏面１６
ｂに金と金の接合を行う。このとき、厚み２５〜３０μ
ｍのボールバンプ１３ａ，１３ｂ…を、押力により潰す
ことにより、チップ裏面のほぼ全面との接合を行うこと
ができる。ボールバンプ１３ａ，１３ｂ……の高さは１
５μｍ程度となる。ダイマウントされたベアチップＩＣ
１６の電極パット１６ａは図１（ｄ）に示すように、金
ワイヤ１８により回路導体１１とボンディングする。
【００１５】図２は、図１の平面図であり、複数個のボ
ールバンプ１３ａ，１３ｂ……は使用するベアチップＩ
Ｃ１６のサイズにより、任意のピッチと個数で変更が可
能である。金ボールバンプ１３ａ，１３ｂ…は金以外に
スズ、半田合金、銅などが可能で基板の導体材料やチッ
プ裏面のメタライズの種類により最適なボールバンプを
選択できる。
ールバンプ１３ａ，１３ｂ……は使用するベアチップＩ
Ｃ１６のサイズにより、任意のピッチと個数で変更が可
能である。金ボールバンプ１３ａ，１３ｂ…は金以外に
スズ、半田合金、銅などが可能で基板の導体材料やチッ
プ裏面のメタライズの種類により最適なボールバンプを
選択できる。
【００１６】また、ボールバンプ１３ａ，１３ｂ…の形
成個数は、ワイヤ径の変更により調整ができ、たとえば
５０μｍφの半田ワイヤを用いて、共晶温度にて溶融接
合する手段を用いると１．０×２．０mmサイズのチップ
に対しては、１０個程度のボールバンプでダイボンディ
ングが可能となる。
成個数は、ワイヤ径の変更により調整ができ、たとえば
５０μｍφの半田ワイヤを用いて、共晶温度にて溶融接
合する手段を用いると１．０×２．０mmサイズのチップ
に対しては、１０個程度のボールバンプでダイボンディ
ングが可能となる。
【００１７】このように、上記した実施例では、既存の
ワイヤボンダを用いたダイマウントが困難なベアチップ
ＩＣの電極に対して、簡便にダイマウント材が提供可能
となり、金属接合による低インピーダンスであるため、
良好なオーミック性を確保し、高い接合強度をもったダ
イマウントを実現することができる。
ワイヤボンダを用いたダイマウントが困難なベアチップ
ＩＣの電極に対して、簡便にダイマウント材が提供可能
となり、金属接合による低インピーダンスであるため、
良好なオーミック性を確保し、高い接合強度をもったダ
イマウントを実現することができる。
【００１８】
【発明の効果】この発明の半導体取付装置によれば、ベ
アチップＩＣをダイマウントするダイマウント部に複数
のバンプを形成しただけの簡単な手段で、低インピーダ
ンスでかつ、所望の接着強度を得ることができる。
アチップＩＣをダイマウントするダイマウント部に複数
のバンプを形成しただけの簡単な手段で、低インピーダ
ンスでかつ、所望の接着強度を得ることができる。
【図１】この発明の１実施例を示す側面図。
【図２】図１の正面図。
【図３】従来の側面図。
【図４】図３の問題点を説明するための側面図。
１０…絶縁基板、１１…回路導体、１４…ダイボンディ
ングパッド、１３ａ，１３ｂ…ボールバンプ、１６…ベ
アチップＩＣ、１８…金ワイヤ。
ングパッド、１３ａ，１３ｂ…ボールバンプ、１６…ベ
アチップＩＣ、１８…金ワイヤ。
Claims (2)
- 【請求項１】 絶縁基板と、 前記絶縁基板上に固着した銅厚膜の回路導体と、 前記絶縁基板上の所定箇所に形成した導電性のダイボン
ディングパッドと、 前記ダイボンディングパッド上に複数個形成したバンプ
と、 前記バンプを介してダイマウントした半導体チップと、 前記半導体チップの電極パッドと前記回路導体をボンデ
ィングする手段とからなることを特徴とする半導体取付
装置。 - 【請求項２】 前記バンプは、少なくとも金、スズ、半
田合金、銅のいずれかで形成してなることを特徴とする
請求項１記載の半導体取付装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061637A JPH05267359A (ja) | 1992-03-18 | 1992-03-18 | 半導体取付装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061637A JPH05267359A (ja) | 1992-03-18 | 1992-03-18 | 半導体取付装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267359A true JPH05267359A (ja) | 1993-10-15 |
Family
ID=13176922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4061637A Withdrawn JPH05267359A (ja) | 1992-03-18 | 1992-03-18 | 半導体取付装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267359A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109059A (ja) * | 2006-10-27 | 2008-05-08 | Shinko Electric Ind Co Ltd | 電子部品の基板への搭載方法及びはんだ面の形成方法 |
| US9368675B2 (en) | 2014-02-28 | 2016-06-14 | Nichia Corporation | Method of manufacturing light-emitting device and wiring substrate for light-emitting element |
-
1992
- 1992-03-18 JP JP4061637A patent/JPH05267359A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109059A (ja) * | 2006-10-27 | 2008-05-08 | Shinko Electric Ind Co Ltd | 電子部品の基板への搭載方法及びはんだ面の形成方法 |
| US9368675B2 (en) | 2014-02-28 | 2016-06-14 | Nichia Corporation | Method of manufacturing light-emitting device and wiring substrate for light-emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840316B2 (ja) | 半導体装置およびその製造方法 | |
| US3672047A (en) | Method for bonding a conductive wire to a metal electrode | |
| JP2738568B2 (ja) | 半導体チップモジュール | |
| JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20100207279A1 (en) | Semiconductor package with ribbon with metal layers | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| US5583747A (en) | Thermoplastic interconnect for electronic device and method for making | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPS5835935A (ja) | 半導体装置及びその製造方法 | |
| KR20000033885A (ko) | 금속 터미널을 구비하는 전력 반도체 모쥴, 전력 반도체 모쥴의금속 터미널 제조방법 및 전력 반도체 모쥴의 제조방법 | |
| JPH05267359A (ja) | 半導体取付装置 | |
| JPS6245138A (ja) | 電子部品装置の製法 | |
| JPH04212277A (ja) | プリント配線板への端子の接続法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |