KR20000033885A - 금속 터미널을 구비하는 전력 반도체 모쥴, 전력 반도체 모쥴의금속 터미널 제조방법 및 전력 반도체 모쥴의 제조방법 - Google Patents

금속 터미널을 구비하는 전력 반도체 모쥴, 전력 반도체 모쥴의금속 터미널 제조방법 및 전력 반도체 모쥴의 제조방법 Download PDF

Info

Publication number
KR20000033885A
KR20000033885A KR1019980050940A KR19980050940A KR20000033885A KR 20000033885 A KR20000033885 A KR 20000033885A KR 1019980050940 A KR1019980050940 A KR 1019980050940A KR 19980050940 A KR19980050940 A KR 19980050940A KR 20000033885 A KR20000033885 A KR 20000033885A
Authority
KR
South Korea
Prior art keywords
plate
conductive metal
metal plate
power semiconductor
semiconductor module
Prior art date
Application number
KR1019980050940A
Other languages
English (en)
Other versions
KR100343150B1 (ko
Inventor
전기영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980050940A priority Critical patent/KR100343150B1/ko
Priority to US09/405,030 priority patent/US6365965B1/en
Publication of KR20000033885A publication Critical patent/KR20000033885A/ko
Application granted granted Critical
Publication of KR100343150B1 publication Critical patent/KR100343150B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 특히 금속 터미널을 구비하는 전력 반도체 모쥴, 전력 반도체의 금속 터미널 제조방법 및 금속 터미널을 구비하는 전력 반도체 모쥴의 제조방법에 관한 것이다. 도전 금속판과, 상기 도전 금속판의 소정영역과 접하며 상기 도전 금속판을 부분적으로 노출시키는 홀을 갖는 접합 플레이트와, 상기 접합 플레이트와 연결되어 이를 외부 단자와 연결하는 연결대을 구비하는 금속 터미널을 구비한다. 접합 플레이트는 도전 금속판과 접하게 되는 면에 상기 홀의 가장자리를 따라 도너츠 모양으로 형성된 버 모양의 돌출부를 더 구비한다.

Description

금속 터미널을 구비하는 전력 반도체 모쥴, 전력 반도체 모쥴의 금속 터미널 제조방법 및 전력 반도체 모쥴의 제조방법
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 특히 도전 금속판과 금속 터미널의 접합을 견고하게 할 수 있는 전력 반도체 모쥴, 전력 반도체 모쥴의 금속 터미널 제조방법 및 전력 반도체 모쥴의 제조방법에 관한 것이다.
일반적으로, 반도체 모쥴(module)은 하나의 반도체 칩이 방열용 금속판인 리드 프레임 다이 패드(lead frame die pad) 위에 실장되어 에폭시 몰딩 합성물(epoxy molding compound) 등의 몰딩 수지로 형성되어 있는 패키지 몸체에 싸여 보호되는 구조로 제조된다. 그러나, 근래 전자기기가 고속도화, 대용량화, 고집적화 됨으로서 다수개의 반도체 칩을 하나의 모쥴에 패키징하는 방법이 연구되고 있다.
이중에서도 특히, 소형, 경량화를 도모하는 전력 반도체 모쥴로의 적용이 많아지고 있으며, 이러한 현상에 따라, 전력 반도체 모쥴에 사용하는 부속품 개량에 관한 연구가 활발이 이루어지고 있다.
금속 터미널(terminal)은 파워 반도체 모쥴 제조시 사용되는 부속품으로써, 반도체칩이 실장되는 도전 금속판과 외부 단자를 전기적으로 연결하여, 외부 단자로 인가되는 전기적 신호를 반도체칩의 전극으로 전달하거나, 반도체칩의 전극으로부터 나오는 전기적 신호를 외부 단자로 전달하는 기능을 한다.
도 1은 파워 반도체 모쥴에 사용되는 종래의 금속 터미널을 도시한 단면도로서, 도면부호 "10"은 도전 금속판이 접합되어 있는 절연 기판을, 12a"는 금속 터미널의 연결대를, 그리고 "12b"는 금속 터미널의 접합 플레이트를 나타낸다.
금속 터미널은 절연 기판(10) 상의 도전 금속판(미도시)의 소정 영역과 접하는 접합 플레이트(12b)와, 이 접합 플레이트(12b)와 외부 단자(미도시)를 전기적으로 연결시켜주는 연결대(12a)로 구성되어 있다. 이때, 상기 접합 플레이트(12b)는 평판형으로 되어 있다.
도 2는 금속 터미널과 도전 금속판을 접합한 후의 접합부의 종래의 형상을 도시한 단면도로서, 도면부호 "14"는 접착재를 나타낸다.
절연 기판(10) 상의 도전 금속판 상에 접착재를 도포한 후, 그 상부에 금속 터미널의 접합 플레이트(12b)를 올려놓고, 이후, 상부에서 하부로 압력을 가하면 상기 접합 플레이트(12b)와 도전 금속판은 접합된다.
이때, 완전한 접합을 위해서는, 접합 후, 상기 접착재가 접합 플레이트(12b)와 도전 금속판 사이에 안전하게 남아있어야 한다. 그러나, 접합 플레이트(12b)가 평판형인 종래의 경우, 접합 플레이트에 압력을 가할 때, 상기 접합 플레이트(12b)와 도전 금속판 사이에 도포되어 있던 접착재가 외부로 밀여나와 도 2에 도시된 바와 같이 접합 플레이트(12b) 외곽을 감싸는 형태로만 존재하게 된다. 따라서, 상기 접합 플레이트(12b)와 절연 기판(10) 사이의 접합 세기가 저하되어 열 및 작은 충격에도 금속 터미널과 절연 기판이 분리되는 현상이 발생한다.
본 발명의 목적은 금속 터미널과 도전 금속판과의 접합을 견고하게 유지할 수 있는 금속 터미널을 구비하는 전력 반도체 모쥴을 제공하는데 있다.
본 발명의 다른 목적은 도전 금속판과의 접합을 견고하게 유지할 수 있는 전력 반도체의 금속 터미널 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 금속 터미널과 도전 금속판의 접합을 견고하게 유지할 수 있는 전력 반도체 모쥴 제조방법을 제공하는데 있다.
도 1은 파워 반도체 모쥴에 사용되는 종래의 금속 터미널을 도시한 단면도이다.
도 2는 금속 터미널과 도전 금속판을 접합한 후의 접합부의 종래의 형상을 도시한 단면도이다.
도 3은 절연 기판 상에 접합되어 있는 도전 금속판 상에 반도체칩을 실장한 것을 보여주는 단면도이다.
도 4는 상기 도 3의 구조물을 평면상으로 본 평면도이다.
도 5는 전력 반도체 모쥴을 개략적으로 도시한 단면도이다.
도 6a는 본 발명에 의한 금속 터미널을 도시한 단면도이고, 도 6b는 상기 금속 터미널 중 접합 플레이트 부분을 도시한 평면도이다.
도 7은 절연 기판과 금속 터미널을 접합한 후의 접합재의 모양을 설명하기 위해 도시한 단면도이다.
상기 목적을 달성하기 위한, 본 발명에 의한 금속 터미널을 구비하는 전력 반도체 모쥴은, 절연 기판과 그 상부에 접합되어 있는 도전 금속판과, 상기 도전 금속판 상에 접합되어 있는 반도체 칩과, 상기 반도체칩의 전극과 도전 금속판을 잇는 금속 와이어과, 상기 도전 금속판 상에 소정영역과 접합되어 있으며, 상기 도전 금속판을 부분적으로 노출시키는 홀을 갖는 접합 플레이트와, 상기 접합 플레이트와 연결되어 이를 외부 단자와 연결하는 연결대을 구비하는 금속 터미널을 구비하는 것을 특징으로 한다. 이때, 상기 접합 플레이트는 도전 금속판과 접하게 되는 면에 상기 홀의 가장자리를 따라 도너츠 모양으로 형성된 버(burr) 형상의 돌출부를 더 구비한다. 상기 금속 터미널은 구리 또는 그 합금으로 되어 있고, 그 표면은 산화로부터 보호할 수 있는 표면처리가 되어 있으며, 상기 홀은 원형 또는 사각형으로 되어 있다.
또한, 상기 금속 터미널과 도전 금속판은 상기 접합 플레이트의 가장자리를 에워싸고, 상기 접합 플레이트와 도전 금속판 사이의 간격을 채우며, 상기 홀 내부를 채우는 형상의 접합재로 접합되어 있다.
상기 절연 기판 하부에 이와 접합되어 있는 방열판과, 상기 방열판 가장자리와 접합되어 있는 모쥴 내부의 여러 요소들을 보호하기 위한 외부 용기를 더 구비하며, 상기 외부 용기 내부의 하층부는 젤(gel)상의 연질수지로 채워져 있고, 상기 외부 용기 내부의 상층부는 경화수지로 채워져 있다.
상기 다른 목적을 달성하기 위한, 본 발명에 의한 전력 반도체 모쥴의 금속 터미널 제조방법은, 도전 금속판과 부분적으로 접합하는 접합 플레이트와, 상기 접합 플레이트와 연결되어 이를 외부 단자와 안결하는 연결대로 된 금속 터미널을 제조하는 단계와, 상기 금속 터미널의 접합 플레이트에 펀칭(punching) 방식으로 홀을 뚫는 단계와, 상기 금속 터미널 표면을 산화방지를 위하여 표면처리하는 단계를 구비하는 것을 특징으로 한다.
상기 펀칭은 도전 금속판과 접하게되는 상기 접합 플레이트 하부에 돌출부가 형성되도록 펀칭기계를 상기 접합 플레이트 상부에서 하부로 힘을 가하여 행한다.
상기 다른 목적을 달성하기 위한, 본 발명에 의한 전력 반도체 모쥴 제조방법은, 그 상부에 도전 금속판이 접합되어 있는 절연 기판을 제조하는 단계와, 상기 도전 금속판 상에 반도체칩을 접합하는 단계와, 상기 반도체칩 상의 전극을 상기 도전 금속판과 잇는 금속 와이어를 본딩하는 단계와, 그 상부에 접착재가 놓인 방열판 상에 절연 기판을 올려놓은 후, 상기 접착재를 융착시켜 상기 절연 기판과 방열판을 접합하는 단계와, 홀더에 의해 지지되는 연결대와, 상기 연결대에 연결되어 있고 상기 도전 금속판과 접합하게될 접합면에 홀이 뚫려있는 접합 플레이트로 된 금속 터미널의 상기 접합 플레이트를 상기 도전 금속판과 접합재로 융착하여 접합시키는 단계와, 상기 방열판 가장자리를 상기 외부용기와 접착재로 접합시키는 단계와, 상기 외부용기의 하층부는 젤상의 연질수지로 채우고, 상기 외부 용기 내부의 상층부는 경화수지로 채우는 단계를 구비하는 것을 특징으로 한다.
상기 방열판과 상기 절연 기판은 구리를 사용하여 서로 접합하고, 상기 금속 터미널은 납땜으로 상기 도전 금속판과 접합하고, 상기 금속 터미널을 도전 금속판에 접합할 때, 접합 지그(attach jig)를 사용한다.
따라서, 본 발명에 의하면, 금속 터미널은 도전 금속판 상에 견고하게 접합할 수 있으므로 전력 반도체 모쥴의 신뢰도를 높일 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명에 의한 반도체의 파워 모쥴에 대해 더욱 상세하게 설명하고자 한다.
도 3은 절연 기판 상에 접합되어 있는 도전 금속판 상에 반도체칩을 실장한 것을 보여주는 단면도로서, 도면부호 "20"은 방열판을, "22"는 접착재를, "24"는 절연 기판을, "26"은 절연기판 상,하면에 접착되어 있는 도전 금속판을, "28"은 접착재를, "30"은 반도체칩을, 그리고 "32"는 금속 와이어를 나타낸다.
그 상,하부에 도전 금속판(26)이 접합되어 있는 절연 기판(24)을 준비한 후, 상기 도전 금속판(26) 상에 부분적으로, 예컨대 납땜 원료괴(solder preform)과 같은 접착재(28)를 도포한다. 이후, 접착재(28) 상에 반도체칩(30)을 올려놓고 상기 접착재를 융착하여 이들을 접합시킨다. 이때, 상기 납땜 원료괴는 조성비에 따라 녹는점은 다르지만 약 300℃에서 녹는 조성비를 주로 사용한다.
이어서, 금속 와이어(metal wire)(32)를 사용하여 상기 반도체칩(30) 상의 전극(미도시)과 도전 금속판(26)을 각각 와이어 본딩한다. 이때, 주로 사용하는 금속 와이어의 크기는 높은 전류정격을 충분히 견딜 수 있도록 직경이 10mil ∼ 20mil되는 알루미늄(Al)을 사용하며, 웨지 본딩(wedge bonding) 방식으로 본딩한다.
계속해서, 와이어 본딩까지 끝난 절연 기판(24)을, 예컨대 납땜 괴(solder perform)과 같은 접착재(22)가 도포된 방열판(heat sink)(20) 상에 올려놓고, 도전 금속판(26) 중 금속 터미널이 접합되는 영역(미도시) 상에, 예컨대 납땜 풀(solder paste)(미도시)를 도포한 후 이 상부에 터미널(미도시) 올려놓은 후, 예컨대 퍼너스(furnace)(미도시)를 통과시켜 납땜을 하게된다. 이때 퍼너스의 온도는 방열판(20)과 절연 기판(24) 사이에 있는 접착제를 충분히 녹일 수 있는 상태까지 올려야 한다. 이후, 냉각존(cooling zone)을 지나면서 용융된 납땜은 융착하게 된다.
상기 도 3에서는 반도체칩(30)을 하나만 도시하였으나, 이는 반도체칩(30)을 절연 기판에 접합하는 과정과 이 절연 기판을 방열판에 접합하는 과정을 대표적으로 보여주기 위한 것으로, 실제로는 하나의 전력 반도체 모쥴 내에 여러개의 서로 분리된 도전 금속판이 존재하며, 각 도전 금속판 상에 반도체칩이 별도로 존재한다 (도 4 참조).
도 4는 상기 도 3의 구조물을 평면상으로 본 평면도로서, 도면부호 "40"은 절연 기판을, "42"는 도전 금속판을, "44"는 제1 반도체칩을, "46"은 제2 반도체칩을, "48"은 금속 와이어를, 그리고 "50"은 금속 터미널이 접합되는 영역을 나타낸다.
금속 터미널(미도시)은 상기 금속 터미널이 접합되는 영역(50)에서 상기 도전 금속판(42)과 접합된 후, 외부 용기(미도시)에 고착되어 있는 외부 단자(미도시)와 연결된다.
도 5는 전력 반도체 모쥴을 개략적으로 도시한 단면도로서, 도면부호 "60"은 방열판을, "62"는 절연 기판을, "64"는 도전 금속판을, "66"은 반도체칩을, "68"은 금속 와이어를, "70a"는 금속 터미널의 연결대를, "70b"는 금속 터미널의 접합 플레이트를, "72"는 외부 용기를, "74"는 외부 단자를, "76"은 게이트 단자를, "78"은 젤상의 연질수지를, 그리고 "80"은 경화수지를 나타낸다.
도전 금속판(64) 상의 금속 터미널이 접합되는 영역에, 예컨대 납땜 풀(solder paste)과 같은 금속 접착재(미도시)를 도포한 후, 상기 도전 금속판(64)과 소정 영역 접합되며 상기 도전 금속판(64)을 부분적으로 노출시키는 홀(미도시)을 갖는 접합 플레이트(70b)와, 상기 접합 플레이트(70b)와 연결되어 이를 외부 단자(74) 또는 게이트 단자(76)와 연결하는 연결대(70a)을 구비하는 금속 터미널을 상기 금속 접착재 상에 올려놓은 후, 상기 금속 접착재를 융착하여 이들을 접합시키는 도 3의 공정까지 행한후, 방열판(60)의 가장자리 상에 외부 용기(72)를 접착재 등으로 접합시키고, 상기 외부 용기(72) 내부의 하층에는 절연재인 젤상의 연질수지(78)로 밀봉하고, 그 상층에는 경화수지(80)를 채움으로써 전력 반도체 모쥴 제품을 완성한다.
상술한 어셈블리 공정에서, 절연 기판(62)에 금속 터미널을 접합시킬 때, 퍼너스(furnace)에서 절연 기판과 터미널이 통과될 때 퍼너스 벨트(belt) 유동에 의해 발생되는 미스얼라인먼트(misalignment)를 방지하고 금속 터미널 평탄도를 유지하기 위해 접합 지그(attach jig)를 사용한다.
접합 지그는 절연 기판 위에 있는 금속 터미널과 금속 터미널과 절연 기판 사이에 있는 접착제를 상부에서 하부로 가압하여 접착시킨 후 위치를 고정 체결하는 구조로되어 있다.
계속해서, 절연 기판 상의 도전 금속판과의 접착력을 좋게하기 위해 개발된 본 발명의 일 실시예에 의한 금속 터미널에 대해 상세하게 설명한다.
도 6a는 본 발명에 의한 금속 터미널을 도시한 단면도이고, 도 6b는 상기 금속 터미널 중 접합 플레이트 부분을 도시한 평면도이다.
본 발명의 일 실시예에 의한 금속 터미널은, 도전 금속판의 소정영역과 접하며 상기 도전 금속판을 부분적으로 노출시키는 홀(84)을 갖는 접합 플레이트(82b)와, 상기 접합 플레이트(82b)와 연결되어 이를 외부 단자와 연결하는 연결대(82a)로 되어 있다. 이때, 상기 접합 플레이트(82b)의 하부에는 그 상부에 도전 금속판(미도시)이 접합되어 있는 절연 기판(80) (이하, 절연 기판(80)으로 칭함)과의 접착력을 좋게하기 위해, 상기 홀(84)의 가장자리를 따라 도너츠 모양으로 돌출부(86)가 형성되어 있다. 상기 돌출부(86)는 버(burr) 형상이다.
상기 금속 터미널은 구리(Cu) 또는 그 합금(alloy)로 되어 있고, 그 표면은 산화로부터 보호될 수 있도록 표면처리가 되어 있다. 또한, 상기 홀(84)은 원형, 사각형 등의 여러 가지 기하학적 형태로 형성할 수 있다.
이하, 상기 금속 터미널을 제조하는 방법을 설명한다.
먼저, 도전 금속판과 부분적으로 접합하는 접합 플레이트(82b)와, 상기 접합 플레이트(82b) 되어 이를 외부 단자와 연하는 연결대(82a)로 된 금속 터미널을 제조한다. 이후, 상기 금속 터미널의 접합 플레이트(82b)에 홀(84)을 뚫는다. 이때, 상기 홀은 접합 플레이트(82b)를 펀칭(punching)하여 형성하는 것으로, 이러한 펀칭 공정은 도전 금속판과 접하게되는 상기 접합 플레이트(82b) 하부에 버 모양의 돌출부(86)가 형성되도록 펀칭기계를 상기 접합 플레이트(82b) 상부에서 하부로 힘을 가하여 행한다. 이후, 상기 금속 터미널 표면을 산화방지를 위하여 표면처리한다.
도 7은 절연 기판과 금속 터미널을 접합한 후의 접합재의 모양을 설명하기 위해 도시한 단면도로서, 접합 플레이트 하부에 돌출부까지 형성되어 있는 상태의 금속 터미널을 접합한 경우이다. 도 7에 있어서, 도면부호 "86"은 접착재를 나타낸다.
접합재(86)는 상기 접합 플레이트(82b)의 가장자리를 에워싸고, 상기 접합 플레이트(82b)와 절연 기판(80) 간격을 채우며, 상기 홀(84) 내부를 채우는 형상으로 되어 있다. 도 2의 접합재(14)의 모양과 도 7의 모양을 비교해보면, 도 2의 경우는, 접합 과정에서 접합재(14)가 접합 플레이트(12b)와 절연 기판(10) 사이에서 밀려나와 상기 접합 플레이트(12b) 가장자리부만 에워싸도록 되어 있다. 따라서, 접합 플레이트(12b)와 절연 기판(10) 사이에서 작용하는 접합력은 기대할 수 없다. 반면, 도 7의 경우는, 접합재(86)는 접합 플레이트(82b)의 가장자리뿐만아니라 접합 플레이트(82b)와 절연 기판(80) 사이의 간격 및 접합 플레이트(82b) 내부의 홀에까지 형성되어 있으므로 접합 플레이트(82b)와 절연 기판(80) 사이에서 작용하는 접합력은 도 2의 경우보다 더 크다.
접합 플레이트(82b) 하부에 돌출부를 형성하지 않은 경우, 접합 플레이트(82b)와 절연 기판(80) 사이에는 도 2의 경우와 같이 접착재가 남게되지 않는다 하더라도, 홀 부분에는 접착재가 남게되므로, 이 또한, 도 2의 경우보다 더 큰 접합력을 갖는다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
본 발명에 의한 금속 터미널을 구비하는 반도체의 파워 모쥴 및 그 제조방법에 의하면, 도전 금속판과 외부 단자를 연결하는 금속 터미널의 접합 플레이트에 홀을 뚫고 그 주변에 돌출부를 형성함으로써 도전 금속판과 금속 터미널 사이의 접착력을 향상시킬 수 있다.

Claims (21)

  1. 도전 금속판;
    상기 도전 금속판의 소정영역과 접하며 상기 도전 금속판을 부분적으로 노출시키는 홀을 갖는 접합 플레이트와, 상기 접합 플레이트와 연결되어 이를 외부 단자와 연결하는 연결대을 구비하는 금속 터미널을 구비하는 것을 특징으로 하는 전력 반도체 모쥴.
  2. 제1항에 있어서,
    상기 접합 플레이트는 도전 금속판과 접하게 되는 면에 상기 홀의 가장자리를 따라 도너츠 모양으로 형성된 돌출부를 더 구비하는 것을 특징으로 하는 전력 반도체 모쥴.
  3. 제2항에 있어서,
    상기 돌출부는 버(burr) 형상인 것을 특징으로 하는 전력 반도체 모쥴.
  4. 제1항에 있어서,
    상기 금속 터미널은 구리 및 그 합금 중 어느 하나로 되어 있는 것을 특징으로 하는 전력 반도체 모쥴
  5. 제1항에 있어서,
    상기 금속 터미널의 표면은 산화로부터 보호할 수 있는 표면처리가 되어 있는 것을 특징으로 하는 전력 반도체 모쥴.
  6. 제1항에 있어서,
    상기 홀은 원형, 사각형 또는 기타 형태 중 어느 하나로 되어 있는 것을 특징으로 하는 전력 반도체 모쥴.
  7. 제1항에 있어서,
    상기 금속 터미널과 도전 금속판은 상기 접합 플레이트의 가장자리를 에워싸고 상기 홀 내부를 채우는 형상의 접착재로 접합되어 있는 것을 특징으로 하는 전력 반도체 모쥴.
  8. 제2항에 있어서,
    상기 금속 터미널과 도전 금속판은 상기 접합 플레이트의 가장자리를 에워싸고, 상기 접합 플레이트와 도전 금속판 사이의 간격을 채우며, 상기 홀 내부를 채우는 형상의 접합재로 접합되어 있는 것을 특징으로 하는 전력 반도체 모쥴.
  9. 절연 기판과 그 상부에 접합되어 있는 도전 금속판;
    상기 도전 금속판 상에 접합되어 있는 반도체 칩;
    상기 반도체칩의 전극과 도전 금속판을 잇는 금속 와이어; 및
    상기 도전 금속판 상에 소정영역과 접합되어 있으며, 상기 도전 금속판을 부분적으로 노출시키는 홀을 갖는 접합 플레이트와, 상기 접합 플레이트와 연결되어 이를 외부 단자와 연결하는 연결대을 구비하는 금속 터미널을 구비하는 것을 특징으로 하는 전력 반도체 모쥴
  10. 제9항에 있어서,
    상기 접합 플레이트는 도전 금속판과 접하게 되는 면에 상기 홀의 가장자리를 따라 도너츠 모양으로 형성된 돌출부를 더 구비하는 것을 특징으로 하는 전력 반도체 모쥴.
  11. 제10항에 있어서,
    상기 돌출부는 버(burr) 형상인 것을 특징으로 하는 전력 반도체 모쥴.
  12. 제9항에 있어서,
    상기 절연 기판 하부에 이와 접합되어 있는 방열판과, 상기 방열판 가장자리와 접합되어 있는 모쥴 내부의 여러 요소들을 보호하기 위한 외부 용기를 더 구비하는 것을 특징으로 하는 전력 반도체 모쥴.
  13. 제12항에 있어서,
    상기 외부 용기 내부의 하층부는 젤(gel)상의 연질수지로 채워져 있고, 상기 외부 용기 내부의 상층부는 경화수지로 채워져 있는 것을 특징으로 하는 전력 반도체 모쥴.
  14. (a) 도전 금속판과 부분적으로 접합하는 접합 플레이트와, 상기 접합 플레이트와 연결되어 이를 외부 단자와 연결하는 연결대로 된 금속 터미널을 제조하는 단계; 및
    (b) 상기 금속 터미널의 접합 플레이트에 홀을 뚫는 단계를 구비하는 것을 특징으로 하는 반도체 전력 모쥴의 금속 터미널 제조방법.
  15. 제14항에 있어서,
    상기 홀은 상기 접합 플레이트를 펀칭(punching)하여 형성하는 것을 특징으로 하는 반도체 전력 모쥴의 금속 터미널 제조방법.
  16. 제14항에 있어서,
    상기 홀을 뚫은 후, 상기 금속 터미널 표면을 산화방지를 위하여 표면처리하는 단계를 더 구비하는 것을 특징으로 하는 반도체 전력 모쥴의 금속 터미널 제조방법.
  17. 제14항에 있어서,
    상기 펀칭은 도전 금속판과 접하게되는 상기 접합 플레이트 하부에 돌출부가 형성되도록 펀칭기계를 상기 접합 플레이트 상부에서 하부로 힘을 가하여 행하는 것을 특징으로 하는 반도체 전력 모쥴의 금속 터미널 제조방법.
  18. 제14항에 있어서,
    상기 금속 터미널은 구리 및 그 합금 중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 전력 모쥴의 금속 터미널 제조방법.
  19. (a) 그 상부에 도전 금속판이 접합되어 있는 절연 기판을 제조하는 단계;
    (b) 상기 도전 금속판 상에 반도체칩을 접합하는 단계;
    (c) 상기 반도체칩 상의 전극을 상기 도전 금속판과 잇는 금속 와이어를 본딩하는 단계;
    (d) 상기 (c) 단계까지 행한 절연 기판을 그 상부에 접착재가 놓인 방열판 상에 올려놓은 후, 상기 접착재를 융착시켜 상기 절연 기판과 방열판을 접합하는 단계;
    (e) 홀더에 의해 지지되는 연결대와, 상기 연결대에 연결되어 있고 상기 도전 금속판과 접합하게될 접합면에 홀이 뚫려있는 접합 플레이트로 된 금속 터미널의 상기 접합 플레이트를 상기 도전 금속판과 접합재로 융착하여 접합시키는 단계;
    (f) 상기 방열판 가장자리를 상기 외부용기와 접착재로 접합시키는 단계; 및
    (g) 상기 외부용기의 하층부는 젤상의 연질수지로 채우고, 상기 외부 용기 내부의 상층부는 경화수지로 채우는 단계를 구비하는 것을 특징으로 하는 전력 반도체 모쥴 제조방법.
  20. 제19항에 있어서,
    상기 방열판과 상기 절연 기판은 구리를 사용하여 서로 접합하고, 상기 금속 터미널은 납땜으로 상기 도전 금속판과 접합하는 것을 특징으로 하는 전력 반도체 모쥴 제조방법.
  21. 제19항에 있어서,
    상기 금속 터미널을 도전 금속판에 접합할 때, 접합 지그(attach jig)를 사용하는 것을 특징으로 하는 전력 반도체 모쥴 제조방법.
KR1019980050940A 1998-11-26 1998-11-26 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법 KR100343150B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980050940A KR100343150B1 (ko) 1998-11-26 1998-11-26 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
US09/405,030 US6365965B1 (en) 1998-11-26 1999-09-24 Power semiconductor module with terminals having holes for better adhesion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980050940A KR100343150B1 (ko) 1998-11-26 1998-11-26 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법

Publications (2)

Publication Number Publication Date
KR20000033885A true KR20000033885A (ko) 2000-06-15
KR100343150B1 KR100343150B1 (ko) 2002-10-25

Family

ID=19559831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050940A KR100343150B1 (ko) 1998-11-26 1998-11-26 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법

Country Status (2)

Country Link
US (1) US6365965B1 (ko)
KR (1) KR100343150B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873417B1 (ko) * 2002-04-16 2008-12-11 페어차일드코리아반도체 주식회사 최적화된 ｄｂｃ 패턴 및 단자 구조를 갖는 전력용 반도체모듈
KR100873418B1 (ko) * 2002-05-25 2008-12-11 페어차일드코리아반도체 주식회사 핀 구조의 터미널을 갖는 전력용 반도체 모듈

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005016650B4 (de) * 2005-04-12 2009-11-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
CN101582414B (zh) * 2009-04-02 2012-05-30 嘉兴斯达微电子有限公司 功率端子直接键合的功率模块
KR101409709B1 (ko) * 2012-10-31 2014-06-19 삼성전기주식회사 전력반도체모듈
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
WO2016024445A1 (ja) 2014-08-12 2016-02-18 富士電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE30147E (en) * 1974-01-08 1979-11-13 Photon Power, Inc. Method of coating a glass ribbon on a liquid float bath
DE3406528A1 (de) 1984-02-23 1985-08-29 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul
JP2767517B2 (ja) * 1992-06-03 1998-06-18 株式会社三社電機製作所 電力用半導体モジュール
JP2961356B2 (ja) * 1996-02-16 1999-10-12 日本航空電子工業株式会社 半田付端子
KR100213209B1 (ko) * 1996-07-29 1999-08-02 윤종용 반도체장치의 제조방법
US5949088A (en) * 1996-10-25 1999-09-07 Micron Technology, Inc. Intermediate SRAM array product and method of conditioning memory elements thereof
US6037667A (en) * 1998-08-24 2000-03-14 Micron Technology, Inc. Socket assembly for use with solder ball

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873417B1 (ko) * 2002-04-16 2008-12-11 페어차일드코리아반도체 주식회사 최적화된 ｄｂｃ 패턴 및 단자 구조를 갖는 전력용 반도체모듈
KR100873418B1 (ko) * 2002-05-25 2008-12-11 페어차일드코리아반도체 주식회사 핀 구조의 터미널을 갖는 전력용 반도체 모듈

Also Published As

Publication number Publication date
US6365965B1 (en) 2002-04-02
KR100343150B1 (ko) 2002-10-25

Similar Documents

Publication Publication Date Title
US6744126B1 (en) Multichip semiconductor package device
US10879203B2 (en) Stud bump structure for semiconductor package assemblies
US20030011054A1 (en) Power module package having improved heat dissipating capability
US6653217B1 (en) Method of connecting a conductive trace to a semiconductor chip
JP2005191240A (ja) 半導体装置及びその製造方法
KR19990067623A (ko) 반도체장치와 그 제조방법 및 실장기판
JPH08510358A (ja) 集積回路チップと基板との相互接続
US5559316A (en) Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame
US6583040B1 (en) Method of making a pillar in a laminated structure for a semiconductor chip assembly
US6054772A (en) Chip sized package
KR20020095053A (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
US6350632B1 (en) Semiconductor chip assembly with ball bond connection joint
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP2024029106A (ja) ＳｉＣ半導体装置
JP2000082721A (ja) 半導体装置の製造方法
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP3314574B2 (ja) 半導体装置の製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JPH02181956A (ja) 半導体装置
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
JP2986661B2 (ja) 半導体装置の製造方法
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
KR20240155794A (ko) 반도체 패키지 내 기판에 전력 단자를 연결하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 17

EXPY Expiration of term