KR19990067623A - 반도체장치와 그 제조방법 및 실장기판 - Google Patents

반도체장치와 그 제조방법 및 실장기판 Download PDF

Info

Publication number
KR19990067623A
KR19990067623A KR1019980703650A KR19980703650A KR19990067623A KR 19990067623 A KR19990067623 A KR 19990067623A KR 1019980703650 A KR1019980703650 A KR 1019980703650A KR 19980703650 A KR19980703650 A KR 19980703650A KR 19990067623 A KR19990067623 A KR 19990067623A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat sink
semiconductor device
adhesive
modulus
Prior art date
Application number
KR1019980703650A
Other languages
English (en)
Inventor
마사노리 시바모토
마사히로 이치타니
료 하루타
가츠유키 마츠모토
쥰이치 아리타
이치로 안죠
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR19990067623A publication Critical patent/KR19990067623A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

열팽창계수가 반도체칩(1)에 가까운 재료로 구성된 히트싱크(4)의 한쪽면에 반도체칩(1)이 금속접합(2)에 의해 접착되어 있다. 히트싱크(4)는 탄성율이 10㎫ 이하의 실리콘계 접착제(5)에 의해서 프레임체(3)에 접착되어 있다. 또, 프레임체(3)에는 에폭시계 접착제(6)을 거쳐서 TAB테이프(9)가 접착되어 있다. 반도체칩(1)은 외부로부터의 보호를 목적으로 탄성율이 10㎬ 이상의 에폭시계 봉지수지(8)로 봉지되어 있다.

Description

반도체장치와 그 제조방법 및 실장기판
근래의 최첨단논리디바이스는 동작주파수의 고주파수화, 신호의 다비트화에 의해 고속화를 달성하고 있다. 그러나, 반도체칩의 고성능화에 의해 핀수가 증가하면 기존의 패키지 예를 들면 리이드프레임을 갖는 패키지에서는 리이드프레임가공의 한계로 인해 제약을 받아 패키지 사이즈가 커진다. 그렇게 하면 패키지를 실장기판에 실장할 때 패키지와 그의 외부리이드가 실장기판을 점유하는 면적이 증가하고 기능을 고집적화한 이점이 반감된다. 또, 고성능화에 의한 동작주파수의 향상, 고집적화에 의한 게이트수의 증가에 의해 소비전력이 증대한다. 이와 같이, 반도체칩에서 대량의 열이 발생되게 된 점에서 다핀화대응과 함께 저열저항패키지구조의 개발이 필요불가결하게 되었다. 기존의 패키지에서는 반도체칩에서 발생하는 열의 방열대책이 충분히 취해지고 있지 않았다. 이 문제를 해결하는 제1 기술은 일본국특허공개공보 평성5-326625호에 기재되어 있다. 이것은 회로면 전면에 접속단자를 갖는 반도체칩(LSI)를 캐리어기판에 페이스다운(face down)으로 실장하고, 반도체칩과 캐리어기판과의 간극을 봉지수지로 완전히 충전하고 있다. 또, 반도체칩의 이면에 히트스프레더(heat spreader)를 구비하고 있다.
제2 기술은 일본국특허공개공보 평성6-224246호에 기재되어 있다. 이 패키지는 다수의 본딩패드를 구비하는 반도체칩을 넣는 공동이 있는 도전기판 및 도전기판상에 적층된 유연성회로를 포함하고 있다. 이것에는 배선패턴과 회로의 표면패드에 형성된 범프의 영역어레이가 포함된다. 또, 패드의 아래쪽에 유연성회로를 통과하는 다수의 개구, 접지나 기판으로의 배선패턴의 트레이스(trace)가 포함된다. 기판으로의 유연성회로의 적층은 개구를 기판에 넣은 접지패드의 전기접속을 용이하게 하는 도전접착제를 사용하고 있다.
제3 기술은 일본국특허공개공보 평성4-119653호에 기재되어 있다. 이것은 반도체칩이 금속판상에 설치되고, 상기 칩을 포위하도록 절연체가 상기 금속판에 적층된 구성으로서, 실장기판 등의 외부회로와의 전기적 도통을 얻기 위한 배선리이드패턴이 상기 절연체표면에 형성된 것을 특징으로 하고 있다.
제4 기술은 일본국특허공개공보 평성5-82567호에 기재되어 있다. 이것은 중앙부에 구멍을 마련한 세라믹스 등으로 이루어지는 기판, 이 기판에 접속되는 TAB-LSI를 다이본딩해서 봉지한 캡 및 상기 기판과 TAB-LSI 사이에 기판의 구멍을 밀폐하도록 충전된 봉지수지를 구비하는 것에 의해서, TAB-LSI의 다이본딩에 봉지수지를 주입해서 TAB-LSI에 압력을 부가하는 것에 의해 TAB-LSI의 다이본딩이 완전히 실행되고 또한 TAB-LSI의 회로면 전체가 봉지수지에 의해서 커버되도록 한 것이다.
제5 기술은 닛케이일렉트로닉스, 1994년 2월 28일 발행, 제602호에 기재되어 있다. 이것은 방열판 또는 덮개가 반도체칩(LSI칩)과 방열용접착제로 접착되고, TAB테이프에 의해 반도체칩과 땜납단자를 접속하고 있다. 상기 TAB테이프와 반도체칩은 플립칩접속에 의해 실행되고, TAB테이프와 반도체칩 사이는 봉지용수지로 봉지되어 있다. 패키지전체의 지지는 방열판 또는 덮개와 TAB테이프를 고정판에 접착제로 접착하는 것에 의해 실행된다.
그러나, 이들 제1∼제5 기술의 어느 것에서도 방열특성을 우선하면 실장후의 신뢰성이 저하되고, 실장후의 신뢰성을 우선하면 큰 방열특성을 얻을 수 없다는 방열특성과 신뢰성의 상반관계를 타개하는 것에 성공하고 있지 않았다.
즉, 고방열특성은 칩패키지간의 열저항, 패키지-공기간의 열저항에 의존한다. 따라서, 고방열특성을 얻기 위해서는 칩과 패키지간의 접착제 및 그 재료 모두 열전도성이 높은 것을 사용할 필요가 있다. 그러나, 상기 조건을 만족하는 재료를 사용하는 것만으로는 패키지의 신뢰성은 향상되지 않는다. 즉, 상기 제1∼제5의 기술에 기재된 패키지구조에서는 칩동작시나 실장기판으로의 칩의 실장시에 발생하는 열에 의한 열응력으로의 대응이 불충분하다는 것이 본 발명자에 의해 명확하게 되었다.
본 발명의 목적은 고방열특성과 고신뢰성을 양립할 수 있는 다핀화대응의 반도체장치를 제공하는 것이다. 본 발명의 다른 목적은 고방열특성과 고신뢰성을 양립할 수 있는 다핀화대응의 반도체장치의 제조방법을 제공하는 것이다.
본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면에서 명확하게 될 것이다.
본 발명은 반도체장치 및 그 제조방법에 관한 것으로서, 특히 방열성 및 신뢰성이 우수한 LSI패키지를 갖는 반도체장치에 적용해서 유효한 기술에 관한 것이다.
도 1은 본 발명의 제1 실시예인 반도체장치를 도시한 단면도,
도 2는 본 발명의 제1 실시예인 반도체장치를 도시한 평면도,
도 3은 본 발명의 제1 실시예인 반도체장치에 방열용 핀을 탑재한 상태를 도시한 단면도,
도 4는 본 발명의 제1 실시예인 반도체장치를 실장한 실장기판의 평면도,
도 5는 도 4의 b-b′선을 따른 단면도,
도 6은 본 발명의 제1 실시예인 반도체장치의 제조방법을 도시한 공정도,
도 7은 본 발명의 제2 실시예인 반도체장치를 도시한 단면도,
도 8은 본 발명의 제2 실시예인 반도체장치를 도시한 단면도,
도 9는 본 발명의 제2 실시예인 반도체장치에 방열용 핀을 탑재한 상태를 도시한 단면도,
도 10은 본 발명의 제2 실시예인 반도체장치의 제조방법을 도시한 공정도,
도 11은 본 발명의 제2 실시예인 반도체장치를 도시한 단면도,
도 12는 본 발명의 제3 실시예인 반도체장치를 도시한 단면도,
도 13은 본 발명의 제3 실시예인 반도체장치에 방열용 핀을 탑재한 상태를 도시한 단면도,
도 14는 본 발명의 제3 실시예인 반도체장치의 제조방법을 도시한 공정도,
도 15는 본 발명의 제4 실시예인 반도체장치를 도시한 단면도,
도 16은 본 발명의 제5 실시예인 반도체장치를 도시한 단면도,
도 17은 본 발명의 다른 실시예인 반도체장치를 도시한 단면도.
발명의 개시
본 발명의 반도체장치는 반도체칩과 열팽창계수가 가까운 히트싱크의 일면에 반도체칩이 금속접합으로 접착된다. 이 히트싱크는 프레임체와 탄성율이 10㎫ 이하의 실리콘계의 접착제에 의해 접착되어 있다. 또, 상기 프레임체에는 TAB테이프가 에폭시계 등의 유기재계의 접착제를 거쳐서 접착된다. 상기 TAB테이프는 반도체칩의 전극과 전기적으로 접속되어 있다. 상기 반도체칩은 외부로부터의 보호를 목적으로 탄성율이 10㎬ 이상의 에폭시계의 봉지수지로 봉지한다.
발명을 실시하기 위한 최량의 형태
본 발명을 더욱 상세히 설명하기 위해서 첨부 도면에 따라 이것을 설명한다. 또한, 실시예를 설명하기 위한 전체 도면에 있어서, 동일 기능을 갖는 것은 동일 부호를 붙이고 그의 반복설명은 생략한다.
제1 실시예
도 1은 본 실시예의 반도체장치를 도시한 단면도(도 2의 a-a′선을 따른 단면도), 도 2는 이 반도체장치의 평면도이다.
본 실시예의 반도체장치는 BGA(Ball Grid Array)형의 패키지구조를 갖고 있다. 이 패키지는 실리콘기판의 주면에 게이트어레이 등의 논리LSI를 형성한 반도체칩(1), 반도체칩(1)을 둘러싸는 프레임체(stiffener)(3), 반도체칩(1)에서 발생한 열을 외부로 방출하는 히트싱크(4), 반도체칩(1)을 외부환경에서 보호하는 봉지수지(8), 한쪽면에 배선(10)을 형성한 TAB테이프(9) 및 외부인출용 전극인 땜납범프(7)에 의해 구성되어 있다. 패키지를 구성하는 각 부재의 두께는 1예로서 반도체칩(1)이 0.28∼0.55㎜, 프레임체(3)이 0.10∼0.60㎜, 히트싱크(4)가 0.10∼1.00㎜, TAB테이프(9)가 0.05∼0.125㎜이다. 또, 땜납범프(7)의 직경은 0.3∼0.9㎜이다.
반도체칩(1)은 Au-Sn공정합금(eutectic alloy)(2)에 의해서 히트싱크(4)의 한쪽면의 중앙부에 접합되어 있다. 반도체칩(1)의 접합면은 LSI가 형성되어 있지 않은 면이다. 프레임체(3)의 한쪽면은 제1 접착제(5)에 의해서 히트싱크(4)의 한쪽면의 주변부에 접착되어 있다. TAB테이프(9)는 제2 접착제(6)에 의해서 프레임체(3)의 다른쪽면에 접착되어 있다. TAB테이프(9)의 한쪽면에 형성된 배선(10)의 한쪽끝(내부리이드)은 반도체칩(1)의 전극(도시하지 않음)과 전기적으로 접속되어 있다. 배선(10)의 한쪽끝(내부리이드)은 반도체칩(1)과 함께 봉지수지(8)에 의해서 봉지되어 있다. TAB테이프(9)의 다른쪽면에는 배선(10)과 전기적으로 접속된 다수의 땜납범프(7)이 소정의 간격으로 형성되어 있다. TAB테이프(9)의 다른쪽면의 땜납범프(7)이 배치되어 있지 않은 영역은 땜납레지스트(21)에 의해 피복되어 있다.
본 실시예의 패키지는 히트싱크(4)와 반도체칩(1)의 접합에 금속(Au-Sn공정합금(2))을 사용하고 있으므로, 양자의 접합부의 신뢰성을 확보하기 위해서 열팽창계수가 반도체칩(1)에 가까운 재료로 히트싱크(4)를 구성하고 있다. 반도체칩(1)의 열팽창계수(3×10-6/℃)에 가깝고 또한 고열전도성을 갖는 재료로서는 Cu-W합금(열팽창계수 : ∼6×10-6/℃, 탄성율 : 300㎬)이나 Fe계합금, 물라이트(mullite), AℓN, 탄소계의 재료(예를 들면, 다이아몬드)등이 예시된다. 히트싱크(4)와 반도체칩(1)을 접합하는 금속은 상기한 Au-Sn공정합금(2) 이외의 금속, 예를 들면 Au-Si합금이나 고융점땜납 등이어도 좋다.
패키지를 지지하는 프레임체(3)은 이 패키지가 실장되는 실장기판에 가까운 열팽창계수를 갖는 재료로 구성되어 있다. 예를 들면, 실장기판이 유리에폭시계기재(열팽창계수 : 10∼20×10-6/℃, 탄성율 : 5∼30㎬)로 구성되어 있는 경우에는 프레임체(3)도 유리에폭시계기재 또는 그것에 가까운 열팽창계수를 갖는 재료로 구성된다. 프레임체(3)의 재료로서는 유리에폭시계기재 이외에 Cu합금계기재나 유기계기재 등이 예시된다. 또, 프레임체(3)의 형상은 도시한 바와 같은 형상에 한정되는 것이 아니라 반도체칩(1)을 둘러싸는 형상이라면 어떠한 것이라도 좋다. 예를 들면, 여러개의 입방체를 2개 이상 접착하는 것에 의해서 도시한 프레임체(3)과 동일 형상을 실현할 수도 있다.
프레임체(3)과 히트싱크(4)를 접착하는 제1 접착제(5)는 반도체칩(1)을 봉지하는 봉지수지(8)보다 탄성율이 낮은 재료 예를 들면 탄성율이 50㎫ 이하, 보다 바람직하게는 10㎫ 이하의 재료로 구성되어 있다. 가장 바람직한 봉지수지(8)은 탄성율이 0.5∼10㎫의 실리콘계 일래스토머(elastomer)(도레이(주)제, 「TX2206」등)이다. 또한, 실리콘계 일래스토머의 열팽창계수는 300∼×10-6/℃정도이다.
프레임체(3)과 TAB테이프(9)를 접착하는 제2 접착제(6)은 제1 접착제(5)보다 탄성율이 높은 재료 예를 들면 탄성율이 500∼1000㎫정도의 에폭시수지로 구성되어 있다. 반도체칩(1)의 전극과 땜납범프(7)을 전기적으로 접속하는 수단인 TAB테이프(9)는 합성수지기재의 한쪽면에 점착한 동박을 에칭해서 배선(10)을 형성한 유연의 테이프캐리어로 구성되어 있다. 합성수지기재로서는 폴리이미드기재(열팽창계수 : 5∼20×10-6/℃), 탄성율 : 50∼500㎫)나 유리에폭시계기재, 폴리에스테르기재 등이 예시된다.
TAB테이프(9)에 형성된 배선(10)의 한쪽끝과 반도체칩(1)을 봉지하는 봉지수지(8)은 히트싱크(4)와 프레임체(3)을 접착하는 상기 제1 접착제(5)보다 탄성율이 높은 재료, 예를 들면 탄성율이 5∼30㎬, 열팽창계수가 10∼300×10-6/℃의 에폭시계 봉지수지로 구성되어 있다. 가장 좋은 것은 탄성율이 10㎬ 이상의 에폭시계 봉지수지이다. 그 밖에, 탄성율이 5㎬ 이상의 유기계재료, 예를 들면 페놀계 봉지수지나 폴리이미드계 봉지수지 등을 사용할 수도 있다.
TAB테이프(9)의 한쪽면에 형성되는 외부인출용 전극으로서는 땜납범프(7) 이외에도 에리어어레이방식의 표면실장에서 채용되고 있는 공지의 각종 전극을 이용할 수 있다. 예를 들면, 하지전극상에 기둥형상 또는 섬형상의 금속단자를 접합한 것이어도 좋고 또 하지전극만이라도 좋다.
상기와 같이 구성된 본 실시예의 반도체장치에 의하면, 열전도성이 높은 금속재료(Au-Sn공정합금(2))를 사용해서 반도체칩(1)과 히트싱크(4)를 접합한 것에 의해 반도체칩(1)에서 발생한 열이 고효율로 히트싱크(4)에 전도되고, 반도체칩(1)의 방열에 크게 기여한다. 즉, Ag함유의 유기계접착제(Ag페이스트)의 열전도율이 약1∼50W/m·K인 것에 반해 Au-Sn공정합금(2)의 열전도율은 약 200W/m·K 이상이므로, 유기계접착제를 사용하는 경우에 비해서 열전도성을 대폭으로 개선할 수 있다. 또, 히트싱크(4)와 반도체칩(1)의 열팽창계수차를 작게 한 것에 의해 양자의 접합부의 신뢰성을 확보할 수 있다. 또, Au-Sn공정합금(2) 및 히트싱크(4)는 모두 열전도성이 높기 때문에 칩-히트싱크간의 열저항 및 패키지-공기간의 열저항이 대폭으로 저감되어 높은 방열특성을 얻을 수 있다.
또, 본 실시예의 반도체장치에 의하면, 봉지수지(8)보다 탄성율이 낮은 즉 탄성한계가 높은 접착제(5)를 사용해서 히트싱크(4)와 프레임체(3)을 접착한 것에 의해, 패키지를 구성하는 각 부재의 열팽창계수차에 의해서 발생하는 응력을 접착제(5)에 의해 흡수, 완화시킬 수 있게 된다. 이것에 의해, 패키지를 실장기판에 실장할 때 및 LSI의 동작시에 발생하는 열응력에 의한 패키지균열이나 배선(10)의 단선을 방지할 수 있다.
또, 본 실시예의 반도체장치에 의하면, 탄성율이 높은 봉지수지(8)을 사용해서 반도체칩(1)과 배선(10)(내부리이드)을 봉지한 것에 의해, 반도체칩(1)과 배선(10)(내부리이드)이 봉지수지(8)에 의해서 강고히 고정되기 때문에, 열응력에 의한 배선(10)(내부리이드)의 단선을 방지할 수 있다.
본 실시예의 패키지는 도 3에 도시한 바와 같이, 히트싱크(4)의 상부에 방열용 핀(11)을 탑재하는 것에 의해서, 보다 다핀, 고소비전력의 LSI에 대응할 수 있게 된다. 핀(11)은 Aℓ과 같은 고열전도성의 금속재료로 구성하고, 그리스 등의 접착제로 히트싱크(4)와 접합한다. 또는, 히트싱크(4)에 핀(11)을 나사고정해도 좋다. 핀(11)의 두께나 형상은 한정되는 것은 아니다. 예를 들면, 여러개로 분할되어 있어도 좋고, 반도체칩(1)의 발열량, 히트싱크(4)의 재료물성, 제조프로세스, 제조코스트 등을 고려해서 최적한 것을 선택하면 좋다.
도 4는 퍼스널컴퓨터나 워크스테이션 등에 내장되는 실장기판(20)에 본 실시예의 반도체장치를 실장한 상태의 1예를 도시한 평면도, 도 5는 도 4의 b-b′선을 따른 단면도이다.
도면중의 (12)는 본 실시예의 패키지이고, (13)은 예를 들면 QFP(Quad Flat Package) 등 다른 표면실장형 패키지이다. 이 실장기판(20)에는 본 실시예의 패키지(12)에 봉지된 게이트어레이 이외에도 QFP, PLCC(Plastic Leaded Chip Carrier)등의 패키지에 봉지된 MPU, 논리LSI나 SOJ(Small Outline J-leaded Package)등의 패키지에 봉지된 DRAM이 실장되어 있다.
본 실시예의 패키지(12)는 외부인출용 전극(땜납범프(7))을 2차원의 어레이형상으로 배치하고 있으므로 QFP보다 핀피치가 넓고, 실장시의 불량발생율이 QFP에 비해 훨씬 낮다. 또, QFP 등 다른 표면실장형 패키지와 함께 일괄리플로할 수 있어 실장이 용이하다.
또, 본 실시예의 패키지(12)는 패키지(12)를 지지하는 프레임체(3)을 실장기판(20)에 가까운 열팽창계수를 갖는 재료로 구성한 것에 의해, LSI의 동작시에 발생하는 열응력에 의한 패키지(12)의 휨이나 땜납범프(7)의 파단(破斷)을 방지해서 패키지(12)와 실장기판(20)의 접속신뢰성을 향상시킬 수 있다.
다음에, 도 6을 사용해서 본 실시예의 반도체장치의 조립프로세스를 설명한다.
우선, 도 6의 (a)에 도시한 바와 같이 히트싱크(4)의 한쪽면의 주변부에 제1 접착제(5)를 사용해서 프레임체(3)을 접착한 후, 도 6의 (b)에 도시한 바와 같이 히트싱크(4)의 한쪽면의 중앙부에 Au-Sn공정합금(2)를 사용해서 반도체칩(1)을 접합한다. 또는, 히트싱크(4)에 반도체칩(1)을 접합한 후 프레임체(3)을 접착해도 좋다. Au-Sn공정합금(2)를 사용한 접합온도조건은 320℃, 10분 정도이다. Au-Sn공정합금(2) 이외의 금속, 예를 들면 Au-Si합금이나 고융점땜납을 사용한 경우의 접합온도조건은 각각 370℃, 2분 정도, 300℃, 10분 정도이다.
다음에, 도 6의 (c)에 도시한 바와 같이, 히크싱크(4)에 접착된 프레임체(3)의 다른쪽면에 제2 접착제(6)을 사용해서 TAB테이프(9)를 접착한다. 프레임체(3)과 TAB테이프(9)의 접착은 공지의 열압착방식 등을 사용해서 실행한다. 계속해서 도 6의 (d)에 도시한 바와 같이, TAB테이프(9)에 형성된 배선(10)의 한쪽끝(내부리이드)를 반도체칩(1)의 전극에 본딩한다. 이 본딩을 일괄본딩(갱본딩)방식으로 실행하는 경우는 반도체칩(1)의 전극상에 Au나 땜납의 범프를 형성해 두는 것이 좋다. 일괄본딩의 온도조건은 500℃, 1초 정도이다. 한편, 싱글본딩방식의 경우는 반도체칩(1)의 전극상에 범프를 형성하지 않아도 좋다.
다음에, 도 6의 (e)에 도시한 바와 같이, 반도체칩(1)과 배선(10)의 한쪽끝(내부리이드)을 봉지수지(8)에 의해 봉지한 후, 도 6의 (f)에 도시한 바와 같이 TAB테이프(9)에 땜납범프(7)을 형성해서 배선(10)과 전기적으로 접속한다. 땜납범프(7)을 형성하기 위해서는 TAB테이프(9)에 땜납볼을 접합하고 땜납의 용융온도보다 고온에서 리플로한다.
또한, 땜납범프(7)의 형성은 상기와 같이 패키지의 조립의 최종공정에서 실행하도 좋지만, 패키지를 실장기판에 실장하기 직전에 실행해도 좋다.
본 실시예의 반도체장치는 반도체칩(1)의 전극과 배선(10)의 접속에 TAB테이프(9)를 사용하고 있으므로, 반도체칩(1)의 전극에 배선(10)을 일괄본딩할 수 있다. 따라서, 본딩에 요하는 시간은 핀수에 의존하지 않고 단시간으로 좋다.
또, 본 실시예의 패키지(12)는 패키지(12)를 지지하는 프레임체(3)을 실장기판(20)에 가까운 열팽창계수를 갖는 재료로 구성한 것에 의해, LSI의 동작시에 발생하는 열응력에 의한 패키지(12)의 휨이나 땜납범프(7)의 파단을 방지해서 패키지(12)와 실장기판(20)의 접속신뢰성을 향상시킬 수 있다.
제2 실시예
도 7은 본 실시예의 반도체장치를 도시한 단면도이다.
상기 실시예 1의 패키지는 패키지를 지지하는 프레임체(3)에 TAB테이프(9)를 접착하고, 이 TAB테이프(9)에 형성된 배선(10)과 반도체칩(1)의 전극을 전기적으로 접속하였지만, 본 실시예의 패키지는 프레임체(14)에 배선(10)을 형성하고 이 배선(10)과 반도체칩(1)의 전극을 와이어(15)를 거쳐서 전기적으로 접속하고 있다.
반도체칩(1)은 Au-Sn공정합금(2)에 의해서 히트싱크(4)의 한쪽면의 중앙부에 접합되어 있다. 반도체칩(1)의 접합면은 LSI가 형성되어 있지 않은 면이다. 히트싱크(4)는 반도체칩(1)에 가까운 열팽창계수를 갖고 또한 고열전도성을 갖는 재료, 예를 들면 Cu-W합금, Fe계합금, 물라이트, AℓN, 탄소계의 재료(예를 들면 다이아몬드) 등으로 구성되어 있다. 히트싱크(4)와 반도체칩(1)을 접합하는 금속은 Au-Sn공정합금(2) 이외의 금속, 예를 들면 Au-Si합금이나 고융점땜납 등이라도 좋다.
프레임체(14)의 한쪽면은 접착제(5)에 의해서 히트싱크(4)의 한쪽면의 주변부에 접착되어 있다. 반도체칩(1)과 와이어(15)는 봉지수지(8)에 의해서 봉지되어 있다. 프레임체(14)의 하면에는 배선(10)과 전기적으로 접속된 다수의 땜납범프(7)이 소정의 간격으로 형성되어 있다.
패키지를 지지하는 프레임체(14)는 이 패키지가 실장되는 실장기판에 가까운 열팽창계수를 갖는 재료, 예를 들면 열팽창계수가 10∼20×10-6/℃, 탄성율이 10∼20㎬의 유리에폭시계기재 등으로 구성되어 있고, 그 두께는 1예로서 0.20∼1.00㎜이다. 프레임체(14)는 반도체칩(1)을 봉지수지(8)로 봉지할 때 와이어(15)도 완전히 봉지되도록 와이어(15)가 접속되는 영역과 땜납범프(7)이 형성되는 영역 사이에 단차가 마련되어 있다. 이 단차는 반도체칩(1)을 둘러싸도록 형성되어 있다.
프레임체(14)와 히트싱크(4)를 접착하는 접착제(5)는 반도체칩(1)을 봉지하는 봉지수지(8)보다 탄성율이 낮은 재료, 예를 들면 탄성율이 50㎫ 이하, 보다 바람직하게는 10㎫ 이하의 재료로 구성되어 있다. 가장 바람직한 봉지수지(8)은 탄성율이 0.5∼10㎫ 의 실리콘계 일래스토머이다. 반도체칩(1)과 와이어(15)를 봉지하는 봉지수지(8)은 상기 접착제(5)보다 탄성율이 높은 재료, 예를 들면 탄성율이 5∼30㎬ 이상의 페놀계 봉지수지나 폴리이미드계 봉지수지 등으로 구성되어 있다. 특히 바람직한 것은 탄성율이 10㎬ 이상의 에폭시계 봉지수지이다. 프레임체(3)의 하면에 형성되는 외부인출용 전극은 땜납범프(7) 이외에도 에리어어레이방식의 표면실장에서 채용되고 있는 공지의 각종 전극, 예를 들면 하지전극상에 기둥형상 또는 섬형상의 금속단자를 접합한 것 등이 이용가능하고, 또 하지 전극만이라도 좋다.
상기와 같이 구성된 본 실시예의 반도체장치에 의하면, 열전도성이 높은 금속재료(Au-Sn공정합금(2))를 사용해서 반도체칩(1)과 히트싱크(4)를 접합한 것에 의해, 반도체칩(1)에서 발생한 열이 고효율로 히트싱크(4)에 전도되고, 반도체칩(1)의 방열에 크게 기여한다. 또, 히크싱크(4)와 반도체칩(1)의 열팽창계수차를 작게 한 것에 의해 양자의 접합부의 신뢰성을 확보할 수 있다. 또, Au-Sn공정합금(2) 및 히트싱크(4)는 모두 열전도성이 높기 때문에 칩-히트싱크간의 열저항 및 패키지-공기간의 열저항이 대폭으로 저감되어 고방열특성을 얻을 수 있다.
또, 본 실시예의 반도체장치에 의하면, 봉지수지(8)보다 탄성율이 낮은 즉 탄성한계가 높은 접착제(5)를 사용해서 히트싱크(4)와 프레임체(14)를 접착한 것에 의해, 패키지를 구성하는 각 부재의 열팽창계수차에 의해서 발생하는 응력을 접착제(5)에 의해 흡수, 완화시킬 수 있게 된다. 이것에 의해, 패키지를 실장기판에 실장할 때 및 LSI의 동작시에 발생하는 열응력에 의한 패키지균열이나 배선(10)의 단선을 방지할 수 있다.
또, 본 실시예의 반도체장치에 의하면, 탄성율이 높은 봉지수지(8)을 사용해서 반도체칩(1)과 와이어(15)를 봉지한 것에 의해, 반도체칩(1)과 와이어(15)가 봉지수지(8)에 의해서 강고하게 고정되기 때문에 열응력에 의한 와이어(15)의 단선을 방지할 수 있다.
또, 본 실시예의 반도체장치에 의하면, 패키지를 지지하는 프레임체(14)를 실장기판에 가까운 열팽창계수를 갖는 재료로 구성한 것에 의해, LSI의 동작시에 발생하는 열응력에 의한 패키지의 휨이나 땜납범프(7)의 파단을 방지해서 패키지와 실장기판의 접속신뢰성을 향상시킬 수 있다.
본 실시예의 반도체장치는 상기 실시예 1의 패키지와는 달리 TAB테이프(9)를 사용하고 있지 않으므로, 부품점수 및 조립공정수가 적어도 좋다. 따라서, 실시예 1의 패키지에 비해 패키지의 코스트를 저감할 수 있다. 또, 도 8에 도시한 바와 같이, 프레임체(14)의 하면의 와이어(15)가 접속되는 영역과 땜납범프(7)이 형성되는 영역 사이에 단차를 마련하지 않도록 한 경우에는 프레임체(14)의 구조가 단순하게 되어 그 제조코스트를 저감할 수 있으므로, 패키지의 코스트를 더욱 저감할 수 있다.
본 실시예의 패키지는 도 9에 도시한 바와 같이, 히트싱크(4)의 상부에 방열용 핀(11)을 탑재하는 것에 의해서, 보다 다핀, 고소비전력의 LSI에 대응할 수 있게 된다. 핀(11)은 Aℓ과 같은 고열전도성의 금속재료로 구성하고, 그리스 등의 접착제로 히트싱크(4)와 접합한다. 또는, 히트싱크(4)에 핀(11)을 나사고정해도 좋다. 핀(11)의 두께나 형상은 한정되는 것은 아니다. 예를 들면, 여러개로 분할되어 있어도 좋고, 반도체칩(1)의 발열량, 히트싱크(4)의 재료물성, 제조프로세스, 제조코스트 등을 고려해서 최적한 것을 선택하면 좋다.
다음에, 도 10을 사용해서 본 실시예의 반도체장치의 조립프로세스를 설명한다.
우선, 도 10의 (a)에 도시한 바와 같이 히트싱크(4)의 한쪽면의 주변부에 접착제(5)를 사용해서 프레임체(14)를 접착한 후, 도 10의 (b)에 도시한 바와 같이 히트싱크(4)의 한쪽면의 중앙부에 Au-Sn공정합금(2)를 사용해서 반도체칩(1)을 접합한다. 또는, 히트싱크(4)에 반도체칩(1)을 접합한 후 프레임체(14)를 접착해도 좋다.
다음에, 도 10의 (c)에 도시한 바와 같이 자동와이어본더(automatic wire bonder)를 사용해서 반도체칩(1)의 전극과 프레임체(14)의 배선(10)을 와이어(15)로 접속한 후, 도 10의 (d)에 도시한 바와 같이 반도체칩(1)과 와이어(15)를 봉지수지(8)에 의해 봉지하고, 계속해서 도 10의 (e)에 도시한 바와 같이 프레임체(14)의 하면에 땜납범프(7)을 형성한다. 이 때, 도 11에 도시한 바와 같이, 봉지수지(8)의 하면과 프레임체(14)의 하면 사이에 단차가 발생하지 않도록 봉지수지(8)의 두께를 조정하는 것에 의해, 패키지의 하면이 평탄하게 되어 땜납볼을 프레임체(14)의 하면에 접합하는 작업이 용이하게 된다. 땜납범프(7)의 형성은 패키지의 조립의 최종공정에서 실행해도 좋지만 패키지를 실장기판에 실장하기 직전에 실행해도 좋다.
제3 실시예
도 12는 본 실시예의 반도체장치를 도시한 단면도이다.
본 실시예의 패키지는 양면에 배선(10)을 형성한 유연성테이프(또는 TAB테이프)(19)를 접착제(6)으로 프레임체(3)의 한쪽면에 접착하고, 이 유연성테이프(19)의 배선(10)과 반도체칩(1)의 전극을 땜납범프(16)을 거쳐서 전기적으로 접속하고 있다. 반도체칩(1)과 땜납범프(16)은 히트싱크(4), 프레임체(3) 및 유연성테이프(19)에 의해서 둘러싸여진 캐비티영역에 틈새없이 충전된 봉지수지(8)에 의해서 외부와 차단되어 있다.
유연성테이프(19)의 기재는 상기 실시예 1의 TAB테이프와 마찬가지로, 폴리이미드기재, 유리에폭시계기재, 폴리에스테르기재 등이다. 유연성테이프(19)의 양면에 형성된 배선(10), (10)은 관통구멍(18)을 거쳐서 전기적으로 접속되어 있다. 유연성테이프(19)의 한쪽면의 배선(10)과 다른쪽면의 배선(10)은 서로 중첩되는 레이아웃으로 되어 있고, 그 때문에 배선(10)을 흐르는 전류의 전기적 특성에 의해서 전자유도가 발생하고, 그들이 상호작용으로 연결되어 있는 것에 의해 인덕턴스를 낮추는 작용을 한다. 유연성테이프(19)의 중앙부에는 히트싱크(4), 프레임체(3) 및 유연성테이프(19)에 의해서 둘러싸여진 캐비티영역에 외부에서 봉지수지(8)을 주입하기 위한 비어홀(via hole)(17)이 마련되어 있다. 유연성테이프(19)의 하면에는 배선(10)과 전기적으로 접속된 다수의 땜납범프(7)이 소정의 간격으로 형성되어 있다.
반도체칩(1)은 Au-Sn공정합금(2)(또는 Au-Si합금이나 고융점땜납 등)에 의해서 히트싱크(4)의 한쪽면의 중앙부에 접합되어 있다. 또, 패키지를 지지하는 프레임체(3)의 한쪽면은 탄성율이 낮은 접착제(5)에 의해서 히트싱크(4)의 한쪽면의 주변부에 접착되어 있다. 프레임체(3), 히트싱크(4), 접착제(5), (6)은 상기 실시예 1과 동일 재료로 구성되어 있다.
상기와 같이 구성된 본 실시예의 반도체장치에 의하면, 상기 실시예 1, 2와 마찬가지로, 패키지의 신뢰성, 방열성 및 실장기판에 실장했을 때의 접속신뢰성이 향상한다.
또, 본 실시예의 패키지는 도 13에 도시한 바와 같이, 히트싱크(4)의 상부에 방열용 핀(11)을 탑재하는 것에 의해서 보다 다핀, 고소비전력의 LSI에 대응할 수 있게 된다.
다음에, 도 14를 사용해서 본 실시예의 반도체장치의 조립프로세스를 설명한다.
우선, 도 14의 (a)에 도시한 바와 같이, 반도체칩(1)과 유연성테이프(19)를 플립칩방식에 의해 전기적으로 접속한다. 또, 도 14의 (b)에 도시한 바와 같이, 히트싱크(4)의 한쪽면의 주변부에 제1 접착제(5)를 사용해서 프레임체(3)을 접착한다. 다음에, 도 14의 (c)에 도시한 바와 같이, 히트싱크(4)의 한쪽면의 중앙부에 Au-Sn공정합금(2)를 사용해서 반도체칩(1)을 접합함과 동시에, 히트싱크(4)에 접착된 프레임체(3)의 다른쪽면에 제2 접착제(6)을 사용해서 유연성테이프(19)를 접착한다. 다음에, 도 14의 (d)에 도시한 바와 같이, 유연성테이프(19)에 형성된 비어홀(17)을 통해서 캐비티영역내에 틈새없이 봉지수지(8)을 충전한 후, 도 14의 (e)에 도시한 바와 같이 유연성테이프(19)에 땜납범프(7)을 형성해서 배선(10)과 전기적으로 접속한다.
제4 실시예
도 15는 본 실시예의 반도체장치를 도시한 단면도이다.
반도체칩(1)을 봉지하는 봉지수지(8)과 탄성율이 낮은 실리콘계의 접착제(5)는 서로 접착성이 그다지 좋지 않다. 그래서, 본 실시예에서는 접착제(5)의 양을 감소시켜 프레임체(3)과 히트싱크(4)의 접합부의 일부에 봉지수지(8)의 일부를 충전하고 있다(도면의 화살표로 나타낸 개소). 이와 같이 하면, 프레임체(3) 및 히트싱크(4)와 봉지수지(8)의 접촉면적이 커지므로, 봉지수지(8)의 박리가 방지되어 패키지의 신뢰성이 향상된다.
제5 실시예
도 16은 본 실시예의 반도체장치를 도시한 단면도이다.
상기 실시예 2의 도 8에 도시한 패키지와 같이, 프레임체(14)의 하면의 와이어(15)가 접속되는 영역과 땜납범프(7)이 형성되는 영역 사이에 단차를 마련하지 않도록 한 경우는 와이어(15)가 봉지수지(8)에서 노출하지 않도록 하기 위해서 봉지수지(8)을 두껍게 충전할 필요가 있다. 이와 같은 경우에는 캐비티영역의 주위의 프레임체에 댐(22)를 마련하는 것에 의해서 봉지수지(8)의 충전작업을 용이하게 실행할 수 있게 된다.
제6 실시예
도 17은 본 실시예의 반도체장치를 도시한 단면도이다.
본 실시예의 패키지는 봉지수지(8)을 실리콘겔로 구성하고, 이 실리콘겔을 Aℓ제의 캔봉지재(23)에 의해서 밀봉하고 있다. 이와 같은 구조의 패키지에 있어서도 히트싱크(4)를 탄성율이 낮은 접착제(5)에 의해서 프레임체(3)에 접착하는 것에 의해, 패키지를 구성하는 각 부재의 열팽창계수차에 의해 발생하는 응력을 접착제(5)에 의해 흡수, 완화시킬 수 있게 되므로, 패키지를 실장기판에 실장할 때 및 LSI의 동작시에 발생하는 열응력에 의한 패키지균열이나 와이어(15)의 단선을 방지할 수 있다.
또, 프레임체(3)에는 에폭시계 접착제(6)을 거쳐서 TAB테이프(9)가 접착되어 있다. 반도체칩(1)은 외부로부터의 보호를 목적으로 탄성율이 10㎬ 이상의 에폭시계 봉지수지(8)로 봉지되어 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니라 그 요지를 이탈하지 않는 범위에서 여러가지 변경가능한 것은 물론이다.
이상과 같이, 본 발명의 반도체장치는 고방열특성과 고신뢰성을 양립시킨 패키지구조를 갖고 있고, 특히 BGA형 패키지에 적용해서 적합한 것이다.

Claims (42)

  1. 히트싱크의 한쪽면의 중앙부에 금속접합에 의해 접합된 반도체칩,
    상기 반도체칩을 둘러싸도록 상기 히트싱크의 한쪽면에 접착된 프레임체,
    상기 프레임체의 한쪽면에 형성된 땜납범프,
    상기 땜납범프와 상기 반도체칩의 전극을 전기적으로 접속하는 접속수단 및
    상기 반도체칩을 봉지하는 봉지수지를 갖는 반도체장치로서,
    상기 히트싱크는 상기 반도체칩의 열팽창계수에 가까운 재료로 구성되어 있고, 상기 프레임체와 상기 히트싱크는 상기 봉지수지보다 탄성율이 낮은 접착제로 접착되어 있는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서,
    상기 접착제의 탄성율은 50㎫ 이하인 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서,
    상기 접착제의 탄성율은 10㎫ 이하인 것을 특징으로 하는 반도체장치.
  4. 제2항에 있어서,
    상기 봉지수지의 탄성율은 5㎬ 이상인 것을 특징으로 하는 반도체장치.
  5. 제2항에 있어서,
    상기 봉지수지의 탄성율은 10㎬ 이상인 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서,
    상기 접착제는 실리콘계 일래스토머로 이루어지는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서,
    상기 프레임체는 반도체장치를 실장하는 실장기판의 열팽창계수에 가까운 재료로 구성되어 있는 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서,
    상기 프레임체와 상기 히트싱크의 접합부의 일부에 상기 봉지수지의 일부가 충전되어 있는 것을 특징으로 하는 반도체장치.
  9. 제1항에 있어서,
    상기 히트싱크에 방열용 핀이 접속되어 있는 것을 특징으로 하는 반도체장치.
  10. 제1항에 있어서,
    상기 봉지수지는 실리콘겔로 이루어지고, 캔봉지재에 의해 밀봉되어 있는 것을 특징으로 하는 반도체장치.
  11. 제1항에 있어서,
    상기 봉지수지의 개방단의 주위에 댐이 마련되어 있는 것을 특징으로 하는 반도체장치.
  12. 제1항에 있어서,
    상기 땜납범프와 상기 반도체칩의 전극을 접속하는 상기 접속수단은 TAB테이프인 것을 특징으로 하는 반도체장치.
  13. 제12항에 있어서,
    상기 TAB테이프에 형성된 여러개의 배선과 상기 반도체칩의 여러개의 전극은 열압착방식에 의해 일괄접속되어 있는 것을 특징으로 하는 반도체장치.
  14. 제12항에 있어서,
    상기 히트싱크에 방열용 핀이 접속되어 있는 것을 특징으로 하는 반도체장치.
  15. 제12항에 있어서,
    상기 접착제의 탄성율은 50㎫ 이하인 것을 특징으로 하는 반도체장치.
  16. 제12항에 있어서,
    상기 접착제의 탄성율은 10㎫ 이하인 것을 특징으로 하는 반도체장치.
  17. 제15항에 있어서,
    상기 봉지수지의 탄성율은 5㎬ 이상인 것을 특징으로 하는 반도체장치.
  18. 제15항에 있어서,
    상기 봉지수지의 탄성율은 10㎬ 이상인 것을 특징으로 하는 반도체장치.
  19. 제1항에 있어서,
    상기 땜납범프와 상기 반도체칩의 전극을 접속하는 상기 접속수단은 와이어인 것을 특징으로 하는 반도체장치.
  20. 제19항에 있어서,
    상기 와이어의 한쪽끝은 상기 프레임체에 형성된 배선상에 본딩되어 있는 것을 특징으로 하는 반도체장치.
  21. 제19항에 있어서,
    상기 프레임체의 하면의 상기 와이어가 접속되는 영역과 상기 땜납범프가 형성되는 영역 사이에 단차를 마련하지 않도록 한 것을 특징으로 하는 반도체장치.
  22. 제19항에 있어서,
    상기 봉지수지의 개방단의 주위에 댐이 마련되어 있는 것을 특징으로 하는 반도체장치.
  23. 제19항에 있어서,
    상기 히트싱크에 방열용 핀이 접속되어 있는 것을 특징으로 하는 반도체장치.
  24. 제19항에 있어서,
    상기 접착제의 탄성율은 50㎫ 이하인 것을 특징으로 하는 반도체장치.
  25. 제19항에 있어서,
    상기 접착제의 탄성율은 10㎫ 이하인 것을 특징으로 하는 반도체장치.
  26. 제24항에 있어서,
    상기 봉지수지의 탄성율은 5㎬ 이상인 것을 특징으로 하는 반도체장치.
  27. 제24항에 있어서,
    상기 봉지수지의 탄성율은 10㎬ 이상인 것을 특징으로 하는 반도체장치.
  28. 제1항에 있어서,
    상기 땜납범프와 상기 반도체칩의 전극을 접속하는 상기 접속수단은 양면에 배선을 형성한 유연성테이프인 것을 특징으로 하는 반도체장치.
  29. 제28항에 있어서,
    상기 배선과 상기 반도체칩의 전극은 상기 반도체칩의 주면에 형성된 땜납범프를 거쳐서 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  30. 제28항에 있어서,
    상기 유연성테이프의 한쪽면의 배선과 다른쪽면의 배선은 적어도 일부가 서로 중첩되도록 레이아웃되어 있는 것을 특징으로 하는 반도체장치.
  31. 제28항에 있어서,
    상기 히트싱크에 방열용 핀이 접속되어 있는 것을 특징으로 하는 반도체장치.
  32. 제28항에 있어서,
    상기 접착제의 탄성율은 50㎫ 이하인 것을 특징으로 하는 반도체장치.
  33. 제28항에 있어서,
    상기 접착제의 탄성율은 10㎫ 이하인 것을 특징으로 하는 반도체장치.
  34. 제32항에 있어서,
    상기 봉지수지의 탄성율은 5㎬ 이상인 것을 특징으로 하는 반도체장치.
  35. 제32항에 있어서,
    상기 봉지수지의 탄성율은 10㎬ 이상인 것을 특징으로 하는 반도체장치.
  36. 히트싱크의 한쪽면의 중앙부에 금속접합에 의해 접합된 반도체칩,
    상기 반도체칩을 둘러싸도록 상기 히트싱크의 한쪽면에 접착된 프레임체,
    상기 프레임체의 한쪽면에 형성된 땜납범프,
    상기 땜납범프와 상기 반도체칩의 전극을 전기적으로 접속하는 접속수단,
    상기 반도체칩을 봉지하는 실리콘겔 및
    상기 반도체칩과 상기 실리콘겔을 밀봉하는 캔봉지재를 갖는 반도체장치로서,
    상기 히트싱크는 상기 반도체칩의 열팽창계수에 가까운 재료로 구성되어 있고, 상기 프레임체와 상기 히트싱크는 상기 봉지수지보다 탄성율이 낮은 접착제로 접착되어 있는 것을 특징으로 하는 반도체장치.
  37. 제36항에 있어서,
    상기 땜납범프와 상기 반도체칩의 전극을 접속하는 상기 접속수단은 와이어인 것을 특징으로 하는 반도체장치.
  38. 히트싱크의 한쪽면의 중앙부에 반도체칩을 금속에 의해 접합하는 공정,
    상기 히트싱크의 한쪽면에 상기 반도체칩을 둘러싸도록 프레임체를 접착제에 의해 접착하는 공정,
    상기 프레임체의 한쪽면에 땜납범프를 형성해서 상기 땜납범프와 상기 반도체칩의 전극을 전기적으로 접속하는 공정 및 상기 반도체칩을 봉지수지에 의해 봉지하는 공정을 갖는 반도체장치의 제조방법으로서,
    상기 히트싱크를 상기 반도체칩의 열팽창계수에 가까운 재료로 구성하고, 상기 접착제를 상기 봉지수지보다 탄성율이 낮은 재료로 구성하는 것을 특징으로 하는 반도체장치의 제조방법.
  39. 제38항에 있어서,
    상기 프레임체의 다른쪽면에 제2 접착제를 사용해서 TAB테이프를 접착하고, 상기 TAB테이프에 형성된 배선을 거쳐서 상기 땜납범프와 상기 반도체칩의 전극을 전기적으로 접속하는 것을 특징으로 하는 반도체장치의 제조방법.
  40. 제38항에 있어서,
    상기 프레임체에 형성한 배선 및 상기 배선과 상기 반도체칩의 전극 사이에 본딩한 와이어를 거쳐서 상기 땜납범프와 상기 반도체칩의 전극을 전기적으로 접속하는 것을 특징으로 하는 반도체장치의 제조방법.
  41. 제38항에 있어서,
    상기 프레임체의 다른쪽면에 제2 접착제를 사용해서 TAB테이프를 접착하고, 상기 TAB테이프에 형성된 배선상에 상기 반도체칩을 플립칩접속하는 것에 의해, 상기 땜납범프와 상기 반도체칩의 전극을 전기적으로 접속하는 것을 특징으로 하는 반도체장치의 제조방법.
  42. 특허청구의 범위 제1항에 기재된 반도체장치 및 상기 반도체장치와는 다른 표면실장형 패키지가 일괄리플로에 의해 실장되고, 열팽창계수가 상기 반도체장치의 상기 프레임체에 가까운 재료로 구성되어 있는 것을 특징으로 하는 실장기판.
KR1019980703650A 1995-11-28 1996-09-27 반도체장치와 그 제조방법 및 실장기판 KR19990067623A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30876195 1995-11-28
JP95-308761 1995-11-28
PCT/JP1996/002815 WO1997020347A1 (en) 1995-11-28 1996-09-27 Semiconductor device, process for producing the same, and packaged substrate

Publications (1)

Publication Number Publication Date
KR19990067623A true KR19990067623A (ko) 1999-08-25

Family

ID=17984985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980703650A KR19990067623A (ko) 1995-11-28 1996-09-27 반도체장치와 그 제조방법 및 실장기판

Country Status (7)

Country Link
US (3) US6404049B1 (ko)
EP (1) EP0865082A4 (ko)
KR (1) KR19990067623A (ko)
CN (1) CN1202983A (ko)
AU (1) AU7096696A (ko)
TW (1) TW322611B (ko)
WO (1) WO1997020347A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565962B1 (ko) * 2000-01-06 2006-03-30 삼성전자주식회사 플립 칩 기술을 이용한 피지에이 패키지

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0865082A4 (en) * 1995-11-28 1999-10-13 Hitachi Ltd SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING THE SAME, AND ENCAPSULATED SUBSTRATE
DE19830159A1 (de) * 1998-07-06 2000-01-20 Siemens Ag Chipmodul mit einem Substrat als Träger für eine ein- oder mehrlagige hochdichte Verdrahtung (High Density Interconnect)
FR2794571B1 (fr) * 1999-06-03 2003-07-04 Possehl Electronic France Sa Dispositif dissipateur de chaleur pour composants electroniques
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP3874234B2 (ja) * 2000-04-06 2007-01-31 株式会社ルネサステクノロジ 半導体集積回路装置
WO2002013263A1 (fr) * 2000-08-04 2002-02-14 Possehl Electronic France S.A. Dispositif dissipateur de chaleur pour composants electroniques
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
JP3520039B2 (ja) * 2000-10-05 2004-04-19 三洋電機株式会社 半導体装置および半導体モジュール
CN1184684C (zh) * 2000-10-05 2005-01-12 三洋电机株式会社 半导体装置和半导体模块
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US7173329B2 (en) 2001-09-28 2007-02-06 Intel Corporation Package stiffener
US6858932B2 (en) * 2002-02-07 2005-02-22 Freescale Semiconductor, Inc. Packaged semiconductor device and method of formation
US20030183369A1 (en) * 2002-04-02 2003-10-02 John Makaran Heat sink and method of removing heat from power electronics components
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
US7358618B2 (en) * 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
JP2004104074A (ja) * 2002-07-17 2004-04-02 Sumitomo Electric Ind Ltd 半導体装置用部材
JP3915630B2 (ja) * 2002-08-26 2007-05-16 日立電線株式会社 Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP3811120B2 (ja) * 2002-11-08 2006-08-16 株式会社巴川製紙所 半導体装置用接着テープ
US6949404B1 (en) * 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
DE10259746B3 (de) * 2002-12-19 2004-06-24 Testo Ag Temperaturstabile und flüssigkeitsdichte Verbindung eines ersten Bauteils aus Keramik, Metall oder Kunststoff mit einem zweiten Bauteil aus Keramik, Metall oder Kunststoff und Verwendung einer solchen Verbindung
AU2003285638A1 (en) * 2002-12-20 2004-07-14 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4069771B2 (ja) * 2003-03-17 2008-04-02 セイコーエプソン株式会社 半導体装置、電子機器および半導体装置の製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
TW588445B (en) * 2003-03-25 2004-05-21 Advanced Semiconductor Eng Bumpless chip package
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP3701949B2 (ja) * 2003-04-16 2005-10-05 沖電気工業株式会社 半導体チップ搭載用配線基板及びその製造方法
US6909176B1 (en) 2003-11-20 2005-06-21 Altera Corporation Structure and material for assembling a low-K Si die to achieve a low warpage and industrial grade reliability flip chip package with organic substrate
CN100418211C (zh) * 2003-12-25 2008-09-10 卡西欧计算机株式会社 半导体器件及其制造方法
US7489032B2 (en) 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
KR100632459B1 (ko) * 2004-01-28 2006-10-09 삼성전자주식회사 열방출형 반도체 패키지 및 그 제조방법
JP4370513B2 (ja) * 2004-02-27 2009-11-25 エルピーダメモリ株式会社 半導体装置
WO2005096731A2 (en) * 2004-03-30 2005-10-20 Honeywell International Inc. Heat spreader constructions, integrated circuitry, methods of forming heat speader contruictions, and methods of forming integrated circuitry
TWI278795B (en) * 2004-04-20 2007-04-11 Fujitsu Hitachi Plasma Display Display device
US20050275081A1 (en) * 2004-06-12 2005-12-15 Roger Chang Embedded chip semiconductor having dual electronic connection faces
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US7498666B2 (en) * 2004-09-27 2009-03-03 Nokia Corporation Stacked integrated circuit
KR101184529B1 (ko) * 2004-11-08 2012-09-20 텔 에피온 인크 캡핑 구조의 형성 방법, 구리 인터커넥트, 레벨간 유전체층, 및 하드마스크층
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
KR20060084246A (ko) * 2005-01-19 2006-07-24 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP2006324543A (ja) * 2005-05-20 2006-11-30 Nec Electronics Corp 固体撮像装置
JP2007035688A (ja) * 2005-07-22 2007-02-08 Fujitsu Ltd 半導体装置およびその製造方法
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法
US7327029B2 (en) 2005-09-27 2008-02-05 Agere Systems, Inc. Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink
US7459782B1 (en) 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US7585702B1 (en) 2005-11-08 2009-09-08 Altera Corporation Structure and assembly procedure for low stress thin die flip chip packages designed for low-K Si and thin core substrate
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
TWI306296B (en) * 2006-04-06 2009-02-11 Siliconware Precision Industries Co Ltd Semiconductor device with a heat sink and method for fabricating the same
JP2007294488A (ja) * 2006-04-20 2007-11-08 Shinko Electric Ind Co Ltd 半導体装置、電子部品、及び半導体装置の製造方法
FR2902277B1 (fr) * 2006-06-13 2008-09-05 Valeo Electronique Sys Liaison Support pour composant electrique et dispositif electrique comprenant le support et le composant
US20080099910A1 (en) * 2006-08-31 2008-05-01 Ati Technologies Inc. Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
US20080054490A1 (en) 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US20080258318A1 (en) * 2007-04-20 2008-10-23 Nec Electronics Corporation Semiconductor device
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
JP5384443B2 (ja) 2010-07-28 2014-01-08 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
CN103066859A (zh) 2011-10-19 2013-04-24 台达电子企业管理（上海）有限公司 一种大功率高压变频器功率单元
US9548251B2 (en) * 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
CN103021973A (zh) * 2012-12-12 2013-04-03 中国电子科技集团公司第五十八研究所 一种集成电路气密性封装散热结构
CN106062948B (zh) * 2014-01-21 2018-12-07 富士通株式会社 散热部件、散热部件的制造方法、电子装置、电子装置的制造方法、集成模块以及信息处理系统
US9929100B2 (en) * 2015-04-17 2018-03-27 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
CN105140189B (zh) * 2015-07-08 2019-04-26 华进半导体封装先导技术研发中心有限公司 板级扇出型芯片封装器件及其制备方法
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
CN105428321B (zh) * 2015-12-23 2019-01-04 中国电子科技集团公司第十三研究所 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构
US20180233428A1 (en) * 2017-02-15 2018-08-16 Joinset Co., Ltd. Heat dissipation assembly
KR102008342B1 (ko) * 2017-07-18 2019-08-07 삼성전자주식회사 팬-아웃 반도체 패키지 및 패키지 기판
JP6559743B2 (ja) * 2017-08-08 2019-08-14 太陽誘電株式会社 半導体モジュール
JP2019208045A (ja) * 2019-07-17 2019-12-05 太陽誘電株式会社 回路基板
CN214592516U (zh) * 2020-11-13 2021-11-02 阳光电源股份有限公司 逆变器及其散热结构

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
CA1261482A (en) 1988-06-22 1989-09-26 John J. Kost Self-contained thermal transfer integrated circuit carrier package
JPH0287537A (ja) 1988-09-26 1990-03-28 Hitachi Ltd 半導体装置
JPH02284451A (ja) 1989-04-26 1990-11-21 Hitachi Ltd 半導体パッケージ
WO1991007777A1 (en) 1989-11-22 1991-05-30 Tactical Fabs, Inc. High density multichip package
JP2958380B2 (ja) 1990-03-12 1999-10-06 株式会社日立製作所 半導体装置
JPH03291436A (ja) 1990-04-05 1991-12-20 N M B Semiconductor:Kk 半導体製造工場のクリーンルーム
JPH04110653A (ja) 1990-08-31 1992-04-13 Hitachi Ltd プラズマを用いた気体試料の分析方法
WO1992006495A1 (en) 1990-09-27 1992-04-16 E.I. Du Pont De Nemours And Company Thermal stress-relieved composite microelectronic device
JPH0582567A (ja) 1991-09-25 1993-04-02 Nec Corp 電子部品の実装構造
JPH05129391A (ja) 1991-10-31 1993-05-25 Nec Kyushu Ltd 半導体基板検査装置
JPH05326625A (ja) 1992-04-06 1993-12-10 Nec Corp Ｌｓｉ実装構造
JP3261165B2 (ja) 1992-06-12 2002-02-25 旭硝子株式会社 塩化メチレンのフッ素化方法
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
US5249101A (en) 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5468994A (en) 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
JPH07142633A (ja) 1993-11-17 1995-06-02 Hitachi Ltd 半導体集積回路装置
FR2721437B1 (fr) 1994-06-17 1996-09-27 Xeram N Boîtier hermétique à dissipation thermique améliorée notamment pour l'encapsulation de composants ou circuits électroniques et procédé de fabrication.
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
EP0865082A4 (en) * 1995-11-28 1999-10-13 Hitachi Ltd SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING THE SAME, AND ENCAPSULATED SUBSTRATE
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565962B1 (ko) * 2000-01-06 2006-03-30 삼성전자주식회사 플립 칩 기술을 이용한 피지에이 패키지

Also Published As

Publication number Publication date
US6563212B2 (en) 2003-05-13
EP0865082A1 (en) 1998-09-16
AU7096696A (en) 1997-06-19
US20020066955A1 (en) 2002-06-06
EP0865082A4 (en) 1999-10-13
US6621160B2 (en) 2003-09-16
CN1202983A (zh) 1998-12-23
US20020105070A1 (en) 2002-08-08
WO1997020347A1 (en) 1997-06-05
TW322611B (ko) 1997-12-11
US6404049B1 (en) 2002-06-11

Similar Documents

Publication Publication Date Title
KR19990067623A (ko) 반도체장치와 그 제조방법 및 실장기판
KR100209993B1 (ko) 필름 캐리어 반도체 장치
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US20040046241A1 (en) Method of manufacturing enhanced thermal dissipation integrated circuit package
US20030214049A1 (en) Heat dissipating flip-chip ball grid array
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
CN102420217A (zh) 多芯片半导体封装体及其组装
US9093486B2 (en) Molded leadframe substrate semiconductor package
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
WO2004070790A2 (en) Molded high density electronic packaging structure for high performance applications
CN116207067A (zh) 大电流功率半导体器件的封装结构及其封装方法
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
JPH08274214A (ja) 半導体装置
JP2891426B2 (ja) 半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
US20240014123A1 (en) Semiconductor device with lead-on-chip interconnect and method therefor
JP3127149B2 (ja) 半導体装置
KR100473336B1 (ko) 반도체패키지
KR100230919B1 (ko) 반도체 패키지
CN115954284A (zh) 一种mosfet芯片的封装工艺
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JP3938784B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application