DE19830159A1 - Chipmodul mit einem Substrat als Träger für eine ein- oder mehrlagige hochdichte Verdrahtung (High Density Interconnect) - Google Patents

Chipmodul mit einem Substrat als Träger für eine ein- oder mehrlagige hochdichte Verdrahtung (High Density Interconnect)

Info

Publication number
DE19830159A1
DE19830159A1 DE19830159A DE19830159A DE19830159A1 DE 19830159 A1 DE19830159 A1 DE 19830159A1 DE 19830159 A DE19830159 A DE 19830159A DE 19830159 A DE19830159 A DE 19830159A DE 19830159 A1 DE19830159 A1 DE 19830159A1
Authority
DE
Germany
Prior art keywords
chip
chip module
substrate
wiring
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19830159A
Other languages
English (en)
Inventor
Harry Hedler
Gregor Feiertag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Solutions GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19830159A priority Critical patent/DE19830159A1/de
Publication of DE19830159A1 publication Critical patent/DE19830159A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Das Substrat (1) ist mit dem Gesicht, also der Verdrahtung (2), nach unten angeordnet, so daß die Kontaktierung (3) zur nächsthöheren Architekturebene an der die Unterseite des Chipmoduls bildenden Oberfläche (4) der Verdrahtung (2) erfolgt, wobei daß Substrat (1) chipmoduloberseitig zumindest stellenweise mit Aussparungen (5) bis zur durch die Aussparungen (5) freigelegten Verdrahtung (2) hinunter versehen ist. Dadurch lassen sich extrem hohe Kontaktdichten zum Motherboard herstellen.

Description

Die Erfindung betrifft ein Chipmodul mit einem Substrat als Träger für eine ein- oder mehrlagige hochdichte Verdrahtung (High Density Interconnect), die durch eine in Dünnfilmtech­ nik aufgebrachte Sequenz von strukturierten Metall- und Iso­ lationsebenen gebildet ist, und mit mindestens einem Chip, dessen elektrische Verbindung zu an der Unterseite des Chip­ moduls angeordneten Kontaktierungen zur nächsthöheren Archi­ tekturebene durch das Substrat hindurch erfolgt.
Mit den zunehmend kleiner und schneller werdenden integrier­ ten Schaltungen wachsen auch die Herausforderungen an ihre Aufbau-, Verbindungs- und Häusungstechnik. Eine Entwicklung in diese Richtung ist seit einiger Zeit als Multichipmodule bekannt. Durch diese Module wird ein Zwischenträgersubstrat mit hoher Verdrahtungsdichte als zusätzliche Ebene in die Hierarchie des Systemaufbaus eingeführt. Typisch dabei sind die Verwendung mehrerer ungehäuster Chips und eine hohe Flä­ chenbelegung des Multichip-Substrats. Eine ähnliche bekannte Neuentwicklung betrifft Single Chip Packages (SCP), bei dem ein einzelner ungehäuster Chip auf ein Zwischenträgersubstrat aufgebracht wird, das kaum größer als die Chipfläche ist und bei dem dann die platzsparende Kontaktierung zur nächsten Ar­ chitekturebene direkt unter der Chipfläche genutzt wird.
Bei den genannten Standard-Packages für Chips nehmen die Bauformen QFP und BGA einen herausragenden Platz ein. QFP- (Quad-Flat-Pack)Gehäuse sind für Pin Counts bis zu etwa 200 erfolgreich einsetzbar. Die weit verbreiteten QFP-Packages bekommen jedoch zunehmend Konkurrenz durch einen anderen Ge­ häusetyp, die Ball-Grid-Arrays (BGA). Dabei bilden kleine Lotkugeln, die flächig in einem relativ groben Raster (Pitch: ca. 1 bis 1,5 mm) auf der Unterseite des Moduls aufgebracht sind, die Anschlüsse. Dadurch können einerseits wegen des re­ lativ groben Rasters die Fein-Pitch-Probleme, die beim QFP- Package (Pitch: 0,5 mm) beispielsweise beim Löten auftreten, vermieden werden, andererseits ermöglicht die flächige Anord­ nung der Kontakte trotz gröberen Rasters noch ein mehrfaches der Anschlußzahlen, die bei den üblichen, linear nebeneinan­ der um den Außenrand des Moduls angeordneten Anschlüssen er­ reicht werden. Ein wesentlicher Vorteil der BGA ist also die flächige Herausführung der Pins auf der Unterseite des Gehäu­ ses. Die heute erhältlichen BGA-Packages verwenden als Trä­ gersubstrat fast ausschließlich eine konventionelle, lami­ nierte Leiterplatte, was seinen Grund vor allem darin hat, daß die erforderlichen Durchkontaktierungen vom Leiterbahnsy­ stem auf der Oberseite des Substrats zu den auf der Untersei­ te befindlichen Lötanschlüssen (Lotkugeln) bei Leiterplatten technologisch gut beherrschbar sind.
Wesentliche Leistungsmerkmale der heutigen Packages sind die laterale Abmessung, die Bauhöhe, der Pitch in der nächsten Architekturebene, die Wärmeabführung und die Strahlungseigen­ schaften. Für hohe Pin Counts sind die flächenmäßigen Durch­ kontaktierungen mittels BGA eine Notwendigkeit. Damit entste­ hen Anforderungen an die Erhöhung der Verdrahtungsdichte des Interconnect und an die Dichte der zur Mutterplatine führen­ den Kontaktierungen. Bisherige Lösungen von BGA in Laminat­ technik versagen in der Dichte der Leitungen und Kontaktie­ rung bis nahezu eine Größenordnung. Auch der Übergang von den bisher üblichen Substratmaterialien Silizium oder Keramik zu metallischen Substraten bringt in dieser Hinsicht keinen aus­ reichenden Fortschritt, weil Aspektverhältnisse zwischen der Dicke des Trägermaterials (Metall) und der Abstände der Pins bzw. Balls eingehalten werden müssen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Chipmodul der eingangs genannten Art zu schaf­ fen, mit dem insbesondere extrem hohe Kontaktdichten zur Mut­ terplatine herstellbar sind.
Diese Aufgabe wird bei einem Chipmodul der eingangs genannten Art dadurch gelöst, daß das Substrat mit dem Gesicht, also der Verdrahtung, nach unten angeordnet ist, so daß die Kon­ taktierung zur nächsthöheren Architekturebene an der die Un­ terseite des Chipmoduls bildenden Oberfläche der Verdrahtung erfolgt, und daß das Substrat chipmoduloberseitig zumindest stellenweise mit Aussparungen bis zur durch die Aussparungen freigelegten Verdrahtung hinunter versehen ist.
Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispie­ len im Zusammenhang mit den Figuren der Zeichnung näher er­ läutert. Es zeigen:
Fig. 1 im oberen Teil eine Draufsicht auf ein Modul, dessen erfindungsgemäße Details aus der seit­ lichen Schnittdarstellung im unteren Teil hervorgehen,
Fig. 2 und 3 zwei weitere Ausführungsformen des erfin­ dungsgemäßen Moduls in der gleichen Darstel­ lung wie der untere Teil von Fig. 1.
Im unteren Teil der Fig. 1 ist zu erkennen, daß das Substrat 1 durch bekannte Strukturtechniken der Dünnfilmtechnik auf einer Seite mit einer Verdrahtung 2, also einem Leiterbahnsy­ stem 6, 7 versehen ist und daß das Substrat 1 mit der Ver­ drahtung 2 mit dem Gesicht nach unten angeordnet ist, so daß sich an der nach unten gerichteten Oberfläche 4 der Verdrah­ tung 2 die Pads 3 und die Lotkugeln 11 der Kontaktierung zur Mutterplatine aufbringen lassen. Aufgrund der sehr geringen minimalen Strukturgrößen der Dünnfilmtechnik (Leitungsbreiten, Pads, und Via beherrschbar bis zu 10 µm Größe) lassen sich somit extrem hohe Kontaktdichten herstel­ len. Die Kontaktierung zur Mutterplatine kann z. B. durch Lö­ ten oder Kleben erfolgen.
Die Verbindung der Verdrahtung 2 zum Chip 8 wird realisiert, indem an den Kanten des Chips 8 (vgl. Fig. 1 und 2) oder insgesamt unterhalb des Chips 8 (vgl. Fig. 3) Aussparungen 5 hergestellt werden. Besonders einfach lassen sich derartige Aussparungen bei einem metallischen Substrat 1 durch die be­ kannten Ätztechniken für mikrostrukturierbare Substrate her­ stellen.
Die elektrische Kontaktierung zwischen den Pads 13 des Chips 8 und den in der Verdrahtung 2 vorgesehenen Kontaktstellen 9 (gleiche Anzahl und Geometrie) kann beispielsweise durch die bekannten Verfahren Drahtbonden (Chip face up) oder durch Flip-Chip-Technik (Chip face down) oder auch durch Stud-Bond- Technik erfolgen. Die Abdeckung des so entstandenen Chipmo­ duls mit einem oder mehreren Chips 8 kann sowohl durch das in der Massenfertigung übliche Overmold-Gehäuse 10 erfolgen, vgl. Fig. 2, oder auch durch eine Häusung 10 durch Ausgießen (glop top), vgl. Fig. 3, erreicht werden.
Die erfindungsgemäßen Chipmodule haben ausgesprochen vorteil­ hafte Eigenschaften:
  • - einen sehr hohen Chipbedeckungsgrad (lateral minimale Aus­ dehnung);
  • - eine sehr geringe Bauhöhe (vertikal minimale Höhe);
  • - eine extrem hohe Dichte der Durchführungen des Intercon­ nect.

Claims (9)

1. Chipmodul mit einem Substrat als Träger für eine ein- oder mehrlagige hochdichte Verdrahtung (High Density Intercon­ nect), die durch eine in Dünnfilmtechnik aufgebrachte Sequenz von strukturierten Metall- (6) und Isolationsebenen (7) ge­ bildet ist, und mit mindestens einem Chip (8), dessen elek­ trische Verbindung zu an der Unterseite des Chipmoduls ange­ ordneten Kontaktierungen (3) zur nächsthöheren Architekture­ bene durch das Substrat (1) hindurch erfolgt, dadurch gekennzeichnet, daß das Substrat (1) mit dem Gesicht, also der Verdrahtung (2), nach unten angeordnet ist, so daß die Kontaktierung (3) zur nächsthöheren Architekturebene an der die Unterseite des Chipmoduls bildenden Oberfläche (4) der Verdrahtung (2) er­ folgt, und daß das Substrat (1) chipmoduloberseitig zumindest stellenweise mit Aussparungen (5) bis zur durch die Ausspa­ rungen (5) freigelegten Verdrahtung (2) hinunter versehen ist.
2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die elektrische Verbindung der Verdrahtung (2) zum Chip (8) durch die Aussparungen (5) im Substrat (1) hindurch an den freigelegten Kontaktstellen (9) der Verdrahtung (2) er­ folgt.
3. Chipmodul nach Anspruch 2, dadurch gekennzeichnet, daß die Aussparungen (5) reihenförmig in der Peripherie des Chipmoduls angeordnet sind.
4. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (1) unter und um den Chip (8) herum so groß­ flächig ausgespart ist, daß der Chip (8) als Ganzes im Substrat (1) versenkt ist und unmittelbar auf einer chipmodu­ loberseitigen Oberfläche der Verdrahtung (2) angeordnet ist.
5. Chipmodul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Substrat (1) und Chip (8) einseitig overmolded (10) sind.
6. Chipmodul nach Anspruch 4, dadurch gekennzeichnet, daß die chipseitige Häusung (10) durch Ausgießen (glop top) erfolgt ist.
7. Chipmodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Substratmaterial aus Metall besteht, und daß das Ma­ terial der Aussparungen (5) durch Ätztechnik entfernt ist.
8. Chipmodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Verdrahtung (2) chipmodulunterseitig außer an den Kontaktierungen (3) zur nächsthöheren Architekturebene mit einer Isolationsschicht (7) abgedeckt ist.
9. Chipmodul nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Kontaktierungen (3) zur nächsthöheren Architekturebe­ ne jeweils eine Lotkugel (11) umfassen, die chipmodulunter­ seitig als Ball Grid Array, BGA, angeordnet sind.
DE19830159A 1998-07-06 1998-07-06 Chipmodul mit einem Substrat als Träger für eine ein- oder mehrlagige hochdichte Verdrahtung (High Density Interconnect) Ceased DE19830159A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19830159A DE19830159A1 (de) 1998-07-06 1998-07-06 Chipmodul mit einem Substrat als Träger für eine ein- oder mehrlagige hochdichte Verdrahtung (High Density Interconnect)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19830159A DE19830159A1 (de) 1998-07-06 1998-07-06 Chipmodul mit einem Substrat als Träger für eine ein- oder mehrlagige hochdichte Verdrahtung (High Density Interconnect)

Publications (1)

Publication Number Publication Date
DE19830159A1 true DE19830159A1 (de) 2000-01-20

Family

ID=7873130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19830159A Ceased DE19830159A1 (de) 1998-07-06 1998-07-06 Chipmodul mit einem Substrat als Träger für eine ein- oder mehrlagige hochdichte Verdrahtung (High Density Interconnect)

Country Status (1)

Country Link
DE (1) DE19830159A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732908B2 (en) * 2002-01-18 2004-05-11 International Business Machines Corporation High density raised stud microjoining system and methods of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751561A1 (de) * 1994-03-18 1997-01-02 Hitachi Chemical Co., Ltd. Herstellungsverfahren einer halbleiterpackung und halbleiterpackung
EP0865082A1 (de) * 1995-11-28 1998-09-16 Hitachi, Ltd. Halbleiteranordnung, herstellungsverfahren dafür und verpacktes substrat

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751561A1 (de) * 1994-03-18 1997-01-02 Hitachi Chemical Co., Ltd. Herstellungsverfahren einer halbleiterpackung und halbleiterpackung
EP0865082A1 (de) * 1995-11-28 1998-09-16 Hitachi, Ltd. Halbleiteranordnung, herstellungsverfahren dafür und verpacktes substrat

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HEITMANN, R.: Die dementaren Verbindungen. In: productronic 7-1995, S. 26, 28, 30, 32 u. 33 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732908B2 (en) * 2002-01-18 2004-05-11 International Business Machines Corporation High density raised stud microjoining system and methods of fabricating the same

Similar Documents

Publication Publication Date Title
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
DE102010016566B4 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE10138278C1 (de) Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
US6816385B1 (en) Compliant laminate connector
DE102007052515A1 (de) Halbleiterchipstapelpackung
KR100212607B1 (ko) 반도체 칩 팩키지
DE19940633A1 (de) IC-Gehäuse
EP0971405A2 (de) Verfahren zur Herstellung eines Substrates für ein Polymer Stud Grid Array
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE102004001829A1 (de) Halbleitervorrichtung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102007027378A1 (de) Elektrisch leitfähige Verbindung, elektronisches Bauelement und Verfahren zu deren Herstellung
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102018112828B4 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
US6320127B1 (en) Method and structure for reducing the incidence of voiding in an underfill layer of an electronic component package
DE102004010614B4 (de) Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben
DE10301510A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: TYCO ELECTRONICS LOGISTICS AG, STEINACH, CH

8128 New person/name/address of the agent

Representative=s name: KLUNKER, SCHMITT-NILSON, HIRSCH, 80797 MUENCHEN

8131 Rejection