JP3830125B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP3830125B2
JP3830125B2 JP2000070211A JP2000070211A JP3830125B2 JP 3830125 B2 JP3830125 B2 JP 3830125B2 JP 2000070211 A JP2000070211 A JP 2000070211A JP 2000070211 A JP2000070211 A JP 2000070211A JP 3830125 B2 JP3830125 B2 JP 3830125B2
Authority
JP
Japan
Prior art keywords
wiring
bump electrode
bump
insulating film
film substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000070211A
Other languages
English (en)
Other versions
JP2001267359A (ja
Inventor
哲哉 横井
守彦 池水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000070211A priority Critical patent/JP3830125B2/ja
Priority to US09/803,947 priority patent/US6495922B2/en
Priority to CNB011216867A priority patent/CN1193426C/zh
Publication of JP2001267359A publication Critical patent/JP2001267359A/ja
Application granted granted Critical
Publication of JP3830125B2 publication Critical patent/JP3830125B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、インターポーザにフィルム状の薄い絶縁基板を使用する半導体装置に関し、とくに薄型の半導体パッケージやＲＦＩＤ（無線周波数識別：Radio Frequency Identification）装置のアンテナ回路基板に使用されるものである。
【０００２】
【従来の技術】
従来、フィルムタイプのインターポーザを用いた半導体装置は、複数の接続電極が形成された半導体素子（以下、チップという）と、前記接続電極に接合された突起状のバンプ電極と、金属箔をパターニングして得られた配線を支持する絶縁フィルム基板からなるインターポーザとから構成され、バンプ電極と配線とは接合されている。半導体装置に使用されるフィルムタイプのインターポーザは、数種類ある。一般的にはＦＰＣ（Flexible Printed Circuit board）と呼ばれ、絶縁性のポリイミドフィルムやＰＥＴフィルム上に銅やアルミニウムなどの金属箔を貼り付け、これをエッチングによりリードからなる配線を回路形成するものである。このフィルム基板へのチップの接続方法にはチップの電極部（パッド電極）に金属製の突起（バンプ）を形成し、ＡＣＦ（異方性導電フィルム）などにより接続方法が揚げられる。
【０００３】
図１５は、従来のチップ斜視図及びそのＡ−Ａ′線部分の断面図である。シリコン半導体などのチップ１０１主面にはその周辺領域にアルミニウムなどからなる複数の接続電極（パッド）１０２が形成され、その上には、金メッキによりなるメッキバンプ１０３が形成されている。このバンプの形成方法は、バリアメタルと言われる導電性膜を形成し、その上に、フォトレジストによるメッキマスクを形成し、これをマスクとして、バリアメタルの上に電気メッキにより選択的にバンプ（突起）を形成した後、不要な部分のバリアメタル層を除去する方法である。図１６は、別の従来のチップ斜視図及びそのＡ−Ａ′線部分の断面図である。シリコン半導体などのチップ１０１主面にはその周辺領域にアルミニウムなどからなる複数の接続電極１０２が形成され、その上にはスタッドバンプ１０４が形成されている。スタッドバンプ１０４は、Ａｕワイヤなどをスタッドボンディングにより形成し、この上部を平坦化処理してなるものである。このスタッドバンプの形成方法は、Ａｕワイヤの先端にトーチ棒という電極を置き、この間に高電圧をかけてスパーク放電を起こさせ、この時の発熱によりＡｕワイヤの先端を球状にして、これをボンディングツール（キャピラリ）によりチップに形成された接続電極に圧着接続した後、余分なワイヤを引いてその先端を平坦処理するものである。
【０００４】
図１７は、アルミニウム配線が形成された絶縁フィルム基板にＡＣＦを貼り付けた状態の斜視図及びそのＡ−Ａ′線部分の断面図である。ポリイミドフィルムなどの絶縁フィルム基板１０５の上には接着剤層１０８が形成され、この接着剤層１０８によりアルミニウム配線１０６が形成されている。そして、アルミニウム配線１０６を構成するリード先端を被覆するように接着剤層１０８上にＡＣＦ１０７が形成されている。図１８は、図１５又は図１６の方法で形成されたバンプを有するチップを絶縁フィルム基板にＡＣＦを貼り付け、その後加圧・圧着により配線にバンプを電気的に接続した状態を説明する絶縁フィルム基板の斜視図及びＡ−Ａ′線部分の断面図であり、図１９は、図１８の接続部分の拡大断面図である。バンプ１０４を有するチップ１０１をフリップチップで絶縁フィルム基板１０５の配線１０６と位置合わせを行い、加熱、加圧圧着することにより、ＡＣＦ１０７の樹脂硬化を併用しながらチップ１０１の接着とバンプ（スタッドバンプ）１０４とアルミニウム配線１０６との接続を行う。スタッドバンプ１０４とアルミニウム配線１０６との電気的接続は、ＡＣＦ１０７の内部に分散する金属粒子１０９により行われる。
【０００５】
【発明が解決しようとする課題】
前述のようにチップの接続電極に形成されたバンプと絶縁フィルム基板との接続は、ＡＣＦ内に添加された金属粒子を介する接触により達成される。使用されるＡＣＦは、例えば、日立化成製ＦＣ２６２Ｂの場合、主成分である樹脂が１８０℃、３０秒程度で硬化し、また、金属粒子として粒径約５〜２０μｍのＮｉ粒子が適量混入されているので絶縁フィルム基板のアルミニウム配線とチップ上のバンプとの接続を行う。チップと絶縁フィルム基板とを加熱、加圧圧着することにより、絶縁フィルム基板のアルミニウム配線にＮｉ粒子が突き刺さることにより、アルミニウム表面に形成されていた酸化皮膜を破って導通を得ることができる。しかし、温度サイクル試験のような信頼性試験を行った場合、酸化し易いアルミニウム材の表面には新たに酸化皮膜が形成され、導通不良に至る不具合が発生する。また、異方性導電樹脂にはフィルムタイプの他にペーストタイプもあるが、これは金属粒子が入っていることにより沈降などの問題により接続歩留まりを低下させる要因となっている。
【０００６】
次に、図２０乃至図２２を参照して他の問題を説明する。図２０は、従来のアルミニウム配線を両面に有する絶縁フィルム基板にチップをフリップチップ接続した斜視図、図２１は、両面配線の絶縁フィルム基板に穴加工を行なってスルーホールメッキにより接続した状態の断面図である。図２２は、両面配線の絶縁フィルム基板に両面から機械的に挟むことによりかしめ接続した状態の断面図である。図２０は、裏面配線を透視的に表示してあり、絶縁フィルム基板１０５の裏面を示したものであり、裏面にはアルミニウムなどの裏面配線１１０が形成されている。チップが搭載された主面に形成されたアルミニウム配線と裏面配線１１０とはかしめ１１１により接続されている。図２１の方法では、絶縁フィルム基板１０５の両面に形成された銅配線１１２を貫通するように貫通孔を形成し、この貫通孔内面にメッキ層１１３を施すことにより両配線１１２を電気的に接続する。メッキ処理が必要なので製造コストが非常に高くなる。また、メッキ処理に適応できないのでアルミニウム配線を使用することができない。図２２の方法では、機械的に挟み接続をするのでアルミニウム配線を用いることができるがこの加工を行うためには最低２ｍｍ平方以上のエリアが必要なので加工数の制限が生じる。
【０００７】
このかしめと同様な方法として溶接（スポット溶接）という方法もあるが、この方法も最低限２ｍｍ平方以上のエリアが必要なので同様な問題が生じる。
本発明は、このような事情によりなされたものであり、インターポーザである絶縁フィルム基板の配線にチップの電極面に形成したバンプを使用して配線表面に接触させる方法により高い接続性を得ることができ、また、チップの接続電極に形成するバンプを絶縁フィルム基板に形成した両面又は３層以上の配線を貫通させて配線層相互の接続をも同時に達成させる半導体装置及びその製造方法を提供する。
【０００８】
【課題を解決するための手段】
本発明は、インターポーザである絶縁フィルム基板の配線にチップの電極面に形成した鋭い形状のバンプ又は切り込み加工を施したバンプを使用して配線表面に形成された酸化皮膜や汚れを破りながら接触させることを特徴とする。材料の新生面を出すことにより高い接続性を得ることができる。また、チップの接続電極に形成するバンプを絶縁フィルム基板に形成した両面又は３層以上の配線を貫通させて配線層相互の接続をも同時に達成させることを特徴とする。
本発明の半導体装置の製造方法は、半導体素子主面に設けられた接続電極に突起状のバンプ電極を接合する工程と、前記バンプ電極の先端を鋭くする加工をする工程と、金属箔をパターニングして得られた配線を支持する絶縁フィルム基板から構成されたインターポーザを形成する工程と、前記バンプ電極を前記配線を構成するリードにフリップチップ接続する工程とを具備し、前記絶縁フィルム基板は、裏面にも配線を有し、前記バンプ電極を前記配線を構成するリードにフリップチップ接続する工程において、前記バンプ電極は、前記裏面に突き抜けて前記裏面の配線と電気的に接続されることを特徴としている。
また、本発明の半導体装置の製造方法は、半導体素子主面に設けられた接続電極に突起状の金バンプ電極を接合する工程と、前記バンプ電極の先端を切り込み加工をする工程と、金属箔をパターニングして得られた配線を支持する絶縁フィルム基板から構成されたインターポーザを形成する工程と、前記バンプ電極を前記配線を構成するリードにフリップチップ接続する工程とを具備したことを特徴としている。
【０００９】
本発明の半導体装置は、複数の接続電極が形成された半導体素子と、前記接続電極に接合された突起状のバンプ電極と、金属箔をパターニングして得られた配線を支持する絶縁フィルム基板から構成されたインターポーザとを具備し、前記バンプ電極は、その先端が鋭い構造を有し、且つ前記配線を構成するリードにフリップチップ接続され、前記バンプ電極先端は、前記絶縁フィルム基板の裏面に突出している構造であり、前記絶縁フィルム基板の裏面に突き抜けた前記バンプ電極先端は、前記裏面に形成された配線に電気的に接続されていることを特徴としている。前記バンプ電極は、スタッドバンプからなるようにしても良い。前記バンプ電極は、金、はんだ、銅、アルミニウムのいずれかを用いるようにしても良い。前記絶縁フィルム基板に形成された配線は、アルミニウム配線、銅配線、金配線、銀配線、導電性ペースト膜のいずれかを用いるようにしても良い。前記絶縁フィルム基板に形成された配線は、アルミニウム配線を用い、前記バンプ電極には金を用いても良い。
また、本発明の半導体装置は、複数の接続電極が形成された半導体素子と、前記接続電極に接合された突起状の金バンプ電極と、金属箔をパターニングして得られた配線を支持する絶縁フィルム基板から構成されたインターポーザとを具備し、前記バンプ電極は、その先端が切り込み構造を有し、且つ前記配線を構成するリードにフリップチップ接続され、前記バンプ電極先端は、前記リード内部に延在する構造を有していることを特徴としている。前記バンプ電極は、メッキバンプからなるようにしてもよい。
【００１０】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図１０を参照して第１の実施例を説明する。
図１は、メッキ法により形成したＡｕバンプを有するチップの斜視図及びＡ−Ａ′線部分の断面図、図２は、Ａｕバンプを加工する金属製ツールの断面図、図３は、切り込み加工されたＡｕバンプを有するチップの斜視図及びＡ−Ａ′線部分の断面図、図４は、ボンディングワイヤからスタッドバンプをチップ上に形成する方法を説明する断面図、図５は、スタッドバンプの先端のワイヤを引き抜いた状態のチップの斜視図及びＡ−Ａ′線部分の断面図、図６は、図３で形成したＡｕバンプを有するチップをアルミニウム配線を有する絶縁フィルム基板にフリップチップ接続した状態を示す断面図、図７は、図４において形成したスタッドバンプを有するチップをアルミニウム配線を有する絶縁フィルム基板にフリップチップ接続した状態を示す断面図、図８は、メッキやスタッドバンプで形成したＡｕバンプを各種のツールで切り込みなどの加工処理したバンプの斜視図及びＡ−Ａ′線部分の断面図、図９は、メッキバンプの形成方法を説明するバンプ断面図、図１０は、絶縁フィルム基板にチップをフリップチップ接続する際の熱硬化性樹脂の接着剤を挟んで実装した状態を示す斜視図及びＡ−Ａ′線部分の断面図である。
【００１１】
まず、図１乃至図３を参照して鋭い形状もしくは切り込みなどに加工処理されたバンプの形成方法を説明する。
図１は、メッキ法により形成したＡｕバンプである。シリコン半導体などのチップ１主面にはその周辺領域にアルミニウムなどからなる複数の接続電極（パッド）２が形成され、その上には金メッキによりなるメッキバンプ３が形成されている。このメッキバンプの形成方法は、バリアメタル層を形成し、その上にフォトレジストによるメッキマスクを形成し、これをマスクとしてバリアメタルの上に電気メッキにより選択的にバンプを形成した後、不要部分のバリアメタル層を除去するものである。図１に示すメッキバンプ３に対して、図２のタングステンカーバイトなど金属製ツール１４をバンプ３に押し付ける、もしくは、叩くことにより図３に示す接続電極２上にバンプ（加工済みバンプ）１５を得ることができる。
一方、スタッドバンプは、図４に示すツールにより形成される。
【００１２】
このスタッドバンプ１９の形成方法は、Ａｕワイヤの先端にトーチ棒１８という電極を置き、この間に高電圧をかけてスパーク放電を起こさせ、この時の発熱によりＡｕワイヤの先端を球状１７にして、これをボンディングツール（キャピラリ）１６によりチップ１に形成された接続電極２に圧着接続した後、余分なワイヤを引いて形成するものである。スタッドバンプ１９は、ワイヤが引きちぎられてワイヤから分離されるので、スタッドバンプ１９の先端部分は、鋭い形状になっている。
図５は、スタッドバンプを有するチップ斜視図及びそのＡ−Ａ′線部分の断面図である。シリコン半導体などのチップ１主面にはその周辺領域にアルミニウムなどからなる複数の接続電極２が形成され、その上にはスタッドバンプ１９が形成されている。
次に、チップをアルミニウム配線を有する絶縁フィルム基板へ搭載する方法を説明する。図３に示すチップは、絶縁フィルム基板にフリップチップで加熱、加圧圧着する。
【００１３】
図６は、チップを絶縁フィルム基板に搭載した状態を示す断面図である。絶縁フィルム基板１の上には接着剤８によりアルミニウム配線６が取り付けられている。この上に図３のチップ１を加工済みのＡｕバンプ１５がアルミニウム配線６に当接するように載置する。そして、両者を加熱、加圧することにより、バンプ１５がアルミニウム配線６の内部に突き刺さる。加工された先端が変形し、食い込むことによりアルミニウム配線６との機械的な接続も向上する。
このとき、金属製のバンプは、アルミニウム配線の表面に形成されている酸化皮膜を破りながら、さらに、バンプの突起形状が変形して押し付けられることにより新鮮な界面を作りながら接触する。又、その接触面は、従来例のＡＣＦの金属粒子のような他の材料を介することなく、純粋にＡｕとアルミニウムの接触となるために、その後の加熱処理（例えば、１５０℃、２時間）によりＡｕ−アルミニウム合金を形成させることができ、信頼性の高い接続が可能になる。
【００１４】
図７は、スタッドバンプを有するチップを絶縁フィルム基板に搭載した状態を示す断面図である。絶縁フィルム基板１の上には接着剤８によりアルミニウム配線６が取り付けられている。この上に図４又は図５に示すチップ１をＡｕバンプ１９がアルミニウム配線６に当接するように載置する。そして、両者を加熱、加圧することにより、バンプ１９がアルミニウム配線６の内部に突き刺さる。加工された先端が変形し、アルミニウム内部に食い込むことによりアルミニウム配線６との機械的な接続も向上する。
この様な方法により電気的な接続を得ることができるが、絶縁フィルム基板にチップを保持することと、より安定した固定を得るために、絶縁フィルム基板に熱硬化性の接着剤を塗布し、チップを接続時の加熱、加圧圧着で同時に硬化させる方法を行う。図１０は、この状態を説明した絶縁フィルム基板の斜視図及びＡ−Ａ′線部分の断面図である。図に示すように、アルミニウム配線６とバンプ１５との接続部が配置されたチップ１と絶縁フィルム基板５上の接着剤８との間には熱硬化性の接着剤２３が充填されていることになる。
【００１５】
バンプは、アルミニウム配線への突き破りにより接触するものであるが、Ｃｕ配線（メッキも含む）のような硬い材質による配線回路でもこれらの形状の金属製バンプにより、その表面に形成されている汚れを破る効果が得られ、高い接続信頼性を得ることができる。
次に、図８及び図９を参照して、バンプ先端の他の加工例を説明する。
バンプ１５の先端は、十字状の溝が形成されている（図８（ａ））。また、バンプ１５表面の対角線に沿って溝が形成されている（図８（ｂ））。また、バンプ１５表面の対向する２辺の角が削られている（図８（ｃ））。図９は、メッキ法によるバンプ先端の加工方法を説明する断面図である。絶縁フィルム基板１上の接続電極２を開口するように第１のフォトレジスト２０を形成し、同様に、絶縁フィルム基板１上の接続電極２を開口するように第１のフォトレジスト２０上に第２のフォトレジスト２１を形成する。第２のフォトレジスト２１の開口部は第１のフォトレジスト２０の開口部より大きく形成されている（図９（ａ））。これらフォトレジストを施してからメッキ処理を行ってフォトレジスト２０、２１を除去すると接続電極２上に先端部の面積の広い（加工済みした）メッキバンプ２２が形成される（図９（ｂ））。
【００１６】
次に、図１１乃至図１４を参照して第２の実施例を説明する。図１１は、突起を有するスタッドバンプを備えたチップの斜視図及びＡ−Ａ′線部分の断面図、図１２は、図１１で形成した突起を有するスタッドバンプを備えたチップをアルミニウム配線を有する絶縁フィルム基板にフリップチップ接続した状態を示す断面図、図１３は、絶縁フィルム基板の両面の配線を接続させて再配線させた状態の絶縁フィルム基板主面及び裏面の斜視図、図１４は、絶縁フィルム基板に２個のチップを搭載したマルチチップパッケージの主面及び裏面を示す斜視図である。図１１は、チップの接続電極に形成したスタッドバンプに突起を形成することに特徴がある。このときのスタッドバンプは、絶縁フィルム基板を貫通させるために鋭い先端と高さを５０μｍ〜１００μｍ程度にする。メッキバンプの場合でも図８に示した方法で先端を鋭くすることができる。シリコン半導体などのチップ１主面にはその周辺領域にアルミニウムなどからなる複数の接続電極２が形成され、その上には図５のスタッドバンプ１９より首の長いスタッドバンプ２５が形成されている。
【００１７】
チップを接続する絶縁フィルム基板は、両面にアルミニウム配線を形成する。スタッドバンプが容易に貫通することができるように３０μｍ〜１００μｍ程度に薄いものを使用する。また、絶縁フィルム基板の基材には、例えば、ポリエチレン、液晶ポリマー、加熱により軟化するＰＥＴ、ＰＶＣなどの柔らかい材料を用いる。この絶縁フィルム基板にチップをバンプと配線とが当接するように接触させて、加熱、加圧圧着して両者の電気的な接続を行う。絶縁フィルム基板５両面にはアルミニウム配線が形成されている。この主面のアルミニウム配線６と裏面のアルミニウム配線１０とは、絶縁フィルム基板を貫通したスタッドバンプ２５により互いに電気的に接続されている（図１２）。接続能力及び信頼性を向上させるために裏面に突き抜けたスタッドバンプ２５を潰しても良い。
【００１８】
図１４及び図１５は、この実施例の両面接続を利用したパッケージを示している。この実施例に示した方式により、両面接続が可能となり、アルミニウム配線を有する絶縁フィルム基板によるマルチチップパッケージ（ＭＣＰ）が可能になる。図１４に示した絶縁フィルム基板５には主面にアルミニウム配線６が形成されている。チップ１のバンプは、絶縁フィルム基板５のアルミニウム配線６と接続され、チップ１は、チップ保持用接着剤２３により固定されている。裏面にはアルミニウム配線１０が形成され、両面の配線は、図１２に示すバンプ２５により電気的に接続されている。
【００１９】
図１４に示した絶縁フィルム基板５には主面にアルミニウム配線６が形成され２つのチップ１、１′が形成されている。チップ１、１′のバンプは、絶縁フィルム基板５のアルミニウム配線６の接続され、チップ１、１′は、チップ保持用接着剤２３により固定されている。裏面にはアルミニウム配線１０が形成され、両面の配線は、図１２に示すバンプ２５により電気的に接続されている。これらのパッケージは、薄型の半導体パッケージやＲＦＩＤ装置のアンテナ回路基板に応用される。
【００２０】
【発明の効果】
本発明は、以上の構成により、インターポーザである絶縁フィルム基板の配線にチップの電極面に形成した鋭い形状のバンプ又は切り込み加工を施したバンプを使用して配線表面に形成された酸化皮膜や汚れを破りながら接触させることで材料の新生面を出し、より高い接続性を得ることや接触したバンプが配線材料内部で変形することで機械的強度を向上させることができる。また、チップの接続電極に形成するバンプを絶縁フィルム基板に形成した両面又は３層以上の配線を貫通させて配線層相互の接続をも同時に達成させることができる。
【図面の簡単な説明】
【図１】 本発明のメッキ法により形成したＡｕバンプを有するチップの斜視図及びＡ−Ａ′線部分の断面図。
【図２】 本発明のＡｕバンプを加工する金属製ツールの断面図。
【図３】 本発明の切り込み加工されたＡｕバンプを有するチップの斜視図及びＡ−Ａ′線部分の断面図。
【図４】 本発明のボンディングワイヤからスタッドバンプをチップ上に形成する方法を説明する断面図。
【図５】 本発明のスタッドバンプの先端のワイヤを引き抜いた状態のチップの斜視図及びＡ−Ａ′線部分の断面図。
【図６】 図３で形成したＡｕバンプを有するチップをアルミニウム配線を有する絶縁フィルム基板にフリップチップ接続した状態を示す断面図。
【図７】 図４で形成したスタッドバンプを有するチップをアルミニウム配線を有する絶縁フィルム基板にフリップチップ接続した状態を示す断面図。
【図８】 本発明のメッキやスタッドバンプで形成したＡｕバンプを各種のツールで切り込みなどの加工処理したバンプの斜視図及びＡ−Ａ′線部分の断面図。
【図９】 本発明のメッキバンプの形成方法を説明するバンプ断面図。
【図１０】 本発明の絶縁フィルム基板にチップをフリップチップ接続する際の熱硬化性樹脂の接着剤を挟んで実装した状態を示す斜視図及びＡ−Ａ′線部分の断面図。
【図１１】 本発明の突起を有するスタッドバンプを備えたチップの斜視図及びＡ−Ａ′線部分の断面図。
【図１２】 本発明の図１１で形成した突起を有するスタッドバンプを備えたチップをアルミニウム配線を有する絶縁フィルム基板にフリップチップ接続した状態を示す断面図。
【図１３】 本発明の絶縁フィルム基板の両面の配線を接続させて再配線させた状態の絶縁フィルム基板主面及び裏面の斜視図。
【図１４】 本発明の絶縁フィルム基板に２個のチップを搭載したマルチチップパッケージの主面及び裏面を示す斜視図。
【図１５】 従来のチップ斜視図及びそのＡ−Ａ′線部分の断面図。
【図１６】 従来のチップ斜視図及びそのＡ−Ａ′線部分の断面図。
【図１７】 従来のアルミニウム配線が形成された絶縁フィルム基板にＡＣＦを貼り付けた状態の斜視図及びそのＡ−Ａ′線部分の断面図。
【図１８】 図１５又は図１６の方法で形成されたバンプを有するチップを絶縁フィルム基板にＡＣＦを貼り付け、その後加圧・圧着により配線にバンプを電気的に接続した状態を説明する絶縁フィルム基板の斜視図及びＡ−Ａ′線部分の断面図。
【図１９】 図１８の接続部分の拡大断面図。
【図２０】 従来のアルミニウム配線を両面に有する絶縁フィルム基板にチップをフリップチップ接続した斜視図。
【図２１】 両面配線の絶縁フィルム基板に穴加工を行なってスルーホールメッキにより接続した状態の断面図。
【図２２】 両面配線の絶縁フィルム基板に両面から機械的に挟むことによりかしめ接続した状態の断面図。
【符号の説明】
１、１′、１０１・・・チップ、 ２、１０２・・・チップの接続電極、 ３、１０３・・・メッキバンプ、 １０４・・・スタッドバンプ、 ５、１０５・・・絶縁フィルム基板、 ６、１０、１０６、１１０・・・アルミニウム配線、 ７、１０７・・・ＡＣＦ（異方性導電性樹脂フィルム）、 ８、１０８・・・接着剤、 １２・・・銅配線、 １３・・・メッキ層、 １４・・・金属製ツール、 １５・・・加工済みバンプ、 １６・・・キャピラリ、 １７・・・球状のワイヤ、 １８・・・トーチ棒、 １９、２５・・・スタッドバンプ、 ２０、２１・・・フォトレジスト、 ２２・・・加工済みメッキバンプ、 ２３・・・チップ保持用接着剤、 １０４・・・スタッドバンプ（平坦化処理なし）、 １０９・・・金属粒子、 １１１・・・フィルムかしめ。

Claims (9)

  1. 半導体素子主面に設けられた接続電極に突起状のバンプ電極を接合する工程と、前記バンプ電極の先端を鋭くする加工をする工程と、金属箔をパターニングして得られた配線を支持する絶縁フィルム基板から構成されたインターポーザを形成する工程と、前記バンプ電極を前記配線を構成するリードにフリップチップ接続する工程とを具備し、
    前記絶縁フィルム基板は、裏面にも配線を有し、前記バンプ電極を前記配線を構成するリードにフリップチップ接続する工程において、前記バンプ電極は、前記裏面に突き抜けて前記裏面の配線と電気的に接続されることを特徴とする半導体装置の製造方法。
  2. 半導体素子主面に設けられた接続電極に突起状の金バンプ電極を接合する工程と、前記バンプ電極の先端を切り込み加工をする工程と、金属箔をパターニングして得られた配線を支持する絶縁フィルム基板から構成されたインターポーザを形成する工程と、前記バンプ電極を前記配線を構成するリードにフリップチップ接続する工程とを具備し、前記バンプ電極先端は前記リード内部に延在することを特徴とする半導体装置の製造方法。
  3. 複数の接続電極が形成された半導体素子と、前記接続電極に接合された突起状のバンプ電極と、金属箔をパターニングして得られた配線を支持する絶縁フィルム基板から構成されたインターポーザとを具備し、
    前記バンプ電極は、その先端が鋭い構造を有し、且つ前記配線を構成するリードにフリップチップ接続され、前記バンプ電極先端は、前記絶縁フィルム基板の裏面に突出している構造であり、前記絶縁フィルム基板の裏面に突き抜けた前記バンプ電極先端は、前記裏面に形成された配線に電気的に接続されていることを特徴とする半導体装置。
  4. 前記バンプ電極は、スタッドバンプからなることを特徴とする請求項３に記載の半導体装置。
  5. 前記バンプ電極は、金、はんだ、銅、アルミニウムのいずれかを用いることを特徴とする請求項３又は請求項４に記載の半導体装置。
  6. 前記絶縁フィルム基板に形成された配線は、アルミニウム配線、銅配線、金配線、銀配線、導電性ペースト膜のいずれかを用いることを特徴とする請求項３乃至請求項５のいずれかに記載の半導体装置。
  7. 前記絶縁フィルム基板に形成された配線は、アルミニウム配線を用い、前記バンプ電極には金を用いることを特徴とする請求項５又は請求項６に記載の半導体装置。
  8. 複数の接続電極が形成された半導体素子と、前記接続電極に接合された突起状の金バンプ電極と、金属箔をパターニングして得られた配線を支持する絶縁フィルム基板から構成されたインターポーザとを具備し、前記バンプ電極は、その先端が切り込み構造を有し、且つ前記配線を構成するリードにフリップチップ接続され、前記バンプ電極先端は、前記リード内部に延在する構造を有していることを特徴とする半導体装置。
  9. 前記バンプ電極は、メッキバンプからなることを特徴とする請求項８に記載の半導体装置。
JP2000070211A 2000-03-14 2000-03-14 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP3830125B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000070211A JP3830125B2 (ja) 2000-03-14 2000-03-14 半導体装置の製造方法及び半導体装置
US09/803,947 US6495922B2 (en) 2000-03-14 2001-03-13 Semiconductor device with pointed bumps
CNB011216867A CN1193426C (zh) 2000-03-14 2001-03-14 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000070211A JP3830125B2 (ja) 2000-03-14 2000-03-14 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2001267359A JP2001267359A (ja) 2001-09-28
JP3830125B2 true JP3830125B2 (ja) 2006-10-04

Family

ID=18588979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000070211A Expired - Fee Related JP3830125B2 (ja) 2000-03-14 2000-03-14 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US6495922B2 (ja)
JP (1) JP3830125B2 (ja)
CN (1) CN1193426C (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
JP3542350B2 (ja) * 2002-05-31 2004-07-14 沖電気工業株式会社 半導体装置及びその製造方法
US6897566B2 (en) * 2002-06-24 2005-05-24 Ultra Tera Corporation Encapsulated semiconductor package free of chip carrier
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US6869832B2 (en) * 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
US6908787B2 (en) * 2003-07-01 2005-06-21 Stmicroelectronics, Inc. System and method for increasing the strength of a bond made by a small diameter wire in ball bonding
CN1938721B (zh) * 2004-03-26 2012-08-22 株式会社半导体能源研究所 薄半导体器件和薄半导体器件的操作方法
JP2006032446A (ja) * 2004-07-13 2006-02-02 Toshiba Corp 半導体部品の実装方法および実装装置
US7109867B2 (en) * 2004-09-09 2006-09-19 Avery Dennison Corporation RFID tags with EAS deactivation ability
US7500307B2 (en) * 2004-09-22 2009-03-10 Avery Dennison Corporation High-speed RFID circuit placement method
US7623034B2 (en) * 2005-04-25 2009-11-24 Avery Dennison Corporation High-speed RFID circuit placement method and device
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
US7555826B2 (en) 2005-12-22 2009-07-07 Avery Dennison Corporation Method of manufacturing RFID devices
WO2008007326A2 (en) * 2006-07-10 2008-01-17 Nxp B.V. Transponder and method of producing a transponder
JP2008108849A (ja) * 2006-10-24 2008-05-08 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
KR20120093589A (ko) * 2011-02-15 2012-08-23 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
US20130020698A1 (en) 2011-07-22 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar Design for Conductive Bump
KR20140007641A (ko) * 2012-07-10 2014-01-20 에스케이하이닉스 주식회사 반도체 패키지 및 이를 이용한 적층 반도체 패키지
FR2996053A1 (fr) 2012-09-27 2014-03-28 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede.
JP6660687B2 (ja) * 2015-07-30 2020-03-11 シチズン電子株式会社 半導体素子および発光装置
US11574884B2 (en) * 2021-01-29 2023-02-07 Texas Instruments Incorporated Multi-function bond pad

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276259A (ja) * 1989-04-18 1990-11-13 Seiko Epson Corp 回路基板構造
JP3506393B2 (ja) * 1993-03-11 2004-03-15 株式会社東芝 液晶表示装置とその製造方法、プリンタとその製造方法
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JPH09172021A (ja) 1995-12-19 1997-06-30 Sony Corp 半導体装置、半導体装置の製造方法及び実装方法
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
JP3801300B2 (ja) * 1997-03-21 2006-07-26 セイコーエプソン株式会社 半導体装置の製造方法
JPH11288975A (ja) * 1998-04-03 1999-10-19 Toshiba Corp ボンディング方法及びボンディング装置
JP3594502B2 (ja) * 1998-12-01 2004-12-02 松下電器産業株式会社 半導体パッケージの製造方法及びその装置

Also Published As

Publication number Publication date
US20020011677A1 (en) 2002-01-31
CN1193426C (zh) 2005-03-16
US6495922B2 (en) 2002-12-17
JP2001267359A (ja) 2001-09-28
CN1325137A (zh) 2001-12-05

Similar Documents

Publication Publication Date Title
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
JP3625646B2 (ja) フリップチップ実装方法
KR100606945B1 (ko) 반도체 장치 및 그 제조 방법
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3925602B2 (ja) 接着材料の貼着方法及び半導体装置の製造方法
JPH1084014A (ja) 半導体装置の製造方法
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JPH0521523A (ja) 半導体装置実装用基板
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3981817B2 (ja) 半導体装置の製造方法
JP2000022300A (ja) 配線基板および電子ユニット
JPS63122133A (ja) 半導体チツプの電気的接続方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2928822B2 (ja) 半導体装置およびその接続方法
JP2008147367A (ja) 半導体装置及びその製造方法
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JPH11224918A (ja) 半導体装置及びその製造方法
JP2000100875A (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JP2000252320A (ja) 半導体装置およびその製造方法
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JPH11176878A (ja) 半導体装置、その製造方法および実装方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP2003158152A (ja) 半導体装置、半導体装置の実装体、半導体装置の製造方法、半導体装置実装体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees