JPH02276259A - 回路基板構造 - Google Patents
回路基板構造Info
- Publication number
- JPH02276259A JPH02276259A JP9777989A JP9777989A JPH02276259A JP H02276259 A JPH02276259 A JP H02276259A JP 9777989 A JP9777989 A JP 9777989A JP 9777989 A JP9777989 A JP 9777989A JP H02276259 A JPH02276259 A JP H02276259A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- pad
- metal
- tip
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 abstract description 19
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 6
- 150000004706 metal oxides Chemical class 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 239000011888 foil Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はバンプ付き基板によるテープキャリヤ
≠方式の回路基板構造に関するものである。
［従来の技術〕
バンプ付き基板によるテープキャリヤ方式の回路基板構
造において従来は、特開昭６２−２００７３８号公報に
示されているように、つまり第４図（ａ）に示すように
、フィンガ（１）の先端に形成されたバンプ（２）の表
面はバンプおよびフィンガの材料となる金属箔表面の元
あらさを利用して表面あらさを形成していた。この凹凸
は第３図に示すようにＩＣチウブ（４）上のＩＣパッド
（３）とバンプ（２）を接合する際に、パッド表面に自
然形成されているうすい金属酸化Ｍ（５）をバンプ表面
の凹凸がつきやぶって、バンプ金属とパッド金属が接触
し効率的に金属接合ならしめるために形成されているも
のである。
造において従来は、特開昭６２−２００７３８号公報に
示されているように、つまり第４図（ａ）に示すように
、フィンガ（１）の先端に形成されたバンプ（２）の表
面はバンプおよびフィンガの材料となる金属箔表面の元
あらさを利用して表面あらさを形成していた。この凹凸
は第３図に示すようにＩＣチウブ（４）上のＩＣパッド
（３）とバンプ（２）を接合する際に、パッド表面に自
然形成されているうすい金属酸化Ｍ（５）をバンプ表面
の凹凸がつきやぶって、バンプ金属とパッド金属が接触
し効率的に金属接合ならしめるために形成されているも
のである。
また、第４図（ｂ）には別の従来の方法を示す、この例
は、フィンガの材料である金属箔の元あらさを利用して
いないのでバンプ表面が平面であり、接合時にＩＣパッ
ド上の金属酸化膜をつきゃぶりにくいため接続性が悪く
接続信頼性も十分なものが得られなかった。
は、フィンガの材料である金属箔の元あらさを利用して
いないのでバンプ表面が平面であり、接合時にＩＣパッ
ド上の金属酸化膜をつきゃぶりにくいため接続性が悪く
接続信頼性も十分なものが得られなかった。
［発明が解決しようとする課題Ｊ
ところが上記の従来技術では、フィンガを形成する前の
金属箔表面の元あらさを利用してバンプ表面の凹凸を形
成する必要があったために、バンプのあらさが金属箔の
元あらさに左右されるため、より小さいあらさ、または
大きいあらさが実現しにくかった。特に接続ピッチの微
細化に対しては、細いフィンガ上に面積の小さいバンプ
を形成する必要があり、バンプ中の凹凸の数がばらつい
てバンプ毎に接合時の接触応力が異なるため同一条件下
でＩＣパッドと接続できなくなり、微細ピッチ化が困難
であった。
金属箔表面の元あらさを利用してバンプ表面の凹凸を形
成する必要があったために、バンプのあらさが金属箔の
元あらさに左右されるため、より小さいあらさ、または
大きいあらさが実現しにくかった。特に接続ピッチの微
細化に対しては、細いフィンガ上に面積の小さいバンプ
を形成する必要があり、バンプ中の凹凸の数がばらつい
てバンプ毎に接合時の接触応力が異なるため同一条件下
でＩＣパッドと接続できなくなり、微細ピッチ化が困難
であった。
また、電気メツキなどの金属箔製造上の理由により、金
属箔の表面があれでいる面がどちらか片面に限られてい
たため、バンプ形成面もこの面に限られ、したがってＩ
Ｃチップを接続する面も限定されていた。このため電子
機器の製品設計上に制約を与えていたほか、高密度実装
のための両面フィルムキャリヤ実装に用いる回路基板な
どのバンプ形成も不可能だった。
属箔の表面があれでいる面がどちらか片面に限られてい
たため、バンプ形成面もこの面に限られ、したがってＩ
Ｃチップを接続する面も限定されていた。このため電子
機器の製品設計上に制約を与えていたほか、高密度実装
のための両面フィルムキャリヤ実装に用いる回路基板な
どのバンプ形成も不可能だった。
〔課題を解決するための手段Ｊ
この発明に係る回路基板構造は、バンプ付き基板による
テープキャリヤ方式の回路基板構造において、フィンガ
リード先端部に位置して設けられたバンプ表面の形状が
平面でない形状に形成したものである。
テープキャリヤ方式の回路基板構造において、フィンガ
リード先端部に位置して設けられたバンプ表面の形状が
平面でない形状に形成したものである。
「作 用］
この発明においては、フィンガリード先端部に位置して
設けられたバンプ表面が平面でない形状に形成されてい
るから、接合時にＩＣチップの接続用ＩＣパッド上に自
然形成されている金属酸化膜を効果的に破壊しながら金
属接合が行なわれるため、接合性がよく、また接続信頼
性も向上する。
設けられたバンプ表面が平面でない形状に形成されてい
るから、接合時にＩＣチップの接続用ＩＣパッド上に自
然形成されている金属酸化膜を効果的に破壊しながら金
属接合が行なわれるため、接合性がよく、また接続信頼
性も向上する。
また、バンプ表面の凸凹の形状が、フィンガリードの材
料である金属箔の片面に形成された表面あらさによらな
いため、バンプ形成面つまりＩＣ実装面が限定されず、
電子機器の設計の自由度が大きくなるほか、両面フィル
ムキャリヤ実装等の高密度実装を実現できる。
料である金属箔の片面に形成された表面あらさによらな
いため、バンプ形成面つまりＩＣ実装面が限定されず、
電子機器の設計の自由度が大きくなるほか、両面フィル
ムキャリヤ実装等の高密度実装を実現できる。
【実 施 例Ｊ
第１図および第２図はこの発明のい（つかの実施例のバ
ンプ形状を示す斜視図である。フィンガリード（１）の
先端に表面が平面でないバンプ（２）が形成されている
。第１図（ａ）はバンプが凹状のもの、同図（ｂ）、（
Ｃ）はバンプ表面が凸状の実施例を示している。また、
第２図（ａ）はバンプが円錐台の集合、同図（ｂ）は４
角柱のくりかえし形状による実施例を示している。
ンプ形状を示す斜視図である。フィンガリード（１）の
先端に表面が平面でないバンプ（２）が形成されている
。第１図（ａ）はバンプが凹状のもの、同図（ｂ）、（
Ｃ）はバンプ表面が凸状の実施例を示している。また、
第２図（ａ）はバンプが円錐台の集合、同図（ｂ）は４
角柱のくりかえし形状による実施例を示している。
第３図はこの発明の実施例を用いてＩＣチップ（４）の
ＩＣパッド（３）とフィンガリード（１）の先端のバン
プ（２）とを接合したところの断面図である。バンプ（
２）の表面が平面でないためＩＣパッドの表面に自然形
成された金属酸化１１！（５）を効果的につきゃぶり、
バンプの金属とＩＣパッドの金属が直接接触して良い接
合状態を実現している。
ＩＣパッド（３）とフィンガリード（１）の先端のバン
プ（２）とを接合したところの断面図である。バンプ（
２）の表面が平面でないためＩＣパッドの表面に自然形
成された金属酸化１１！（５）を効果的につきゃぶり、
バンプの金属とＩＣパッドの金属が直接接触して良い接
合状態を実現している。
これらの実施例のバンプ形状は所望の形状を施したプレ
ス型１用いて、フィンガおよびバンプの材料となる金属
箔をプレス成形することで実現できるほか、第２図（ａ
）および（ｂ）に示す形状のバンプは従来技術のハーフ
エツチング方法を用いても形成できる。つまりバンプの
凸部に相当する金属箔の部分にエツチングレジスト等の
マスクをコートした後、他の部分を金属箔の厚さの半分
程度までエツチング除去し凸部を形成する方法である。
ス型１用いて、フィンガおよびバンプの材料となる金属
箔をプレス成形することで実現できるほか、第２図（ａ
）および（ｂ）に示す形状のバンプは従来技術のハーフ
エツチング方法を用いても形成できる。つまりバンプの
凸部に相当する金属箔の部分にエツチングレジスト等の
マスクをコートした後、他の部分を金属箔の厚さの半分
程度までエツチング除去し凸部を形成する方法である。
〔発明の効果Ｊ
この発明は以上説明したとおり、フィンガリード先端部
に位置して設けられたバンプ表面の形状を平面でない形
状としたため、ＩＣパッドとの接合において、パッド表
面に自然形成された金属酸化膜を効果的につきゃぶり、
バンプとの金属接合を助けるため初期接続性および接続
信頼性が向上し、電子機器の歩留まりおよび信頼性が良
くなった。
に位置して設けられたバンプ表面の形状を平面でない形
状としたため、ＩＣパッドとの接合において、パッド表
面に自然形成された金属酸化膜を効果的につきゃぶり、
バンプとの金属接合を助けるため初期接続性および接続
信頼性が向上し、電子機器の歩留まりおよび信頼性が良
くなった。
また、バンプ形成面がフィンガの片面に限定されないた
め、フィルムキャリヤ実装方式の設計の自由度が大きく
なるほか、両面フィルムキャリヤ式実装が実現でき、電
子機器の小型化、軽量化などに効果がある。
め、フィルムキャリヤ実装方式の設計の自由度が大きく
なるほか、両面フィルムキャリヤ式実装が実現でき、電
子機器の小型化、軽量化などに効果がある。
第１図（ａ）（ｂ）（ｃ）および第２図（ａ）（ｂ）は
、この発明のいくつかの実施例を示す斜視図、第３図は
この発明の実施例を示す主要断面図。第４図（ａ）（ｂ
）は従来の回路基板構造を示す斜視図。 フィンガリー バンプ ＩＣパッド ＩＣチップ 金属酸化膜 ド 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第 １
［！ｌ （Ｃ〕 笛１記（ｂ） 憶２（￥１（ｂ） 〆 扇３図 第４犯（α） 第４図（ｂ）
、この発明のいくつかの実施例を示す斜視図、第３図は
この発明の実施例を示す主要断面図。第４図（ａ）（ｂ
）は従来の回路基板構造を示す斜視図。 フィンガリー バンプ ＩＣパッド ＩＣチップ 金属酸化膜 ド 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第 １
［！ｌ （Ｃ〕 笛１記（ｂ） 憶２（￥１（ｂ） 〆 扇３図 第４犯（α） 第４図（ｂ）
Claims (1)
- バンプ付き基板によるテープキャリヤ方式の回路基板構
造において、フィンガリード先端部に位置して設けられ
たバンプ表面の形状が平面でないことを特徴とする回路
基板構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9777989A JPH02276259A (ja) | 1989-04-18 | 1989-04-18 | 回路基板構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9777989A JPH02276259A (ja) | 1989-04-18 | 1989-04-18 | 回路基板構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02276259A true JPH02276259A (ja) | 1990-11-13 |
Family
ID=14201319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9777989A Pending JPH02276259A (ja) | 1989-04-18 | 1989-04-18 | 回路基板構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02276259A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980044255A (ko) * | 1996-12-06 | 1998-09-05 | 황인길 | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 |
| US6018189A (en) * | 1997-03-31 | 2000-01-25 | Nec Corporation | Lead frame for face-down bonding |
| JP2001267359A (ja) * | 2000-03-14 | 2001-09-28 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| US6569764B1 (en) * | 1999-08-25 | 2003-05-27 | Hitachi, Ltd. | Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material |
| KR100472309B1 (ko) * | 1997-07-22 | 2005-05-27 | 삼성전자주식회사 | 빔리드본딩용메탈툴 |
| JP2008135719A (ja) * | 2006-10-31 | 2008-06-12 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| CN108493200A (zh) * | 2018-05-28 | 2018-09-04 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
-
1989
- 1989-04-18 JP JP9777989A patent/JPH02276259A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980044255A (ko) * | 1996-12-06 | 1998-09-05 | 황인길 | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 |
| US6018189A (en) * | 1997-03-31 | 2000-01-25 | Nec Corporation | Lead frame for face-down bonding |
| KR100472309B1 (ko) * | 1997-07-22 | 2005-05-27 | 삼성전자주식회사 | 빔리드본딩용메탈툴 |
| US6569764B1 (en) * | 1999-08-25 | 2003-05-27 | Hitachi, Ltd. | Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material |
| JP2001267359A (ja) * | 2000-03-14 | 2001-09-28 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP2008135719A (ja) * | 2006-10-31 | 2008-06-12 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| CN108493200A (zh) * | 2018-05-28 | 2018-09-04 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| JP2934202B2 (ja) | 配線基板における導電バンプの形成方法 | |
| JP2006295156A (ja) | 半導体モジュール及びそれの製造方法 | |
| KR20090092326A (ko) | 칩 커패시터 내장 ｐｗｂ | |
| US5731636A (en) | Semiconductor bonding package | |
| US5892277A (en) | Tab tape and semiconductor device using the tab tape | |
| JPH02276259A (ja) | 回路基板構造 | |
| KR20030016167A (ko) | 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법 | |
| JP2945291B2 (ja) | セラミック多層基板 | |
| JPH0478175B2 (ja) | ||
| JP4476474B2 (ja) | 接続材とその製造方法、および接続構造の製造方法 | |
| JPS63289844A (ja) | 半導体装置のバンプ電極 | |
| TWI307941B (ja) | ||
| JP2546342Y2 (ja) | 混成集積回路 | |
| JPH02121361A (ja) | 半導体装置用リードフレーム | |
| JPH0510365Y2 (ja) | ||
| JP3101000B2 (ja) | 接合用バンプ形成方法 | |
| JP2004087922A (ja) | 半導体パッケージ用基板とその製造方法 | |
| JPH0564854B2 (ja) | ||
| JPH02174136A (ja) | 回路基板構造 | |
| JP3858396B2 (ja) | 半導体装置の製造方法 | |
| KR100337453B1 (ko) | 써킷테이프를 이용한 반도체패키지의 제조방법 | |
| JPS616848A (ja) | 配線基板 | |
| KR200267934Y1 (ko) | 볼 그리드 어레이 인쇄회로기판 | |
| JPH03169032A (ja) | 半導体装置 |