JP2003158152A - 半導体装置、半導体装置の実装体、半導体装置の製造方法、半導体装置実装体の製造方法 - Google Patents
半導体装置、半導体装置の実装体、半導体装置の製造方法、半導体装置実装体の製造方法Info
- Publication number
- JP2003158152A JP2003158152A JP2001356263A JP2001356263A JP2003158152A JP 2003158152 A JP2003158152 A JP 2003158152A JP 2001356263 A JP2001356263 A JP 2001356263A JP 2001356263 A JP2001356263 A JP 2001356263A JP 2003158152 A JP2003158152 A JP 2003158152A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- insulating layer
- chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ接続の生産性を向上すること
が可能な半導体装置、半導体装置の実装体、半導体装置
の製造方法、および半導体装置実装体の製造方法を提供
すること。 【解決手段】 外部接続のためのパッドを有する半導体
チップと、半導体チップのパッドを有する面に形成され
た絶縁層と、絶縁層上に形成され、パッドの面積より大
きな面積を有しかつ絶縁層を貫通する導電体によりパッ
ドと電気的に接続されている導電体層とを具備する。外
部接続のための端子としてチップに形成されているパッ
ドに代えてこれより大面積の導電体層を用いるので、フ
リップチップ接続されるべき配線板の配線パターンの細
かさによらず、半導体装置の位置合わせ精度は上記導電
体層が大きい分だけ粗にしてもよく、よって、位置合わ
せを効率的に行なうことが可能になりフリップチップ接
続の生産性が向上する。
が可能な半導体装置、半導体装置の実装体、半導体装置
の製造方法、および半導体装置実装体の製造方法を提供
すること。 【解決手段】 外部接続のためのパッドを有する半導体
チップと、半導体チップのパッドを有する面に形成され
た絶縁層と、絶縁層上に形成され、パッドの面積より大
きな面積を有しかつ絶縁層を貫通する導電体によりパッ
ドと電気的に接続されている導電体層とを具備する。外
部接続のための端子としてチップに形成されているパッ
ドに代えてこれより大面積の導電体層を用いるので、フ
リップチップ接続されるべき配線板の配線パターンの細
かさによらず、半導体装置の位置合わせ精度は上記導電
体層が大きい分だけ粗にしてもよく、よって、位置合わ
せを効率的に行なうことが可能になりフリップチップ接
続の生産性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、外部接続を行なう
ためのパッドを有する半導体装置、そのような半導体装
置の実装体、半導体装置の製造方法、および半導体装置
実装体の製造方法に係り、特に、フリップチップ接続の
生産性向上に適する半導体装置、そのような半導体装置
の実装体、半導体装置の製造方法、および半導体装置実
装体の製造方法に関する。
ためのパッドを有する半導体装置、そのような半導体装
置の実装体、半導体装置の製造方法、および半導体装置
実装体の製造方法に係り、特に、フリップチップ接続の
生産性向上に適する半導体装置、そのような半導体装置
の実装体、半導体装置の製造方法、および半導体装置実
装体の製造方法に関する。
【０００２】
【従来の技術】半導体チップを配線板にフリップチップ
接続する一般的な方法例について説明する。図７は、従
来のフリップチップ接続工程例を説明するプロセス図で
ある。まず、図７（ａ）に示すように、外部接続用のパ
ッド１０１ａを複数有する半導体チップ１０１のそのパ
ッド１０１ａ上に例えば金の突起電極（バンプ）１０１
ｂを形成する。このような突起電極１０１ｂは、例え
ば、金線の端部をボンディングツール（キャピラリ）１
０１ｃでパッド１０１ａ上にボンディングし、同時にご
く短い適当な位置でその金線をカットすることによって
形成することができる。
接続する一般的な方法例について説明する。図７は、従
来のフリップチップ接続工程例を説明するプロセス図で
ある。まず、図７（ａ）に示すように、外部接続用のパ
ッド１０１ａを複数有する半導体チップ１０１のそのパ
ッド１０１ａ上に例えば金の突起電極（バンプ）１０１
ｂを形成する。このような突起電極１０１ｂは、例え
ば、金線の端部をボンディングツール（キャピラリ）１
０１ｃでパッド１０１ａ上にボンディングし、同時にご
く短い適当な位置でその金線をカットすることによって
形成することができる。
【０００３】次に、図７（ｂ）に示すように、突起電極
１０１ｂが形成された半導体チップ１０１の背面（機能
面とは反対側の面）をフリップチップボンダヘッド１０
４で吸着保持し、半導体チップ１０１が実装されるべき
（フリップチップ実装されるべき）配線板１０２の実装
面（配線パターン１０２ａが存在する面）に対向して位
置させる。なお、配線板１０２には、接続間隙を封止し
かつ突起電極１０１ｂと配線パターン１０２ａとの電気
的接続を確実にするための異方性導電フィルム１０３が
あらかじめ貼付されている。
１０１ｂが形成された半導体チップ１０１の背面（機能
面とは反対側の面）をフリップチップボンダヘッド１０
４で吸着保持し、半導体チップ１０１が実装されるべき
（フリップチップ実装されるべき）配線板１０２の実装
面（配線パターン１０２ａが存在する面）に対向して位
置させる。なお、配線板１０２には、接続間隙を封止し
かつ突起電極１０１ｂと配線パターン１０２ａとの電気
的接続を確実にするための異方性導電フィルム１０３が
あらかじめ貼付されている。
【０００４】次に、半導体チップ１０１と配線板１０２
との相対的な位置合わせを行なう。合わせるべき方向
は、ｘ方向（左右方向）、ｙ方向（奥手前方向）、θ方
向（ｘｙ平面に垂直な軸の回り方向）である。これによ
り、電気的接続されるべき突起電極１０１ｂと配線パタ
ーン１０２ａとの位置がｚ方向（上下方向）を除きそろ
う。
との相対的な位置合わせを行なう。合わせるべき方向
は、ｘ方向（左右方向）、ｙ方向（奥手前方向）、θ方
向（ｘｙ平面に垂直な軸の回り方向）である。これによ
り、電気的接続されるべき突起電極１０１ｂと配線パタ
ーン１０２ａとの位置がｚ方向（上下方向）を除きそろ
う。
【０００５】次に、図７（ｃ）に示すように、半導体チ
ップ１０１と配線板１０２とをフリップチップボンダヘ
ッド１０４により密着させて、加圧、加熱を行なう。こ
れにより、異方性導電フィルム１０３が熱硬化し、半導
体チップ１０１と配線板１０２との間隙を封止しつつ接
着状態に至らせることができる。突起電極１０１ｂと配
線パターン１０２ａと間に挟まった異方性導電フィルム
１０３においては、フィラーである金属微小粒が突起電
極１０１ｂと配線パターン１０２ａとの間を仲介して電
気的接続を確実化する。
ップ１０１と配線板１０２とをフリップチップボンダヘ
ッド１０４により密着させて、加圧、加熱を行なう。こ
れにより、異方性導電フィルム１０３が熱硬化し、半導
体チップ１０１と配線板１０２との間隙を封止しつつ接
着状態に至らせることができる。突起電極１０１ｂと配
線パターン１０２ａと間に挟まった異方性導電フィルム
１０３においては、フィラーである金属微小粒が突起電
極１０１ｂと配線パターン１０２ａとの間を仲介して電
気的接続を確実化する。
【０００６】
【発明が解決しようとする課題】以上のようなフリップ
チップ接続においては、半導体チップ１０１と配線板１
０２との相対的な位置合わせに精度を要する。半導体チ
ップ１０１のパッド１０１ａは、例えば０．１ｍｍ角程
度であり、これに応ずるように配線板１０２の配線パタ
ーン１０２ａも形成されるからである。このような寸法
の場合、半導体チップ１０１の搭載精度は±０．０２ｍ
ｍ程度は必要である。
チップ接続においては、半導体チップ１０１と配線板１
０２との相対的な位置合わせに精度を要する。半導体チ
ップ１０１のパッド１０１ａは、例えば０．１ｍｍ角程
度であり、これに応ずるように配線板１０２の配線パタ
ーン１０２ａも形成されるからである。このような寸法
の場合、半導体チップ１０１の搭載精度は±０．０２ｍ
ｍ程度は必要である。
【０００７】したがって、位置合わせ精度が優れた高価
なフリップチップボンダを必要とすることや位置合わせ
に時間を要することにより生産性が向上できないなどの
事情が生じ、生産される製品のコストにも影響する。
なフリップチップボンダを必要とすることや位置合わせ
に時間を要することにより生産性が向上できないなどの
事情が生じ、生産される製品のコストにも影響する。
【０００８】本発明は、上記した事情を考慮してなされ
たもので、外部接続を行なうためのパッドを有する半導
体装置、そのような半導体装置の実装体、半導体装置の
製造方法、および半導体装置実装体の製造方法におい
て、フリップチップ接続の生産性を向上することが可能
な半導体装置、そのような半導体装置の実装体、半導体
装置の製造方法、および半導体装置実装体の製造方法を
提供することを目的とする。
たもので、外部接続を行なうためのパッドを有する半導
体装置、そのような半導体装置の実装体、半導体装置の
製造方法、および半導体装置実装体の製造方法におい
て、フリップチップ接続の生産性を向上することが可能
な半導体装置、そのような半導体装置の実装体、半導体
装置の製造方法、および半導体装置実装体の製造方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る半導体装置は、外部接続のためのパッ
ドを有する半導体チップと、前記半導体チップの前記パ
ッドを有する面に形成された絶縁層と、前記絶縁層上に
形成され、前記パッドの面積より大きな面積を有しかつ
前記絶縁層を貫通する導電体により前記パッドと電気的
に接続されている導電体層とを具備することを特徴とす
る（請求項１）。
め、本発明に係る半導体装置は、外部接続のためのパッ
ドを有する半導体チップと、前記半導体チップの前記パ
ッドを有する面に形成された絶縁層と、前記絶縁層上に
形成され、前記パッドの面積より大きな面積を有しかつ
前記絶縁層を貫通する導電体により前記パッドと電気的
に接続されている導電体層とを具備することを特徴とす
る（請求項１）。
【００１０】この半導体装置では、外部接続のための端
子として、チップに形成されているパッドに代えてこれ
より大面積の導電体層を用いることができる。したがっ
て、フリップチップ接続されるべき配線板の配線パター
ンの細かさが例え元のままであっても、半導体装置の位
置合わせ精度は上記導電体層が大きい分だけ粗にしても
よい。したがって、位置合わせを効率的に行なうことが
可能になりフリップチップ接続の生産性が向上する。
子として、チップに形成されているパッドに代えてこれ
より大面積の導電体層を用いることができる。したがっ
て、フリップチップ接続されるべき配線板の配線パター
ンの細かさが例え元のままであっても、半導体装置の位
置合わせ精度は上記導電体層が大きい分だけ粗にしても
よい。したがって、位置合わせを効率的に行なうことが
可能になりフリップチップ接続の生産性が向上する。
【００１１】なお、導電体層と配線パターンとの電気的
接続のためには、その仲介に例えば導電性組成物（後
述）を用いることができる。また、前記導電体層は、Ａ
ｌ（アルミニウム）またはＡｕ（金）を有するように形
成することができる。Ａｌの場合は、半導体チップに形
成されているパッドの材質と同じであることから製造上
の整合がよく、Ａｕの場合はパッドのＡｌと接続性がよ
くかつ化学的にも安定だからである。半導体チップのパ
ッドがＡｌ以外（例えばＣｕなど）である場合には、そ
の材質と接続性のよい導電体層としての材料を適宜選択
することができる。
接続のためには、その仲介に例えば導電性組成物（後
述）を用いることができる。また、前記導電体層は、Ａ
ｌ（アルミニウム）またはＡｕ（金）を有するように形
成することができる。Ａｌの場合は、半導体チップに形
成されているパッドの材質と同じであることから製造上
の整合がよく、Ａｕの場合はパッドのＡｌと接続性がよ
くかつ化学的にも安定だからである。半導体チップのパ
ッドがＡｌ以外（例えばＣｕなど）である場合には、そ
の材質と接続性のよい導電体層としての材料を適宜選択
することができる。
【００１２】また、本発明に係る半導体装置の実装体
は、請求項１記載の半導体装置と、前記半導体装置が実
装された配線板とを具備し、前記半導体装置の前記導電
体層と前記配線板の配線パターンとの電気的接続が導電
性組成物を介してなされていることを特徴とする。上記
で述べた半導体装置を配線板に導電性組成物を介して実
装したものである。
は、請求項１記載の半導体装置と、前記半導体装置が実
装された配線板とを具備し、前記半導体装置の前記導電
体層と前記配線板の配線パターンとの電気的接続が導電
性組成物を介してなされていることを特徴とする。上記
で述べた半導体装置を配線板に導電性組成物を介して実
装したものである。
【００１３】なお、半導体装置と配線板との間隙を封止
するには、封止樹脂を注入する方法や、あらかじめ絶縁
フィルムを配線板に貼付しておくなどの方法を用いるこ
とができる。さらには、導電性組成物を配線板の配線パ
ターン上に突起状に形成し、かつあらかじめ異方性導電
フィルムを配線板に貼付して行なうようにしてもよい。
突起された導電性組成物を用いる場合、配線パターンと
の電気的接続が異方性導電フィルムに含有された金属粒
により確実化する。
するには、封止樹脂を注入する方法や、あらかじめ絶縁
フィルムを配線板に貼付しておくなどの方法を用いるこ
とができる。さらには、導電性組成物を配線板の配線パ
ターン上に突起状に形成し、かつあらかじめ異方性導電
フィルムを配線板に貼付して行なうようにしてもよい。
突起された導電性組成物を用いる場合、配線パターンと
の電気的接続が異方性導電フィルムに含有された金属粒
により確実化する。
【００１４】また、導電性組成物には、例えば、銀粒
（あるいは、半田粒、銅粒など）を分散させた樹脂を用
いることができる。導電性組成物は、当初は液状または
ペースト状でありかつ熱硬化性および熱可塑性を有する
ものであると製造後に安定した電気的接続状態を維持で
きる。
（あるいは、半田粒、銅粒など）を分散させた樹脂を用
いることができる。導電性組成物は、当初は液状または
ペースト状でありかつ熱硬化性および熱可塑性を有する
ものであると製造後に安定した電気的接続状態を維持で
きる。
【００１５】また、本発明に係る半導体装置の製造方法
は、半導体チップのパッド形成面に前記パッドを覆う絶
縁層を形成する工程と、前記形成された絶縁層に、前記
パッドに通ずる貫通孔を形成する工程と、前記形成され
た絶縁層上に、前記パッドの面積より大きな面積を有し
かつ前記形成された貫通孔を充填する導電体層を形成す
る工程とを具備することを特徴とする（請求項６）。
は、半導体チップのパッド形成面に前記パッドを覆う絶
縁層を形成する工程と、前記形成された絶縁層に、前記
パッドに通ずる貫通孔を形成する工程と、前記形成され
た絶縁層上に、前記パッドの面積より大きな面積を有し
かつ前記形成された貫通孔を充填する導電体層を形成す
る工程とを具備することを特徴とする（請求項６）。
【００１６】この製造方法により、外部接続のための端
子として、チップに形成されているパッドより大面積の
導電体層を形成することができる。したがって、フリッ
プチップ接続されるべき配線板の配線パターンの細かさ
が例え元のままであっても、半導体装置の位置合わせ精
度は上記導電体層が大きい分だけ粗にしてもよい。した
がって、位置合わせを効率的に行なうことが可能になり
フリップチップ接続の生産性が向上する。
子として、チップに形成されているパッドより大面積の
導電体層を形成することができる。したがって、フリッ
プチップ接続されるべき配線板の配線パターンの細かさ
が例え元のままであっても、半導体装置の位置合わせ精
度は上記導電体層が大きい分だけ粗にしてもよい。した
がって、位置合わせを効率的に行なうことが可能になり
フリップチップ接続の生産性が向上する。
【００１７】なお、この製造工程は、ダイシングされる
前のウエハの状態で行なうようにしてもよい。これによ
り、さらに効率的に、チップに形成されているパッドよ
り大面積の導電体層を形成することができる。導電体層
が形成されたあとウエハのダイシングを行なう。
前のウエハの状態で行なうようにしてもよい。これによ
り、さらに効率的に、チップに形成されているパッドよ
り大面積の導電体層を形成することができる。導電体層
が形成されたあとウエハのダイシングを行なう。
【００１８】すなわち、外部接続のためのパッドを有す
る半導体デバイスが複数形成された半導体ウエハの前記
パッドが形成された面に前記パッドを覆う絶縁層を形成
する工程と、前記形成された絶縁層に、前記パッドに通
ずる貫通孔を形成する工程と、前記形成された絶縁層上
に、前記パッドの面積より大きな面積を有しかつ前記形
成された貫通孔を充填する導電体層を形成する工程と、
前記絶縁層および導電体層が形成されたウエハを前記半
導体デバイスごとにダイシングする工程とを具備するも
のである。
る半導体デバイスが複数形成された半導体ウエハの前記
パッドが形成された面に前記パッドを覆う絶縁層を形成
する工程と、前記形成された絶縁層に、前記パッドに通
ずる貫通孔を形成する工程と、前記形成された絶縁層上
に、前記パッドの面積より大きな面積を有しかつ前記形
成された貫通孔を充填する導電体層を形成する工程と、
前記絶縁層および導電体層が形成されたウエハを前記半
導体デバイスごとにダイシングする工程とを具備するも
のである。
【００１９】また、本発明に係る半導体装置実装体の製
造方法は、外部接続のためのパッドを有する半導体チッ
プと、前記半導体チップの前記パッドを有する面に形成
された絶縁層と、前記絶縁層上に形成され、前記パッド
の面積より大きな面積を有しかつ前記絶縁層を貫通する
導電体により前記パッドと電気的に接続されている導電
体層とを具備する半導体装置を、前記導電体層が配され
た面とは反対側の面から保持する工程と、前記保持され
た半導体装置を導電性組成物を介して配線板にフリップ
チップ実装する工程とを具備することを特徴とする。
造方法は、外部接続のためのパッドを有する半導体チッ
プと、前記半導体チップの前記パッドを有する面に形成
された絶縁層と、前記絶縁層上に形成され、前記パッド
の面積より大きな面積を有しかつ前記絶縁層を貫通する
導電体により前記パッドと電気的に接続されている導電
体層とを具備する半導体装置を、前記導電体層が配され
た面とは反対側の面から保持する工程と、前記保持され
た半導体装置を導電性組成物を介して配線板にフリップ
チップ実装する工程とを具備することを特徴とする。
【００２０】上記で述べた半導体装置を、導電性組成物
を介して配線板に実装するための製造方法である。すで
に述べたように半導体装置には、外部接続のための端子
として、チップに形成されているパッドより大面積の導
電体層が形成されており、フリップチップ実装に際して
の半導体装置の位置合わせ精度は上記導電体層が大きい
分だけ粗にしてもよい。したがって、位置合わせを効率
的に行なうことが可能になりフリップチップ接続の生産
性が向上する。
を介して配線板に実装するための製造方法である。すで
に述べたように半導体装置には、外部接続のための端子
として、チップに形成されているパッドより大面積の導
電体層が形成されており、フリップチップ実装に際して
の半導体装置の位置合わせ精度は上記導電体層が大きい
分だけ粗にしてもよい。したがって、位置合わせを効率
的に行なうことが可能になりフリップチップ接続の生産
性が向上する。
【００２１】なお、この製造工程は、複数の半導体装置
を一つのボンダで一度にその裏面から保持し、同時にそ
れらの半導体装置を配線板に実装するようにしてもよ
い。これにより、さらに効率的にフリップチップ接続を
することができる。これは、個々の半導体装置の位置合
わせ精度がより粗で済むようになったことにより生じる
利点の一つである。
を一つのボンダで一度にその裏面から保持し、同時にそ
れらの半導体装置を配線板に実装するようにしてもよ
い。これにより、さらに効率的にフリップチップ接続を
することができる。これは、個々の半導体装置の位置合
わせ精度がより粗で済むようになったことにより生じる
利点の一つである。
【００２２】すなわち、外部接続のためのパッドを有す
る半導体チップと、前記半導体チップの前記パッドを有
する面に形成された絶縁層と、前記絶縁層上に形成さ
れ、前記パッドの面積より大きな面積を有しかつ前記絶
縁層を貫通する導電体により前記パッドと電気的に接続
されている導電体層とを具備する半導体装置を、複数一
度に、前記導電体層が配された面とは反対側の面から保
持する工程と、前記保持された複数の半導体装置を導電
性組成物を介して配線板にフリップチップ実装する工程
とを具備するものである。
る半導体チップと、前記半導体チップの前記パッドを有
する面に形成された絶縁層と、前記絶縁層上に形成さ
れ、前記パッドの面積より大きな面積を有しかつ前記絶
縁層を貫通する導電体により前記パッドと電気的に接続
されている導電体層とを具備する半導体装置を、複数一
度に、前記導電体層が配された面とは反対側の面から保
持する工程と、前記保持された複数の半導体装置を導電
性組成物を介して配線板にフリップチップ実装する工程
とを具備するものである。
【００２３】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照しながら説明する。図１は、本発明の一実施形態に
係る半導体装置を製造する工程を模式的に示す断面図で
ある。まず、図１（ａ）に示すように、半導体ウエハ１
１であってその面上に複数の半導体デバイスがすでに形
成されたものを用意する。半導体ウエハ１１の面上に
は、それぞれの半導体デバイスの外部接続部としてパッ
ド１１ａが形成されている。なお、パッド１１ａは例え
ば０．１ｍｍ角であり、ワイヤボンディングを行なうの
に必要な面積に設定されているものである。
参照しながら説明する。図１は、本発明の一実施形態に
係る半導体装置を製造する工程を模式的に示す断面図で
ある。まず、図１（ａ）に示すように、半導体ウエハ１
１であってその面上に複数の半導体デバイスがすでに形
成されたものを用意する。半導体ウエハ１１の面上に
は、それぞれの半導体デバイスの外部接続部としてパッ
ド１１ａが形成されている。なお、パッド１１ａは例え
ば０．１ｍｍ角であり、ワイヤボンディングを行なうの
に必要な面積に設定されているものである。
【００２４】次に、図１（ｂ）に示すように、パッド１
１ａを覆うように半導体ウエハ１１上全面に絶縁層１２
を形成する。形成方法は、周知の方法を用いてよいが、
例えば、半導体ウエハ１１上に絶縁材料であるポリイミ
ドを滴下してスピンコートし厚さ例えば１μｍ程度に形
成することができる。
１ａを覆うように半導体ウエハ１１上全面に絶縁層１２
を形成する。形成方法は、周知の方法を用いてよいが、
例えば、半導体ウエハ１１上に絶縁材料であるポリイミ
ドを滴下してスピンコートし厚さ例えば１μｍ程度に形
成することができる。
【００２５】次に、図１（ｃ）に示すように、パッド１
１ａ上の絶縁層１２を選択的にエッチング除去し絶縁層
に貫通孔１２ａを形成する。選択的にエッチングするに
は、フォトリソグラフィなどの周知の方法を適用するこ
とができる。なお、図１（ｂ）および図１（ｃ）に示す
方法に代えて、パッド１１ａ上を除き選択的に絶縁層１
２を形成する方法を用いてもよい。選択的に絶縁層１２
を形成するのも同様に周知の方法により行なうことがで
きる。
１ａ上の絶縁層１２を選択的にエッチング除去し絶縁層
に貫通孔１２ａを形成する。選択的にエッチングするに
は、フォトリソグラフィなどの周知の方法を適用するこ
とができる。なお、図１（ｂ）および図１（ｃ）に示す
方法に代えて、パッド１１ａ上を除き選択的に絶縁層１
２を形成する方法を用いてもよい。選択的に絶縁層１２
を形成するのも同様に周知の方法により行なうことがで
きる。
【００２６】貫通孔１２ａを形成したら、次に、図１
（ｄ）に示すように、貫通孔１２ａを充填しかつパッド
１１ａより大面積の導電体層１３を絶縁層１２上に選択
的に形成する。導電体には、材質としてＡｌやＡｕなど
を用いることができる。形成方法としては、スパッタ、
蒸着、めっきなどの中から使用する材質を考慮して適当
なものを選択することができる。選択的に形成するに
は、使用する材質を考慮の上、ウエハ１１上に全面的に
形成したあと不要部分をエッチング除去するか、レジス
トマスクを形成した面に導電体層１３を形成するかして
行なうことができる。なお、導電体層１３は、その厚さ
を例えば１μｍ程度、その面積を例えば０．４ｍｍ角程
度にする。
（ｄ）に示すように、貫通孔１２ａを充填しかつパッド
１１ａより大面積の導電体層１３を絶縁層１２上に選択
的に形成する。導電体には、材質としてＡｌやＡｕなど
を用いることができる。形成方法としては、スパッタ、
蒸着、めっきなどの中から使用する材質を考慮して適当
なものを選択することができる。選択的に形成するに
は、使用する材質を考慮の上、ウエハ１１上に全面的に
形成したあと不要部分をエッチング除去するか、レジス
トマスクを形成した面に導電体層１３を形成するかして
行なうことができる。なお、導電体層１３は、その厚さ
を例えば１μｍ程度、その面積を例えば０．４ｍｍ角程
度にする。
【００２７】最後に、図１（ｅ）に示すように、大面積
の導電体層１３が形成された半導体ウエハ１１をダイシ
ングし個々の半導体チップ１４を得る。このようにして
得られた半導体チップ１４は、外部接続用として大面積
の導電体層１３を有するので、フリップチップ接続され
る場合に位置合わせ精度を粗にすることができる。詳し
くは後述する。
の導電体層１３が形成された半導体ウエハ１１をダイシ
ングし個々の半導体チップ１４を得る。このようにして
得られた半導体チップ１４は、外部接続用として大面積
の導電体層１３を有するので、フリップチップ接続され
る場合に位置合わせ精度を粗にすることができる。詳し
くは後述する。
【００２８】なお、図１においては、ダイシングする前
のウエハ１１を用いて導電体層１３を形成する方法を説
明したが、これは、より生産性を上げて形成する例を示
したものであり、当然ながらダイシングしたあとの個々
の半導体チップに対しても同様の方法で大面積の導電体
層１３を形成することができる。
のウエハ１１を用いて導電体層１３を形成する方法を説
明したが、これは、より生産性を上げて形成する例を示
したものであり、当然ながらダイシングしたあとの個々
の半導体チップに対しても同様の方法で大面積の導電体
層１３を形成することができる。
【００２９】図２は、図１に示した工程により製造され
た半導体チップ１４を機能面（導電体層１３が形成され
た面）に対向する方向からみた概略の平面図である。図
２において、図１に示した構成要素と同じものには同一
番号を付してある。この例では、パッド１１ａおよび導
電体層１３が６つ存在するものを示しているが、その数
がいくつの場合でも同様である。
た半導体チップ１４を機能面（導電体層１３が形成され
た面）に対向する方向からみた概略の平面図である。図
２において、図１に示した構成要素と同じものには同一
番号を付してある。この例では、パッド１１ａおよび導
電体層１３が６つ存在するものを示しているが、その数
がいくつの場合でも同様である。
【００３０】なお、もともとパッド１１ａの存在密度が
非常に密である場合には、導電体層１３による接続部の
大面積化はさほどでもなくなるが、世上、パッドの存在
密度が粗であるチップは数多く存在する。チップ面積の
割に外部入出力端子の数が少なくて済む集積回路がこれ
であり、その場合でも、パッドの面積は、通常、ワイヤ
ボンディングを行なうのに必要な面積分あればよいので
特に大きくは形成されない。
非常に密である場合には、導電体層１３による接続部の
大面積化はさほどでもなくなるが、世上、パッドの存在
密度が粗であるチップは数多く存在する。チップ面積の
割に外部入出力端子の数が少なくて済む集積回路がこれ
であり、その場合でも、パッドの面積は、通常、ワイヤ
ボンディングを行なうのに必要な面積分あればよいので
特に大きくは形成されない。
【００３１】図３は、図１に示した工程により製造され
た半導体チップ１４を配線板にフリップチップ実装する
工程例を模式的に示す正面図である。図３において、す
でに説明した部分には同一の番号を付してある。
た半導体チップ１４を配線板にフリップチップ実装する
工程例を模式的に示す正面図である。図３において、す
でに説明した部分には同一の番号を付してある。
【００３２】まず、図３（ａ）に示すように、大面積の
導電体層１３が形成された半導体チップ１４の背面（機
能面と反対の面）をフリップチップボンダヘッド３４で
吸着保持し、実装すべき配線板３１に対向して位置させ
る。なお、配線板３１は、あらかじめ配線パターン３２
上であって半導体チップ１４と接続されるべき部位に導
電性組成物３３が付着されている。導電性組成物３３
は、例えば当初ペースト状または液状でありかつ熱硬化
性により接着性を発揮するものである。また、図示省略
しているが、配線パターン３２上であって半導体チップ
１４と接続されない部位は、通常、レジストが塗布され
絶縁性が確保されている。
導電体層１３が形成された半導体チップ１４の背面（機
能面と反対の面）をフリップチップボンダヘッド３４で
吸着保持し、実装すべき配線板３１に対向して位置させ
る。なお、配線板３１は、あらかじめ配線パターン３２
上であって半導体チップ１４と接続されるべき部位に導
電性組成物３３が付着されている。導電性組成物３３
は、例えば当初ペースト状または液状でありかつ熱硬化
性により接着性を発揮するものである。また、図示省略
しているが、配線パターン３２上であって半導体チップ
１４と接続されない部位は、通常、レジストが塗布され
絶縁性が確保されている。
【００３３】図３（ａ）に示す状態で、半導体チップ１
４の位置合わせを行なう。これによれば、導電体層１３
が大面積である分、位置合わせの精度は粗でよい。例え
ば、導電体層１３が０．４ｍｍ角であれば、±０．２ｍ
ｍ程度の精度とすることができる。もともとのパッドが
０．１ｍｍ角であるときのフリップチップ接続に必要な
位置精度は±０．０２ｍｍ程度と見込まれるので、その
差は歴然である。
４の位置合わせを行なう。これによれば、導電体層１３
が大面積である分、位置合わせの精度は粗でよい。例え
ば、導電体層１３が０．４ｍｍ角であれば、±０．２ｍ
ｍ程度の精度とすることができる。もともとのパッドが
０．１ｍｍ角であるときのフリップチップ接続に必要な
位置精度は±０．０２ｍｍ程度と見込まれるので、その
差は歴然である。
【００３４】なお、配線板３１の配線パターン３２の側
で接続部面積を大面積にする方法も考えられるが、配線
板３１側は高密度実装のため通常は配線パターン３２が
密に形成されておりそのような余裕がない場合が多い。
で接続部面積を大面積にする方法も考えられるが、配線
板３１側は高密度実装のため通常は配線パターン３２が
密に形成されておりそのような余裕がない場合が多い。
【００３５】半導体チップ１４の位置合わせを終えた
ら、次に、図３（ｂ）に示すように、フリップチップボ
ンダヘッド３４を配線板３１方向に降下して半導体チッ
プ１４を加圧、加熱し導電性組成物３３を熱硬化させ
る。
ら、次に、図３（ｂ）に示すように、フリップチップボ
ンダヘッド３４を配線板３１方向に降下して半導体チッ
プ１４を加圧、加熱し導電性組成物３３を熱硬化させ
る。
【００３６】次に、図３（ｃ）に示すように、半導体チ
ップ１４と配線板３１との間隙を封止樹脂３５で充填す
る。これには、例えば、液状の樹脂を間隙に注入しその
あと熱硬化させる方法を用いることができる。以上説明
の方法により、半導体チップ１４の配線板３１へのフリ
ップチップ接続がより容易になる。
ップ１４と配線板３１との間隙を封止樹脂３５で充填す
る。これには、例えば、液状の樹脂を間隙に注入しその
あと熱硬化させる方法を用いることができる。以上説明
の方法により、半導体チップ１４の配線板３１へのフリ
ップチップ接続がより容易になる。
【００３７】図４は、図１に示した工程により製造され
た半導体チップ１４を配線板にフリップチップ実装する
工程の別の例を模式的に示す正面図である。図４におい
て、すでに説明した部分には同一の番号を付してある。
この例では、複数の半導体チップ１４を一度に配線板上
にフリップチップ接続する。
た半導体チップ１４を配線板にフリップチップ実装する
工程の別の例を模式的に示す正面図である。図４におい
て、すでに説明した部分には同一の番号を付してある。
この例では、複数の半導体チップ１４を一度に配線板上
にフリップチップ接続する。
【００３８】すなわち、図４（ａ）に示すように、フリ
ップチップボンダヘッド４１は、複数の半導体チップ１
４を同時に吸着保持し、これらが実装されるべき配線板
３１に対向して位置される。図４（ｂ）は、このように
複数の半導体チップ１４を同時に吸着保持したフリップ
チップボンダヘッド４１の吸着面を示すものである。
ップチップボンダヘッド４１は、複数の半導体チップ１
４を同時に吸着保持し、これらが実装されるべき配線板
３１に対向して位置される。図４（ｂ）は、このように
複数の半導体チップ１４を同時に吸着保持したフリップ
チップボンダヘッド４１の吸着面を示すものである。
【００３９】図４（ａ）、（ｂ）に示すような、フリッ
プチップボンダヘッド４１による複数の半導体チップ４
１の吸着保持は、例えば、相対的な位置合わせがされる
ように複数の半導体チップ４１を保持するトレイを用
い、このトレイから複数の半導体チップ４１を一度に吸
着して引き上げることにより行なうことができる。
プチップボンダヘッド４１による複数の半導体チップ４
１の吸着保持は、例えば、相対的な位置合わせがされる
ように複数の半導体チップ４１を保持するトレイを用
い、このトレイから複数の半導体チップ４１を一度に吸
着して引き上げることにより行なうことができる。
【００４０】なお、図４（ａ）において、配線板３１に
ついては図３（ａ）と同様に、あらかじめ配線パターン
３２上であって半導体チップ１４と接続されるべき部位
に導電性組成物３３が付着されている。
ついては図３（ａ）と同様に、あらかじめ配線パターン
３２上であって半導体チップ１４と接続されるべき部位
に導電性組成物３３が付着されている。
【００４１】上記の配置状態から、配線板３１に対する
複数の半導体チップ１４の位置合わせを行ない、以下、
図３（ｂ）に示したのと同様にフリップチップ接続を行
なう。さらに、半導体チップ１４と配線板３１との間隙
を封止樹脂３５で充填する。図５は、以上のようにして
得られた半導体チップ１４の実装体を模式的に示す断面
図である。
複数の半導体チップ１４の位置合わせを行ない、以下、
図３（ｂ）に示したのと同様にフリップチップ接続を行
なう。さらに、半導体チップ１４と配線板３１との間隙
を封止樹脂３５で充填する。図５は、以上のようにして
得られた半導体チップ１４の実装体を模式的に示す断面
図である。
【００４２】図４、図５に示すフリップチップ実装は、
実装されるべき個々の半導体チップ１４についての位置
精度がそれぞれより粗で済むようになったことから採用
できたものである。すなわち、複数の半導体チップ１４
のフリップチップ実装を一度に行なうには、一般的に
は、それらの相対的な位置ずれが問題となるが、その相
対的な位置ずれを大面積の導電体層１３で吸収するから
である。したがって、例えば、相対的な位置合わせ手段
を兼ねる、複数の半導体チップ４１を保持するトレイに
よってこれが実現できるものである。
実装されるべき個々の半導体チップ１４についての位置
精度がそれぞれより粗で済むようになったことから採用
できたものである。すなわち、複数の半導体チップ１４
のフリップチップ実装を一度に行なうには、一般的に
は、それらの相対的な位置ずれが問題となるが、その相
対的な位置ずれを大面積の導電体層１３で吸収するから
である。したがって、例えば、相対的な位置合わせ手段
を兼ねる、複数の半導体チップ４１を保持するトレイに
よってこれが実現できるものである。
【００４３】なお、図４、図５に示した例では、同種の
半導体チップ１４を同時にフリップチップ接続する方法
を述べているが、半導体チップ１４は、それぞれ異品種
のものであってももちろんよい。
半導体チップ１４を同時にフリップチップ接続する方法
を述べているが、半導体チップ１４は、それぞれ異品種
のものであってももちろんよい。
【００４４】図６は、図１に示した工程により製造され
た半導体チップ１４を配線板３１にフリップチップ実装
する工程のさらに別の例を模式的に示す正面図である。
図６において、すでに説明した部分には同一の番号を付
してある。この例でも、複数の半導体チップ１４を一度
に配線板３１上にフリップチップ接続する。したがっ
て、配線板３１に対する複数の半導体チップ１４の位置
合わせについては図４、図５に示した実施形態と同様で
ある。
た半導体チップ１４を配線板３１にフリップチップ実装
する工程のさらに別の例を模式的に示す正面図である。
図６において、すでに説明した部分には同一の番号を付
してある。この例でも、複数の半導体チップ１４を一度
に配線板３１上にフリップチップ接続する。したがっ
て、配線板３１に対する複数の半導体チップ１４の位置
合わせについては図４、図５に示した実施形態と同様で
ある。
【００４５】図６に示す実施形態では、図６（ａ）に示
すように、配線板３１の配線パターン３２上であって半
導体チップ１４と接続されるべき部位に導電性組成物と
して円錐状のペーストバンプ６１があらかじめ形成され
る。このようなペーストバンプ６１は、例えばスクリー
ン印刷を用いて形成することができる。すなわち、スク
リーン版のピット（貫通孔）を通して硬化前のペースト
が配線パターン３２上に印刷されるようにスキージでス
クリーン版を掃引する。ある程度の高さに形成するに
は、例えば乾燥工程を繰り返しながら複数回印刷を行な
う。
すように、配線板３１の配線パターン３２上であって半
導体チップ１４と接続されるべき部位に導電性組成物と
して円錐状のペーストバンプ６１があらかじめ形成され
る。このようなペーストバンプ６１は、例えばスクリー
ン印刷を用いて形成することができる。すなわち、スク
リーン版のピット（貫通孔）を通して硬化前のペースト
が配線パターン３２上に印刷されるようにスキージでス
クリーン版を掃引する。ある程度の高さに形成するに
は、例えば乾燥工程を繰り返しながら複数回印刷を行な
う。
【００４６】円錐状のペーストバンプ６１が形成された
ら乾燥してある程度の硬さにする。そして、図６（ｂ）
に示すように、半導体チップ１４がフリップチップ接続
される位置に異方性導電フィルム６２を貼付する。
ら乾燥してある程度の硬さにする。そして、図６（ｂ）
に示すように、半導体チップ１４がフリップチップ接続
される位置に異方性導電フィルム６２を貼付する。
【００４７】次に、図６（ｃ）に示すように、複数の半
導体チップ１４を吸着保持したフリップチップボンダヘ
ッド４１を配線板３１方向に加圧し同時に加熱する。こ
れにより、ペーストバンプ６１の先端と半導体チップ１
４の導電体層１３とが電気的に接触する状態が確立す
る。なお、このとき、これらの間には、異方性導電性フ
ィルム６２のフィラーである金属粒が挟まれた状態とな
り電気的接続の信頼性が向上する。また、半導体チップ
１４と配線板３１との間の間隙は、異方性導電フィルム
６２の熱可塑性、熱硬化性により封止された状態とな
る。
導体チップ１４を吸着保持したフリップチップボンダヘ
ッド４１を配線板３１方向に加圧し同時に加熱する。こ
れにより、ペーストバンプ６１の先端と半導体チップ１
４の導電体層１３とが電気的に接触する状態が確立す
る。なお、このとき、これらの間には、異方性導電性フ
ィルム６２のフィラーである金属粒が挟まれた状態とな
り電気的接続の信頼性が向上する。また、半導体チップ
１４と配線板３１との間の間隙は、異方性導電フィルム
６２の熱可塑性、熱硬化性により封止された状態とな
る。
【００４８】この実施形態では、図４、図５で説明した
実施形態が有する効果に加え、封止樹脂３５（図５）の
充填工程が不要になる効果がある。この例では、上記の
ように異方性導電フィルム６２を用いているが、これに
代えて絶縁フィルムを用いるようにすることもできる。
絶縁フィルムであっても円錐状のペーストバンプ６１が
つき抜けやすいものを選択すれば導電体層１３との電気
的接続が図れ、かつペーストバンプ６１の塑性変形によ
ってその接続状態が十分なものとなるからである。ま
た、この場合でも半導体チップ１４と配線板３１との間
の間隙は、絶縁フィルムの熱可塑性、熱硬化性により封
止された状態とすることができる。
実施形態が有する効果に加え、封止樹脂３５（図５）の
充填工程が不要になる効果がある。この例では、上記の
ように異方性導電フィルム６２を用いているが、これに
代えて絶縁フィルムを用いるようにすることもできる。
絶縁フィルムであっても円錐状のペーストバンプ６１が
つき抜けやすいものを選択すれば導電体層１３との電気
的接続が図れ、かつペーストバンプ６１の塑性変形によ
ってその接続状態が十分なものとなるからである。ま
た、この場合でも半導体チップ１４と配線板３１との間
の間隙は、絶縁フィルムの熱可塑性、熱硬化性により封
止された状態とすることができる。
【００４９】
【発明の効果】以上詳述したように、本発明によれば、
外部接続のための端子として、チップに形成されている
パッドに代えてこれより大面積の導電体層を用いるの
で、半導体装置の位置合わせ精度は上記導電体層が大き
い分だけ粗にしてもよい。したがって、位置合わせを効
率的に行なうことが可能になりフリップチップ接続の生
産性が向上する。
外部接続のための端子として、チップに形成されている
パッドに代えてこれより大面積の導電体層を用いるの
で、半導体装置の位置合わせ精度は上記導電体層が大き
い分だけ粗にしてもよい。したがって、位置合わせを効
率的に行なうことが可能になりフリップチップ接続の生
産性が向上する。
【図１】本発明の一実施形態に係る半導体装置を製造す
る工程を模式的に示す断面図。
る工程を模式的に示す断面図。
【図２】図１に示した工程により製造された半導体チッ
プ１４を機能面（導電体層１３が形成された面）に対向
する方向からみた概略の平面図。
プ１４を機能面（導電体層１３が形成された面）に対向
する方向からみた概略の平面図。
【図３】図１に示した工程により製造された半導体チッ
プ１４を配線板にフリップチップ実装する工程例を模式
的に示す正面図。
プ１４を配線板にフリップチップ実装する工程例を模式
的に示す正面図。
【図４】図１に示した工程により製造された半導体チッ
プ１４を配線板にフリップチップ実装する工程の別の例
を模式的に示す正面図。
プ１４を配線板にフリップチップ実装する工程の別の例
を模式的に示す正面図。
【図５】図４に示すようにして得られた、半導体チップ
１４の実装体を模式的に示す断面図。
１４の実装体を模式的に示す断面図。
【図６】図１に示した工程により製造された半導体チッ
プ１４を配線板にフリップチップ実装する工程のさらに
別の例を模式的に示す正面図。
プ１４を配線板にフリップチップ実装する工程のさらに
別の例を模式的に示す正面図。
【図７】従来のフリップチップ接続工程例を説明するプ
ロセス図。
ロセス図。
１１…半導体ウエハ、１１ａ…パッド、１２…絶縁層、
１２ａ…貫通孔、１３…導電体層、１４…半導体チッ
プ、３１…配線板、３２…配線パターン、３３…導電性
組成物、３４、４１…フリップチップボンダヘッド、３
５…封止樹脂、６１…ペーストバンプ、６２…異方性導
電フィルム
１２ａ…貫通孔、１３…導電体層、１４…半導体チッ
プ、３１…配線板、３２…配線パターン、３３…導電性
組成物、３４、４１…フリップチップボンダヘッド、３
５…封止樹脂、６１…ペーストバンプ、６２…異方性導
電フィルム
Claims (9)
- 【請求項１】 外部接続のためのパッドを有する半導体
チップと、 前記半導体チップの前記パッドを有する面に形成された
絶縁層と、 前記絶縁層上に形成され、前記パッドの面積より大きな
面積を有しかつ前記絶縁層を貫通する導電体により前記
パッドと電気的に接続されている導電体層とを具備する
ことを特徴とする半導体装置。 - 【請求項２】 前記導電体層は、Ａｌ（アルミニウム）
またはＡｕ（金）を有することを特徴とする請求項１記
載の半導体装置。 - 【請求項３】 請求項１記載の半導体装置と、 前記半導体装置が実装された配線板とを具備し、 前記半導体装置の前記導電体層と前記配線板の配線パタ
ーンとの電気的接続が導電性組成物を介してなされてい
ることを特徴とする半導体装置の実装体。 - 【請求項４】 請求項１記載の半導体装置と、 前記半導体装置が実装された配線板とを具備し、 前記半導体装置の前記導電体層と前記配線板の配線パタ
ーンとの電気的接続が導電性組成物および異方性導電フ
ィルムを介してなされていることを特徴とする半導体装
置の実装体。 - 【請求項５】 前記導電性組成物は、銀粒を分散させた
樹脂であることを特徴とする請求項３または４記載の半
導体装置の実装体。 - 【請求項６】 半導体チップのパッド形成面に前記パッ
ドを覆う絶縁層を形成する工程と、 前記形成された絶縁層に、前記パッドに通ずる貫通孔を
形成する工程と、 前記形成された絶縁層上に、前記パッドの面積より大き
な面積を有しかつ前記形成された貫通孔を充填する導電
体層を形成する工程とを具備することを特徴とする半導
体装置の製造方法。 - 【請求項７】 外部接続のためのパッドを有する半導体
デバイスが複数形成された半導体ウエハの前記パッドが
形成された面に前記パッドを覆う絶縁層を形成する工程
と、 前記形成された絶縁層に、前記パッドに通ずる貫通孔を
形成する工程と、 前記形成された絶縁層上に、前記パッドの面積より大き
な面積を有しかつ前記形成された貫通孔を充填する導電
体層を形成する工程と、 前記絶縁層および導電体層が形成されたウエハを前記半
導体デバイスごとにダイシングする工程とを具備するこ
とを特徴とする半導体装置の製造方法。 - 【請求項８】 外部接続のためのパッドを有する半導体
チップと、前記半導体チップの前記パッドを有する面に
形成された絶縁層と、前記絶縁層上に形成され、前記パ
ッドの面積より大きな面積を有しかつ前記絶縁層を貫通
する導電体により前記パッドと電気的に接続されている
導電体層とを具備する半導体装置を、前記導電体層が配
された面とは反対側の面から保持する工程と、 前記保持された半導体装置を導電性組成物を介して配線
板にフリップチップ実装する工程とを具備することを特
徴とする半導体装置実装体の製造方法。 - 【請求項９】 外部接続のためのパッドを有する半導体
チップと、前記半導体チップの前記パッドを有する面に
形成された絶縁層と、前記絶縁層上に形成され、前記パ
ッドの面積より大きな面積を有しかつ前記絶縁層を貫通
する導電体により前記パッドと電気的に接続されている
導電体層とを具備する半導体装置を、複数一度に、前記
導電体層が配された面とは反対側の面から保持する工程
と、 前記保持された複数の半導体装置を導電性組成物を介し
て配線板にフリップチップ実装する工程とを具備するこ
とを特徴とする半導体装置実装体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356263A JP3785442B2 (ja) | 2001-11-21 | 2001-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356263A JP3785442B2 (ja) | 2001-11-21 | 2001-11-21 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006002691A Division JP4566915B2 (ja) | 2006-01-10 | 2006-01-10 | 半導体装置の実装体、半導体装置実装体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158152A true JP2003158152A (ja) | 2003-05-30 |
| JP3785442B2 JP3785442B2 (ja) | 2006-06-14 |
Family
ID=19167817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001356263A Expired - Fee Related JP3785442B2 (ja) | 2001-11-21 | 2001-11-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3785442B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067055A (ja) * | 2005-08-30 | 2007-03-15 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR100848745B1 (ko) * | 2005-08-03 | 2008-07-25 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 반도체 칩 |
| US7638886B2 (en) | 2005-08-03 | 2009-12-29 | Seiko Epson Corporation | Semiconductor device and semiconductor chip |
-
2001
- 2001-11-21 JP JP2001356263A patent/JP3785442B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848745B1 (ko) * | 2005-08-03 | 2008-07-25 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 반도체 칩 |
| US7638886B2 (en) | 2005-08-03 | 2009-12-29 | Seiko Epson Corporation | Semiconductor device and semiconductor chip |
| JP2007067055A (ja) * | 2005-08-30 | 2007-03-15 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4673167B2 (ja) * | 2005-08-30 | 2011-04-20 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3785442B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3625646B2 (ja) | フリップチップ実装方法 | |
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
| JP3683996B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002076055A (ja) | 半導体装置の実装方法および実装構造 | |
| JPH07321244A (ja) | 電子部品および電子部品の製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP3785442B2 (ja) | 半導体装置の製造方法 | |
| JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JP3527589B2 (ja) | 半導体装置用パッケージ及びその製造方法 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JPH08153738A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060215 Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |