JP2003158152A - 半導体装置、半導体装置の実装体、半導体装置の製造方法、半導体装置実装体の製造方法 - Google Patents

半導体装置、半導体装置の実装体、半導体装置の製造方法、半導体装置実装体の製造方法

Info

Publication number
JP2003158152A
JP2003158152A JP2001356263A JP2001356263A JP2003158152A JP 2003158152 A JP2003158152 A JP 2003158152A JP 2001356263 A JP2001356263 A JP 2001356263A JP 2001356263 A JP2001356263 A JP 2001356263A JP 2003158152 A JP2003158152 A JP 2003158152A
Authority
JP
Japan
Prior art keywords
semiconductor device
pad
insulating layer
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001356263A
Other languages
English (en)
Other versions
JP3785442B2 (ja
Inventor
Hiroyuki Hirai
浩之 平井
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DT Circuit Technology Co Ltd
Original Assignee
DT Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DT Circuit Technology Co Ltd filed Critical DT Circuit Technology Co Ltd
Priority to JP2001356263A priority Critical patent/JP3785442B2/ja
Publication of JP2003158152A publication Critical patent/JP2003158152A/ja
Application granted granted Critical
Publication of JP3785442B2 publication Critical patent/JP3785442B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フリップチップ接続の生産性を向上すること
が可能な半導体装置、半導体装置の実装体、半導体装置
の製造方法、および半導体装置実装体の製造方法を提供
すること。 【解決手段】 外部接続のためのパッドを有する半導体
チップと、半導体チップのパッドを有する面に形成され
た絶縁層と、絶縁層上に形成され、パッドの面積より大
きな面積を有しかつ絶縁層を貫通する導電体によりパッ
ドと電気的に接続されている導電体層とを具備する。外
部接続のための端子としてチップに形成されているパッ
ドに代えてこれより大面積の導電体層を用いるので、フ
リップチップ接続されるべき配線板の配線パターンの細
かさによらず、半導体装置の位置合わせ精度は上記導電
体層が大きい分だけ粗にしてもよく、よって、位置合わ
せを効率的に行なうことが可能になりフリップチップ接
続の生産性が向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、外部接続を行なう
ためのパッドを有する半導体装置、そのような半導体装
置の実装体、半導体装置の製造方法、および半導体装置
実装体の製造方法に係り、特に、フリップチップ接続の
生産性向上に適する半導体装置、そのような半導体装置
の実装体、半導体装置の製造方法、および半導体装置実
装体の製造方法に関する。
【0002】
【従来の技術】半導体チップを配線板にフリップチップ
接続する一般的な方法例について説明する。図7は、従
来のフリップチップ接続工程例を説明するプロセス図で
ある。まず、図7(a)に示すように、外部接続用のパ
ッド101aを複数有する半導体チップ101のそのパ
ッド101a上に例えば金の突起電極(バンプ)101
bを形成する。このような突起電極101bは、例え
ば、金線の端部をボンディングツール(キャピラリ)1
01cでパッド101a上にボンディングし、同時にご
く短い適当な位置でその金線をカットすることによって
形成することができる。
【0003】次に、図7(b)に示すように、突起電極
101bが形成された半導体チップ101の背面(機能
面とは反対側の面)をフリップチップボンダヘッド10
4で吸着保持し、半導体チップ101が実装されるべき
(フリップチップ実装されるべき)配線板102の実装
面(配線パターン102aが存在する面)に対向して位
置させる。なお、配線板102には、接続間隙を封止し
かつ突起電極101bと配線パターン102aとの電気
的接続を確実にするための異方性導電フィルム103が
あらかじめ貼付されている。
【0004】次に、半導体チップ101と配線板102
との相対的な位置合わせを行なう。合わせるべき方向
は、x方向(左右方向)、y方向(奥手前方向)、θ方
向(xy平面に垂直な軸の回り方向)である。これによ
り、電気的接続されるべき突起電極101bと配線パタ
ーン102aとの位置がz方向(上下方向)を除きそろ
う。
【0005】次に、図7(c)に示すように、半導体チ
ップ101と配線板102とをフリップチップボンダヘ
ッド104により密着させて、加圧、加熱を行なう。こ
れにより、異方性導電フィルム103が熱硬化し、半導
体チップ101と配線板102との間隙を封止しつつ接
着状態に至らせることができる。突起電極101bと配
線パターン102aと間に挟まった異方性導電フィルム
103においては、フィラーである金属微小粒が突起電
極101bと配線パターン102aとの間を仲介して電
気的接続を確実化する。
【0006】
【発明が解決しようとする課題】以上のようなフリップ
チップ接続においては、半導体チップ101と配線板1
02との相対的な位置合わせに精度を要する。半導体チ
ップ101のパッド101aは、例えば0.1mm角程
度であり、これに応ずるように配線板102の配線パタ
ーン102aも形成されるからである。このような寸法
の場合、半導体チップ101の搭載精度は±0.02m
m程度は必要である。
【0007】したがって、位置合わせ精度が優れた高価
なフリップチップボンダを必要とすることや位置合わせ
に時間を要することにより生産性が向上できないなどの
事情が生じ、生産される製品のコストにも影響する。
【0008】本発明は、上記した事情を考慮してなされ
たもので、外部接続を行なうためのパッドを有する半導
体装置、そのような半導体装置の実装体、半導体装置の
製造方法、および半導体装置実装体の製造方法におい
て、フリップチップ接続の生産性を向上することが可能
な半導体装置、そのような半導体装置の実装体、半導体
装置の製造方法、および半導体装置実装体の製造方法を
提供することを目的とする。
【0009】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る半導体装置は、外部接続のためのパッ
ドを有する半導体チップと、前記半導体チップの前記パ
ッドを有する面に形成された絶縁層と、前記絶縁層上に
形成され、前記パッドの面積より大きな面積を有しかつ
前記絶縁層を貫通する導電体により前記パッドと電気的
に接続されている導電体層とを具備することを特徴とす
る(請求項1)。
【0010】この半導体装置では、外部接続のための端
子として、チップに形成されているパッドに代えてこれ
より大面積の導電体層を用いることができる。したがっ
て、フリップチップ接続されるべき配線板の配線パター
ンの細かさが例え元のままであっても、半導体装置の位
置合わせ精度は上記導電体層が大きい分だけ粗にしても
よい。したがって、位置合わせを効率的に行なうことが
可能になりフリップチップ接続の生産性が向上する。
【0011】なお、導電体層と配線パターンとの電気的
接続のためには、その仲介に例えば導電性組成物(後
述)を用いることができる。また、前記導電体層は、A
l(アルミニウム)またはAu(金)を有するように形
成することができる。Alの場合は、半導体チップに形
成されているパッドの材質と同じであることから製造上
の整合がよく、Auの場合はパッドのAlと接続性がよ
くかつ化学的にも安定だからである。半導体チップのパ
ッドがAl以外(例えばCuなど)である場合には、そ
の材質と接続性のよい導電体層としての材料を適宜選択
することができる。
【0012】また、本発明に係る半導体装置の実装体
は、請求項1記載の半導体装置と、前記半導体装置が実
装された配線板とを具備し、前記半導体装置の前記導電
体層と前記配線板の配線パターンとの電気的接続が導電
性組成物を介してなされていることを特徴とする。上記
で述べた半導体装置を配線板に導電性組成物を介して実
装したものである。
【0013】なお、半導体装置と配線板との間隙を封止
するには、封止樹脂を注入する方法や、あらかじめ絶縁
フィルムを配線板に貼付しておくなどの方法を用いるこ
とができる。さらには、導電性組成物を配線板の配線パ
ターン上に突起状に形成し、かつあらかじめ異方性導電
フィルムを配線板に貼付して行なうようにしてもよい。
突起された導電性組成物を用いる場合、配線パターンと
の電気的接続が異方性導電フィルムに含有された金属粒
により確実化する。
【0014】また、導電性組成物には、例えば、銀粒
(あるいは、半田粒、銅粒など)を分散させた樹脂を用
いることができる。導電性組成物は、当初は液状または
ペースト状でありかつ熱硬化性および熱可塑性を有する
ものであると製造後に安定した電気的接続状態を維持で
きる。
【0015】また、本発明に係る半導体装置の製造方法
は、半導体チップのパッド形成面に前記パッドを覆う絶
縁層を形成する工程と、前記形成された絶縁層に、前記
パッドに通ずる貫通孔を形成する工程と、前記形成され
た絶縁層上に、前記パッドの面積より大きな面積を有し
かつ前記形成された貫通孔を充填する導電体層を形成す
る工程とを具備することを特徴とする(請求項6)。
【0016】この製造方法により、外部接続のための端
子として、チップに形成されているパッドより大面積の
導電体層を形成することができる。したがって、フリッ
プチップ接続されるべき配線板の配線パターンの細かさ
が例え元のままであっても、半導体装置の位置合わせ精
度は上記導電体層が大きい分だけ粗にしてもよい。した
がって、位置合わせを効率的に行なうことが可能になり
フリップチップ接続の生産性が向上する。
【0017】なお、この製造工程は、ダイシングされる
前のウエハの状態で行なうようにしてもよい。これによ
り、さらに効率的に、チップに形成されているパッドよ
り大面積の導電体層を形成することができる。導電体層
が形成されたあとウエハのダイシングを行なう。
【0018】すなわち、外部接続のためのパッドを有す
る半導体デバイスが複数形成された半導体ウエハの前記
パッドが形成された面に前記パッドを覆う絶縁層を形成
する工程と、前記形成された絶縁層に、前記パッドに通
ずる貫通孔を形成する工程と、前記形成された絶縁層上
に、前記パッドの面積より大きな面積を有しかつ前記形
成された貫通孔を充填する導電体層を形成する工程と、
前記絶縁層および導電体層が形成されたウエハを前記半
導体デバイスごとにダイシングする工程とを具備するも
のである。
【0019】また、本発明に係る半導体装置実装体の製
造方法は、外部接続のためのパッドを有する半導体チッ
プと、前記半導体チップの前記パッドを有する面に形成
された絶縁層と、前記絶縁層上に形成され、前記パッド
の面積より大きな面積を有しかつ前記絶縁層を貫通する
導電体により前記パッドと電気的に接続されている導電
体層とを具備する半導体装置を、前記導電体層が配され
た面とは反対側の面から保持する工程と、前記保持され
た半導体装置を導電性組成物を介して配線板にフリップ
チップ実装する工程とを具備することを特徴とする。
【0020】上記で述べた半導体装置を、導電性組成物
を介して配線板に実装するための製造方法である。すで
に述べたように半導体装置には、外部接続のための端子
として、チップに形成されているパッドより大面積の導
電体層が形成されており、フリップチップ実装に際して
の半導体装置の位置合わせ精度は上記導電体層が大きい
分だけ粗にしてもよい。したがって、位置合わせを効率
的に行なうことが可能になりフリップチップ接続の生産
性が向上する。
【0021】なお、この製造工程は、複数の半導体装置
を一つのボンダで一度にその裏面から保持し、同時にそ
れらの半導体装置を配線板に実装するようにしてもよ
い。これにより、さらに効率的にフリップチップ接続を
することができる。これは、個々の半導体装置の位置合
わせ精度がより粗で済むようになったことにより生じる
利点の一つである。
【0022】すなわち、外部接続のためのパッドを有す
る半導体チップと、前記半導体チップの前記パッドを有
する面に形成された絶縁層と、前記絶縁層上に形成さ
れ、前記パッドの面積より大きな面積を有しかつ前記絶
縁層を貫通する導電体により前記パッドと電気的に接続
されている導電体層とを具備する半導体装置を、複数一
度に、前記導電体層が配された面とは反対側の面から保
持する工程と、前記保持された複数の半導体装置を導電
性組成物を介して配線板にフリップチップ実装する工程
とを具備するものである。
【0023】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照しながら説明する。図1は、本発明の一実施形態に
係る半導体装置を製造する工程を模式的に示す断面図で
ある。まず、図1(a)に示すように、半導体ウエハ1
1であってその面上に複数の半導体デバイスがすでに形
成されたものを用意する。半導体ウエハ11の面上に
は、それぞれの半導体デバイスの外部接続部としてパッ
ド11aが形成されている。なお、パッド11aは例え
ば0.1mm角であり、ワイヤボンディングを行なうの
に必要な面積に設定されているものである。
【0024】次に、図1(b)に示すように、パッド1
1aを覆うように半導体ウエハ11上全面に絶縁層12
を形成する。形成方法は、周知の方法を用いてよいが、
例えば、半導体ウエハ11上に絶縁材料であるポリイミ
ドを滴下してスピンコートし厚さ例えば1μm程度に形
成することができる。
【0025】次に、図1(c)に示すように、パッド1
1a上の絶縁層12を選択的にエッチング除去し絶縁層
に貫通孔12aを形成する。選択的にエッチングするに
は、フォトリソグラフィなどの周知の方法を適用するこ
とができる。なお、図1(b)および図1(c)に示す
方法に代えて、パッド11a上を除き選択的に絶縁層1
2を形成する方法を用いてもよい。選択的に絶縁層12
を形成するのも同様に周知の方法により行なうことがで
きる。
【0026】貫通孔12aを形成したら、次に、図1
(d)に示すように、貫通孔12aを充填しかつパッド
11aより大面積の導電体層13を絶縁層12上に選択
的に形成する。導電体には、材質としてAlやAuなど
を用いることができる。形成方法としては、スパッタ、
蒸着、めっきなどの中から使用する材質を考慮して適当
なものを選択することができる。選択的に形成するに
は、使用する材質を考慮の上、ウエハ11上に全面的に
形成したあと不要部分をエッチング除去するか、レジス
トマスクを形成した面に導電体層13を形成するかして
行なうことができる。なお、導電体層13は、その厚さ
を例えば1μm程度、その面積を例えば0.4mm角程
度にする。
【0027】最後に、図1(e)に示すように、大面積
の導電体層13が形成された半導体ウエハ11をダイシ
ングし個々の半導体チップ14を得る。このようにして
得られた半導体チップ14は、外部接続用として大面積
の導電体層13を有するので、フリップチップ接続され
る場合に位置合わせ精度を粗にすることができる。詳し
くは後述する。
【0028】なお、図1においては、ダイシングする前
のウエハ11を用いて導電体層13を形成する方法を説
明したが、これは、より生産性を上げて形成する例を示
したものであり、当然ながらダイシングしたあとの個々
の半導体チップに対しても同様の方法で大面積の導電体
層13を形成することができる。
【0029】図2は、図1に示した工程により製造され
た半導体チップ14を機能面(導電体層13が形成され
た面)に対向する方向からみた概略の平面図である。図
2において、図1に示した構成要素と同じものには同一
番号を付してある。この例では、パッド11aおよび導
電体層13が6つ存在するものを示しているが、その数
がいくつの場合でも同様である。
【0030】なお、もともとパッド11aの存在密度が
非常に密である場合には、導電体層13による接続部の
大面積化はさほどでもなくなるが、世上、パッドの存在
密度が粗であるチップは数多く存在する。チップ面積の
割に外部入出力端子の数が少なくて済む集積回路がこれ
であり、その場合でも、パッドの面積は、通常、ワイヤ
ボンディングを行なうのに必要な面積分あればよいので
特に大きくは形成されない。
【0031】図3は、図1に示した工程により製造され
た半導体チップ14を配線板にフリップチップ実装する
工程例を模式的に示す正面図である。図3において、す
でに説明した部分には同一の番号を付してある。
【0032】まず、図3(a)に示すように、大面積の
導電体層13が形成された半導体チップ14の背面(機
能面と反対の面)をフリップチップボンダヘッド34で
吸着保持し、実装すべき配線板31に対向して位置させ
る。なお、配線板31は、あらかじめ配線パターン32
上であって半導体チップ14と接続されるべき部位に導
電性組成物33が付着されている。導電性組成物33
は、例えば当初ペースト状または液状でありかつ熱硬化
性により接着性を発揮するものである。また、図示省略
しているが、配線パターン32上であって半導体チップ
14と接続されない部位は、通常、レジストが塗布され
絶縁性が確保されている。
【0033】図3(a)に示す状態で、半導体チップ1
4の位置合わせを行なう。これによれば、導電体層13
が大面積である分、位置合わせの精度は粗でよい。例え
ば、導電体層13が0.4mm角であれば、±0.2m
m程度の精度とすることができる。もともとのパッドが
0.1mm角であるときのフリップチップ接続に必要な
位置精度は±0.02mm程度と見込まれるので、その
差は歴然である。
【0034】なお、配線板31の配線パターン32の側
で接続部面積を大面積にする方法も考えられるが、配線
板31側は高密度実装のため通常は配線パターン32が
密に形成されておりそのような余裕がない場合が多い。
【0035】半導体チップ14の位置合わせを終えた
ら、次に、図3(b)に示すように、フリップチップボ
ンダヘッド34を配線板31方向に降下して半導体チッ
プ14を加圧、加熱し導電性組成物33を熱硬化させ
る。
【0036】次に、図3(c)に示すように、半導体チ
ップ14と配線板31との間隙を封止樹脂35で充填す
る。これには、例えば、液状の樹脂を間隙に注入しその
あと熱硬化させる方法を用いることができる。以上説明
の方法により、半導体チップ14の配線板31へのフリ
ップチップ接続がより容易になる。
【0037】図4は、図1に示した工程により製造され
た半導体チップ14を配線板にフリップチップ実装する
工程の別の例を模式的に示す正面図である。図4におい
て、すでに説明した部分には同一の番号を付してある。
この例では、複数の半導体チップ14を一度に配線板上
にフリップチップ接続する。
【0038】すなわち、図4(a)に示すように、フリ
ップチップボンダヘッド41は、複数の半導体チップ1
4を同時に吸着保持し、これらが実装されるべき配線板
31に対向して位置される。図4(b)は、このように
複数の半導体チップ14を同時に吸着保持したフリップ
チップボンダヘッド41の吸着面を示すものである。
【0039】図4(a)、(b)に示すような、フリッ
プチップボンダヘッド41による複数の半導体チップ4
1の吸着保持は、例えば、相対的な位置合わせがされる
ように複数の半導体チップ41を保持するトレイを用
い、このトレイから複数の半導体チップ41を一度に吸
着して引き上げることにより行なうことができる。
【0040】なお、図4(a)において、配線板31に
ついては図3(a)と同様に、あらかじめ配線パターン
32上であって半導体チップ14と接続されるべき部位
に導電性組成物33が付着されている。
【0041】上記の配置状態から、配線板31に対する
複数の半導体チップ14の位置合わせを行ない、以下、
図3(b)に示したのと同様にフリップチップ接続を行
なう。さらに、半導体チップ14と配線板31との間隙
を封止樹脂35で充填する。図5は、以上のようにして
得られた半導体チップ14の実装体を模式的に示す断面
図である。
【0042】図4、図5に示すフリップチップ実装は、
実装されるべき個々の半導体チップ14についての位置
精度がそれぞれより粗で済むようになったことから採用
できたものである。すなわち、複数の半導体チップ14
のフリップチップ実装を一度に行なうには、一般的に
は、それらの相対的な位置ずれが問題となるが、その相
対的な位置ずれを大面積の導電体層13で吸収するから
である。したがって、例えば、相対的な位置合わせ手段
を兼ねる、複数の半導体チップ41を保持するトレイに
よってこれが実現できるものである。
【0043】なお、図4、図5に示した例では、同種の
半導体チップ14を同時にフリップチップ接続する方法
を述べているが、半導体チップ14は、それぞれ異品種
のものであってももちろんよい。
【0044】図6は、図1に示した工程により製造され
た半導体チップ14を配線板31にフリップチップ実装
する工程のさらに別の例を模式的に示す正面図である。
図6において、すでに説明した部分には同一の番号を付
してある。この例でも、複数の半導体チップ14を一度
に配線板31上にフリップチップ接続する。したがっ
て、配線板31に対する複数の半導体チップ14の位置
合わせについては図4、図5に示した実施形態と同様で
ある。
【0045】図6に示す実施形態では、図6(a)に示
すように、配線板31の配線パターン32上であって半
導体チップ14と接続されるべき部位に導電性組成物と
して円錐状のペーストバンプ61があらかじめ形成され
る。このようなペーストバンプ61は、例えばスクリー
ン印刷を用いて形成することができる。すなわち、スク
リーン版のピット(貫通孔)を通して硬化前のペースト
が配線パターン32上に印刷されるようにスキージでス
クリーン版を掃引する。ある程度の高さに形成するに
は、例えば乾燥工程を繰り返しながら複数回印刷を行な
う。
【0046】円錐状のペーストバンプ61が形成された
ら乾燥してある程度の硬さにする。そして、図6(b)
に示すように、半導体チップ14がフリップチップ接続
される位置に異方性導電フィルム62を貼付する。
【0047】次に、図6(c)に示すように、複数の半
導体チップ14を吸着保持したフリップチップボンダヘ
ッド41を配線板31方向に加圧し同時に加熱する。こ
れにより、ペーストバンプ61の先端と半導体チップ1
4の導電体層13とが電気的に接触する状態が確立す
る。なお、このとき、これらの間には、異方性導電性フ
ィルム62のフィラーである金属粒が挟まれた状態とな
り電気的接続の信頼性が向上する。また、半導体チップ
14と配線板31との間の間隙は、異方性導電フィルム
62の熱可塑性、熱硬化性により封止された状態とな
る。
【0048】この実施形態では、図4、図5で説明した
実施形態が有する効果に加え、封止樹脂35(図5)の
充填工程が不要になる効果がある。この例では、上記の
ように異方性導電フィルム62を用いているが、これに
代えて絶縁フィルムを用いるようにすることもできる。
絶縁フィルムであっても円錐状のペーストバンプ61が
つき抜けやすいものを選択すれば導電体層13との電気
的接続が図れ、かつペーストバンプ61の塑性変形によ
ってその接続状態が十分なものとなるからである。ま
た、この場合でも半導体チップ14と配線板31との間
の間隙は、絶縁フィルムの熱可塑性、熱硬化性により封
止された状態とすることができる。
【0049】
【発明の効果】以上詳述したように、本発明によれば、
外部接続のための端子として、チップに形成されている
パッドに代えてこれより大面積の導電体層を用いるの
で、半導体装置の位置合わせ精度は上記導電体層が大き
い分だけ粗にしてもよい。したがって、位置合わせを効
率的に行なうことが可能になりフリップチップ接続の生
産性が向上する。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体装置を製造す
る工程を模式的に示す断面図。
【図2】図1に示した工程により製造された半導体チッ
プ14を機能面(導電体層13が形成された面)に対向
する方向からみた概略の平面図。
【図3】図1に示した工程により製造された半導体チッ
プ14を配線板にフリップチップ実装する工程例を模式
的に示す正面図。
【図4】図1に示した工程により製造された半導体チッ
プ14を配線板にフリップチップ実装する工程の別の例
を模式的に示す正面図。
【図5】図4に示すようにして得られた、半導体チップ
14の実装体を模式的に示す断面図。
【図6】図1に示した工程により製造された半導体チッ
プ14を配線板にフリップチップ実装する工程のさらに
別の例を模式的に示す正面図。
【図7】従来のフリップチップ接続工程例を説明するプ
ロセス図。
【符号の説明】
11…半導体ウエハ、11a…パッド、12…絶縁層、
12a…貫通孔、13…導電体層、14…半導体チッ
プ、31…配線板、32…配線パターン、33…導電性
組成物、34、41…フリップチップボンダヘッド、3
5…封止樹脂、61…ペーストバンプ、62…異方性導
電フィルム

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 外部接続のためのパッドを有する半導体
    チップと、 前記半導体チップの前記パッドを有する面に形成された
    絶縁層と、 前記絶縁層上に形成され、前記パッドの面積より大きな
    面積を有しかつ前記絶縁層を貫通する導電体により前記
    パッドと電気的に接続されている導電体層とを具備する
    ことを特徴とする半導体装置。
  2. 【請求項2】 前記導電体層は、Al(アルミニウム)
    またはAu(金)を有することを特徴とする請求項1記
    載の半導体装置。
  3. 【請求項3】 請求項1記載の半導体装置と、 前記半導体装置が実装された配線板とを具備し、 前記半導体装置の前記導電体層と前記配線板の配線パタ
    ーンとの電気的接続が導電性組成物を介してなされてい
    ることを特徴とする半導体装置の実装体。
  4. 【請求項4】 請求項1記載の半導体装置と、 前記半導体装置が実装された配線板とを具備し、 前記半導体装置の前記導電体層と前記配線板の配線パタ
    ーンとの電気的接続が導電性組成物および異方性導電フ
    ィルムを介してなされていることを特徴とする半導体装
    置の実装体。
  5. 【請求項5】 前記導電性組成物は、銀粒を分散させた
    樹脂であることを特徴とする請求項3または4記載の半
    導体装置の実装体。
  6. 【請求項6】 半導体チップのパッド形成面に前記パッ
    ドを覆う絶縁層を形成する工程と、 前記形成された絶縁層に、前記パッドに通ずる貫通孔を
    形成する工程と、 前記形成された絶縁層上に、前記パッドの面積より大き
    な面積を有しかつ前記形成された貫通孔を充填する導電
    体層を形成する工程とを具備することを特徴とする半導
    体装置の製造方法。
  7. 【請求項7】 外部接続のためのパッドを有する半導体
    デバイスが複数形成された半導体ウエハの前記パッドが
    形成された面に前記パッドを覆う絶縁層を形成する工程
    と、 前記形成された絶縁層に、前記パッドに通ずる貫通孔を
    形成する工程と、 前記形成された絶縁層上に、前記パッドの面積より大き
    な面積を有しかつ前記形成された貫通孔を充填する導電
    体層を形成する工程と、 前記絶縁層および導電体層が形成されたウエハを前記半
    導体デバイスごとにダイシングする工程とを具備するこ
    とを特徴とする半導体装置の製造方法。
  8. 【請求項8】 外部接続のためのパッドを有する半導体
    チップと、前記半導体チップの前記パッドを有する面に
    形成された絶縁層と、前記絶縁層上に形成され、前記パ
    ッドの面積より大きな面積を有しかつ前記絶縁層を貫通
    する導電体により前記パッドと電気的に接続されている
    導電体層とを具備する半導体装置を、前記導電体層が配
    された面とは反対側の面から保持する工程と、 前記保持された半導体装置を導電性組成物を介して配線
    板にフリップチップ実装する工程とを具備することを特
    徴とする半導体装置実装体の製造方法。
  9. 【請求項9】 外部接続のためのパッドを有する半導体
    チップと、前記半導体チップの前記パッドを有する面に
    形成された絶縁層と、前記絶縁層上に形成され、前記パ
    ッドの面積より大きな面積を有しかつ前記絶縁層を貫通
    する導電体により前記パッドと電気的に接続されている
    導電体層とを具備する半導体装置を、複数一度に、前記
    導電体層が配された面とは反対側の面から保持する工程
    と、 前記保持された複数の半導体装置を導電性組成物を介し
    て配線板にフリップチップ実装する工程とを具備するこ
    とを特徴とする半導体装置実装体の製造方法。
JP2001356263A 2001-11-21 2001-11-21 半導体装置の製造方法 Expired - Fee Related JP3785442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001356263A JP3785442B2 (ja) 2001-11-21 2001-11-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001356263A JP3785442B2 (ja) 2001-11-21 2001-11-21 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006002691A Division JP4566915B2 (ja) 2006-01-10 2006-01-10 半導体装置の実装体、半導体装置実装体の製造方法

Publications (2)

Publication Number Publication Date
JP2003158152A true JP2003158152A (ja) 2003-05-30
JP3785442B2 JP3785442B2 (ja) 2006-06-14

Family

ID=19167817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001356263A Expired - Fee Related JP3785442B2 (ja) 2001-11-21 2001-11-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3785442B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067055A (ja) * 2005-08-30 2007-03-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
KR100848745B1 (ko) * 2005-08-03 2008-07-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 반도체 칩
US7638886B2 (en) 2005-08-03 2009-12-29 Seiko Epson Corporation Semiconductor device and semiconductor chip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848745B1 (ko) * 2005-08-03 2008-07-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 반도체 칩
US7638886B2 (en) 2005-08-03 2009-12-29 Seiko Epson Corporation Semiconductor device and semiconductor chip
JP2007067055A (ja) * 2005-08-30 2007-03-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4673167B2 (ja) * 2005-08-30 2011-04-20 Okiセミコンダクタ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP3785442B2 (ja) 2006-06-14

Similar Documents

Publication Publication Date Title
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3625646B2 (ja) フリップチップ実装方法
JP3597754B2 (ja) 半導体装置及びその製造方法
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
JP2003017518A (ja) 混成集積回路装置の製造方法
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JP3683996B2 (ja) 半導体装置およびその製造方法
JP2002076055A (ja) 半導体装置の実装方法および実装構造
JPH07321244A (ja) 電子部品および電子部品の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP3785442B2 (ja) 半導体装置の製造方法
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP2000243875A (ja) 半導体装置
JP3611463B2 (ja) 電子部品の製造方法
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JPH0951018A (ja) 半導体装置およびその製造方法
JPH03129745A (ja) 半導体装置の実装方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JP3527589B2 (ja) 半導体装置用パッケージ及びその製造方法
JP2000228457A (ja) 半導体装置、その製造方法及びテープキャリア

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060215

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees