JP3785442B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3785442B2 JP3785442B2 JP2001356263A JP2001356263A JP3785442B2 JP 3785442 B2 JP3785442 B2 JP 3785442B2 JP 2001356263 A JP2001356263 A JP 2001356263A JP 2001356263 A JP2001356263 A JP 2001356263A JP 3785442 B2 JP3785442 B2 JP 3785442B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- flip
- wiring board
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、外部接続を行なうためのパッドを有する半導体装置を製造する方法に係り、特に、フリップチップ接続の生産性向上に適する半導体装置を製造する方法に関する。
【０００２】
【従来の技術】
半導体チップを配線板にフリップチップ接続する一般的な方法例について説明する。図７は、従来のフリップチップ接続工程例を説明するプロセス図である。まず、図７（ａ）に示すように、外部接続用のパッド１０１ａを複数有する半導体チップ１０１のそのパッド１０１ａ上に例えば金の突起電極（バンプ）１０１ｂを形成する。このような突起電極１０１ｂは、例えば、金線の端部をボンディングツール（キャピラリ）１０１ｃでパッド１０１ａ上にボンディングし、同時にごく短い適当な位置でその金線をカットすることによって形成することができる。
【０００３】
次に、図７（ｂ）に示すように、突起電極１０１ｂが形成された半導体チップ１０１の背面（機能面とは反対側の面）をフリップチップボンダヘッド１０４で吸着保持し、半導体チップ１０１が実装されるべき（フリップチップ実装されるべき）配線板１０２の実装面（配線パターン１０２ａが存在する面）に対向して位置させる。なお、配線板１０２には、接続間隙を封止しかつ突起電極１０１ｂと配線パターン１０２ａとの電気的接続を確実にするための異方性導電フィルム１０３があらかじめ貼付されている。
【０００４】
次に、半導体チップ１０１と配線板１０２との相対的な位置合わせを行なう。合わせるべき方向は、ｘ方向（左右方向）、ｙ方向（奥手前方向）、θ方向（ｘｙ平面に垂直な軸の回り方向）である。これにより、電気的接続されるべき突起電極１０１ｂと配線パターン１０２ａとの位置がｚ方向（上下方向）を除きそろう。
【０００５】
次に、図７（ｃ）に示すように、半導体チップ１０１と配線板１０２とをフリップチップボンダヘッド１０４により密着させて、加圧、加熱を行なう。これにより、異方性導電フィルム１０３が熱硬化し、半導体チップ１０１と配線板１０２との間隙を封止しつつ接着状態に至らせることができる。突起電極１０１ｂと配線パターン１０２ａと間に挟まった異方性導電フィルム１０３においては、フィラーである金属微小粒が突起電極１０１ｂと配線パターン１０２ａとの間を仲介して電気的接続を確実化する。
【０００６】
【発明が解決しようとする課題】
以上のようなフリップチップ接続においては、半導体チップ１０１と配線板１０２との相対的な位置合わせに精度を要する。半導体チップ１０１のパッド１０１ａは、例えば０．１ｍｍ角程度であり、これに応ずるように配線板１０２の配線パターン１０２ａも形成されるからである。このような寸法の場合、半導体チップ１０１の搭載精度は±０．０２ｍｍ程度は必要である。
【０００７】
したがって、位置合わせ精度が優れた高価なフリップチップボンダを必要とすることや位置合わせに時間を要することにより生産性が向上できないなどの事情が生じ、生産される製品のコストにも影響する。
【０００８】
本発明は、上記した事情を考慮してなされたもので、外部接続を行なうためのパッドを有する半導体装置を製造する方法において、フリップチップ接続の生産性を向上することが可能な半導体装置を製造する方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る半導体装置の製造方法は、外部接続のためのパッドを有する半導体デバイスが複数形成された半導体ウエハの前記パッドが形成された面に前記パッドを覆う絶縁層を形成する工程と、前記形成された絶縁層に、前記パッドに通ずる貫通孔を形成する工程と、前記形成された絶縁層上に、前記パッドの面積より大きな面積を有しかつ前記形成された貫通孔を充填する導電体層を形成する工程と、前記絶縁層および導電体層が形成されたウエハを前記半導体デバイスごとにダイシングする工程とを具備することを特徴とする。
【００１６】
この製造方法により、外部接続のための端子として、チップに形成されているパッドより大面積の導電体層を形成することができる。したがって、フリップチップ接続されるべき配線板の配線パターンの細かさが例え元のままであっても、半導体装置の位置合わせ精度は上記導電体層が大きい分だけ粗にしてもよい。したがって、位置合わせを効率的に行なうことが可能になりフリップチップ接続の生産性が向上する。
【００１７】
また、導電体層が形成されたあとウエハのダイシングを行なうので、効率的に、チップに形成されているパッドより大面積の導電体層を形成することができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る半導体装置の製造方法を模式的に示す断面図である。まず、図１（ａ）に示すように、半導体ウエハ１１であってその面上に複数の半導体デバイスがすでに形成されたものを用意する。半導体ウエハ１１の面上には、それぞれの半導体デバイスの外部接続部としてパッド１１ａが形成されている。なお、パッド１１ａは例えば０．１ｍｍ角であり、ワイヤボンディングを行なうのに必要な面積に設定されているものである。
【００２４】
次に、図１（ｂ）に示すように、パッド１１ａを覆うように半導体ウエハ１１上全面に絶縁層１２を形成する。形成方法は、周知の方法を用いてよいが、例えば、半導体ウエハ１１上に絶縁材料であるポリイミドを滴下してスピンコートし厚さ例えば１μｍ程度に形成することができる。
【００２５】
次に、図１（ｃ）に示すように、パッド１１ａ上の絶縁層１２を選択的にエッチング除去し絶縁層に貫通孔１２ａを形成する。選択的にエッチングするには、フォトリソグラフィなどの周知の方法を適用することができる。なお、図１（ｂ）および図１（ｃ）に示す方法に代えて、パッド１１ａ上を除き選択的に絶縁層１２を形成する方法を用いてもよい。選択的に絶縁層１２を形成するのも同様に周知の方法により行なうことができる。
【００２６】
貫通孔１２ａを形成したら、次に、図１（ｄ）に示すように、貫通孔１２ａを充填しかつパッド１１ａより大面積の導電体層１３を絶縁層１２上に選択的に形成する。導電体には、材質としてＡｌやＡｕなどを用いることができる。形成方法としては、スパッタ、蒸着、めっきなどの中から使用する材質を考慮して適当なものを選択することができる。選択的に形成するには、使用する材質を考慮の上、ウエハ１１上に全面的に形成したあと不要部分をエッチング除去するか、レジストマスクを形成した面に導電体層１３を形成するかして行なうことができる。なお、導電体層１３は、その厚さを例えば１μｍ程度、その面積を例えば０．４ｍｍ角程度にする。
【００２７】
最後に、図１（ｅ）に示すように、大面積の導電体層１３が形成された半導体ウエハ１１をダイシングし個々の半導体チップ１４を得る。このようにして得られた半導体チップ１４は、外部接続用として大面積の導電体層１３を有するので、フリップチップ接続される場合に位置合わせ精度を粗にすることができる。詳しくは後述する。
【００２９】
図２は、図１に示した工程により製造された半導体チップ１４を機能面（導電体層１３が形成された面）に対向する方向からみた概略の平面図である。図２において、図１に示した構成要素と同じものには同一番号を付してある。この例では、パッド１１ａおよび導電体層１３が６つ存在するものを示しているが、その数がいくつの場合でも同様である。
【００３０】
なお、もともとパッド１１ａの存在密度が非常に密である場合には、導電体層１３による接続部の大面積化はさほどでもなくなるが、世上、パッドの存在密度が粗であるチップは数多く存在する。チップ面積の割に外部入出力端子の数が少なくて済む集積回路がこれであり、その場合でも、パッドの面積は、通常、ワイヤボンディングを行なうのに必要な面積分あればよいので特に大きくは形成されない。
【００３１】
図３は、図１に示した工程により製造された半導体チップ１４を配線板にフリップチップ実装する工程例を模式的に示す正面図である。図３において、すでに説明した部分には同一の番号を付してある。
【００３２】
まず、図３（ａ）に示すように、大面積の導電体層１３が形成された半導体チップ１４の背面（機能面と反対の面）をフリップチップボンダヘッド３４で吸着保持し、実装すべき配線板３１に対向して位置させる。なお、配線板３１は、あらかじめ配線パターン３２上であって半導体チップ１４と接続されるべき部位に導電性組成物３３が付着されている。導電性組成物３３は、例えば当初ペースト状または液状でありかつ熱硬化性により接着性を発揮するものである。また、図示省略しているが、配線パターン３２上であって半導体チップ１４と接続されない部位は、通常、レジストが塗布され絶縁性が確保されている。
【００３３】
図３（ａ）に示す状態で、半導体チップ１４の位置合わせを行なう。これによれば、導電体層１３が大面積である分、位置合わせの精度は粗でよい。例えば、導電体層１３が０．４ｍｍ角であれば、±０．２ｍｍ程度の精度とすることができる。もともとのパッドが０．１ｍｍ角であるときのフリップチップ接続に必要な位置精度は±０．０２ｍｍ程度と見込まれるので、その差は歴然である。
【００３４】
なお、配線板３１の配線パターン３２の側で接続部面積を大面積にする方法も考えられるが、配線板３１側は高密度実装のため通常は配線パターン３２が密に形成されておりそのような余裕がない場合が多い。
【００３５】
半導体チップ１４の位置合わせを終えたら、次に、図３（ｂ）に示すように、フリップチップボンダヘッド３４を配線板３１方向に降下して半導体チップ１４を加圧、加熱し導電性組成物３３を熱硬化させる。
【００３６】
次に、図３（ｃ）に示すように、半導体チップ１４と配線板３１との間隙を封止樹脂３５で充填する。これには、例えば、液状の樹脂を間隙に注入しそのあと熱硬化させる方法を用いることができる。以上説明の方法により、半導体チップ１４の配線板３１へのフリップチップ接続がより容易になる。
【００３７】
図４は、図１に示した工程により製造された半導体チップ１４を配線板にフリップチップ実装する工程の別の例を模式的に示す正面図である。図４において、すでに説明した部分には同一の番号を付してある。この例では、複数の半導体チップ１４を一度に配線板上にフリップチップ接続する。
【００３８】
すなわち、図４（ａ）に示すように、フリップチップボンダヘッド４１は、複数の半導体チップ１４を同時に吸着保持し、これらが実装されるべき配線板３１に対向して位置される。図４（ｂ）は、このように複数の半導体チップ１４を同時に吸着保持したフリップチップボンダヘッド４１の吸着面を示すものである。
【００３９】
図４（ａ）、（ｂ）に示すような、フリップチップボンダヘッド４１による複数の半導体チップ４１の吸着保持は、例えば、相対的な位置合わせがされるように複数の半導体チップ４１を保持するトレイを用い、このトレイから複数の半導体チップ４１を一度に吸着して引き上げることにより行なうことができる。
【００４０】
なお、図４（ａ）において、配線板３１については図３（ａ）と同様に、あらかじめ配線パターン３２上であって半導体チップ１４と接続されるべき部位に導電性組成物３３が付着されている。
【００４１】
上記の配置状態から、配線板３１に対する複数の半導体チップ１４の位置合わせを行ない、以下、図３（ｂ）に示したのと同様にフリップチップ接続を行なう。さらに、半導体チップ１４と配線板３１との間隙を封止樹脂３５で充填する。図５は、以上のようにして得られた半導体チップ１４の実装体を模式的に示す断面図である。
【００４２】
図４、図５に示すフリップチップ実装は、実装されるべき個々の半導体チップ１４についての位置精度がそれぞれより粗で済むようになったことから採用できたものである。すなわち、複数の半導体チップ１４のフリップチップ実装を一度に行なうには、一般的には、それらの相対的な位置ずれが問題となるが、その相対的な位置ずれを大面積の導電体層１３で吸収するからである。したがって、例えば、相対的な位置合わせ手段を兼ねる、複数の半導体チップ４１を保持するトレイによってこれが実現できるものである。
【００４３】
なお、図４、図５に示した例では、同種の半導体チップ１４を同時にフリップチップ接続する方法を述べているが、半導体チップ１４は、それぞれ異品種のものであってももちろんよい。
【００４４】
図６は、図１に示した工程により製造された半導体チップ１４を配線板３１にフリップチップ実装する工程のさらに別の例を模式的に示す正面図である。図６において、すでに説明した部分には同一の番号を付してある。この例でも、複数の半導体チップ１４を一度に配線板３１上にフリップチップ接続する。したがって、配線板３１に対する複数の半導体チップ１４の位置合わせについては図４、図５に示した例と同様である。
【００４５】
図６に示す例では、図６（ａ）に示すように、配線板３１の配線パターン３２上であって半導体チップ１４と接続されるべき部位に導電性組成物として円錐状のペーストバンプ６１があらかじめ形成される。このようなペーストバンプ６１は、例えばスクリーン印刷を用いて形成することができる。すなわち、スクリーン版のピット（貫通孔）を通して硬化前のペーストが配線パターン３２上に印刷されるようにスキージでスクリーン版を掃引する。ある程度の高さに形成するには、例えば乾燥工程を繰り返しながら複数回印刷を行なう。
【００４６】
円錐状のペーストバンプ６１が形成されたら乾燥してある程度の硬さにする。そして、図６（ｂ）に示すように、半導体チップ１４がフリップチップ接続される位置に異方性導電フィルム６２を貼付する。
【００４７】
次に、図６（ｃ）に示すように、複数の半導体チップ１４を吸着保持したフリップチップボンダヘッド４１を配線板３１方向に加圧し同時に加熱する。これにより、ペーストバンプ６１の先端と半導体チップ１４の導電体層１３とが電気的に接触する状態が確立する。なお、このとき、これらの間には、異方性導電性フィルム６２のフィラーである金属粒が挟まれた状態となり電気的接続の信頼性が向上する。また、半導体チップ１４と配線板３１との間の間隙は、異方性導電フィルム６２の熱可塑性、熱硬化性により封止された状態となる。
【００４８】
この例では、図４、図５で説明した例が有する効果に加え、封止樹脂３５（図５）の充填工程が不要になる効果がある。また、上記のように異方性導電フィルム６２を用いているが、これに代えて絶縁フィルムを用いるようにすることもできる。絶縁フィルムであっても円錐状のペーストバンプ６１がつき抜けやすいものを選択すれば導電体層１３との電気的接続が図れ、かつペーストバンプ６１の塑性変形によってその接続状態が十分なものとなるからである。また、この場合でも半導体チップ１４と配線板３１との間の間隙は、絶縁フィルムの熱可塑性、熱硬化性により封止された状態とすることができる。
【００４９】
【発明の効果】
以上詳述したように、本発明によれば、外部接続のための端子として、チップに形成されているパッドにつなげてこれより大面積の導電体層を形成するので、半導体装置の位置合わせ精度は上記導電体層が大きい分だけ粗にしてもよい。したがって、位置合わせを効率的に行なうことが可能になりフリップチップ接続の生産性が向上する。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る半導体装置の製造方法を模式的に示す断面図。
【図２】図１に示した工程により製造された半導体チップ１４を機能面（導電体層１３が形成された面）に対向する方向からみた概略の平面図。
【図３】図１に示した工程により製造された半導体チップ１４を配線板にフリップチップ実装する工程例を模式的に示す正面図。
【図４】図１に示した工程により製造された半導体チップ１４を配線板にフリップチップ実装する工程の別の例を模式的に示す正面図。
【図５】図４に示すようにして得られた、半導体チップ１４の実装体を模式的に示す断面図。
【図６】図１に示した工程により製造された半導体チップ１４を配線板にフリップチップ実装する工程のさらに別の例を模式的に示す正面図。
【図７】従来のフリップチップ接続工程例を説明するプロセス図。
【符号の説明】
１１…半導体ウエハ、１１ａ…パッド、１２…絶縁層、１２ａ…貫通孔、１３…導電体層、１４…半導体チップ、３１…配線板、３２…配線パターン、３３…導電性組成物、３４、４１…フリップチップボンダヘッド、３５…封止樹脂、６１…ペーストバンプ、６２…異方性導電フィルム
【発明の属する技術分野】
本発明は、外部接続を行なうためのパッドを有する半導体装置を製造する方法に係り、特に、フリップチップ接続の生産性向上に適する半導体装置を製造する方法に関する。
【０００２】
【従来の技術】
半導体チップを配線板にフリップチップ接続する一般的な方法例について説明する。図７は、従来のフリップチップ接続工程例を説明するプロセス図である。まず、図７（ａ）に示すように、外部接続用のパッド１０１ａを複数有する半導体チップ１０１のそのパッド１０１ａ上に例えば金の突起電極（バンプ）１０１ｂを形成する。このような突起電極１０１ｂは、例えば、金線の端部をボンディングツール（キャピラリ）１０１ｃでパッド１０１ａ上にボンディングし、同時にごく短い適当な位置でその金線をカットすることによって形成することができる。
【０００３】
次に、図７（ｂ）に示すように、突起電極１０１ｂが形成された半導体チップ１０１の背面（機能面とは反対側の面）をフリップチップボンダヘッド１０４で吸着保持し、半導体チップ１０１が実装されるべき（フリップチップ実装されるべき）配線板１０２の実装面（配線パターン１０２ａが存在する面）に対向して位置させる。なお、配線板１０２には、接続間隙を封止しかつ突起電極１０１ｂと配線パターン１０２ａとの電気的接続を確実にするための異方性導電フィルム１０３があらかじめ貼付されている。
【０００４】
次に、半導体チップ１０１と配線板１０２との相対的な位置合わせを行なう。合わせるべき方向は、ｘ方向（左右方向）、ｙ方向（奥手前方向）、θ方向（ｘｙ平面に垂直な軸の回り方向）である。これにより、電気的接続されるべき突起電極１０１ｂと配線パターン１０２ａとの位置がｚ方向（上下方向）を除きそろう。
【０００５】
次に、図７（ｃ）に示すように、半導体チップ１０１と配線板１０２とをフリップチップボンダヘッド１０４により密着させて、加圧、加熱を行なう。これにより、異方性導電フィルム１０３が熱硬化し、半導体チップ１０１と配線板１０２との間隙を封止しつつ接着状態に至らせることができる。突起電極１０１ｂと配線パターン１０２ａと間に挟まった異方性導電フィルム１０３においては、フィラーである金属微小粒が突起電極１０１ｂと配線パターン１０２ａとの間を仲介して電気的接続を確実化する。
【０００６】
【発明が解決しようとする課題】
以上のようなフリップチップ接続においては、半導体チップ１０１と配線板１０２との相対的な位置合わせに精度を要する。半導体チップ１０１のパッド１０１ａは、例えば０．１ｍｍ角程度であり、これに応ずるように配線板１０２の配線パターン１０２ａも形成されるからである。このような寸法の場合、半導体チップ１０１の搭載精度は±０．０２ｍｍ程度は必要である。
【０００７】
したがって、位置合わせ精度が優れた高価なフリップチップボンダを必要とすることや位置合わせに時間を要することにより生産性が向上できないなどの事情が生じ、生産される製品のコストにも影響する。
【０００８】
本発明は、上記した事情を考慮してなされたもので、外部接続を行なうためのパッドを有する半導体装置を製造する方法において、フリップチップ接続の生産性を向上することが可能な半導体装置を製造する方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る半導体装置の製造方法は、外部接続のためのパッドを有する半導体デバイスが複数形成された半導体ウエハの前記パッドが形成された面に前記パッドを覆う絶縁層を形成する工程と、前記形成された絶縁層に、前記パッドに通ずる貫通孔を形成する工程と、前記形成された絶縁層上に、前記パッドの面積より大きな面積を有しかつ前記形成された貫通孔を充填する導電体層を形成する工程と、前記絶縁層および導電体層が形成されたウエハを前記半導体デバイスごとにダイシングする工程とを具備することを特徴とする。
【００１６】
この製造方法により、外部接続のための端子として、チップに形成されているパッドより大面積の導電体層を形成することができる。したがって、フリップチップ接続されるべき配線板の配線パターンの細かさが例え元のままであっても、半導体装置の位置合わせ精度は上記導電体層が大きい分だけ粗にしてもよい。したがって、位置合わせを効率的に行なうことが可能になりフリップチップ接続の生産性が向上する。
【００１７】
また、導電体層が形成されたあとウエハのダイシングを行なうので、効率的に、チップに形成されているパッドより大面積の導電体層を形成することができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る半導体装置の製造方法を模式的に示す断面図である。まず、図１（ａ）に示すように、半導体ウエハ１１であってその面上に複数の半導体デバイスがすでに形成されたものを用意する。半導体ウエハ１１の面上には、それぞれの半導体デバイスの外部接続部としてパッド１１ａが形成されている。なお、パッド１１ａは例えば０．１ｍｍ角であり、ワイヤボンディングを行なうのに必要な面積に設定されているものである。
【００２４】
次に、図１（ｂ）に示すように、パッド１１ａを覆うように半導体ウエハ１１上全面に絶縁層１２を形成する。形成方法は、周知の方法を用いてよいが、例えば、半導体ウエハ１１上に絶縁材料であるポリイミドを滴下してスピンコートし厚さ例えば１μｍ程度に形成することができる。
【００２５】
次に、図１（ｃ）に示すように、パッド１１ａ上の絶縁層１２を選択的にエッチング除去し絶縁層に貫通孔１２ａを形成する。選択的にエッチングするには、フォトリソグラフィなどの周知の方法を適用することができる。なお、図１（ｂ）および図１（ｃ）に示す方法に代えて、パッド１１ａ上を除き選択的に絶縁層１２を形成する方法を用いてもよい。選択的に絶縁層１２を形成するのも同様に周知の方法により行なうことができる。
【００２６】
貫通孔１２ａを形成したら、次に、図１（ｄ）に示すように、貫通孔１２ａを充填しかつパッド１１ａより大面積の導電体層１３を絶縁層１２上に選択的に形成する。導電体には、材質としてＡｌやＡｕなどを用いることができる。形成方法としては、スパッタ、蒸着、めっきなどの中から使用する材質を考慮して適当なものを選択することができる。選択的に形成するには、使用する材質を考慮の上、ウエハ１１上に全面的に形成したあと不要部分をエッチング除去するか、レジストマスクを形成した面に導電体層１３を形成するかして行なうことができる。なお、導電体層１３は、その厚さを例えば１μｍ程度、その面積を例えば０．４ｍｍ角程度にする。
【００２７】
最後に、図１（ｅ）に示すように、大面積の導電体層１３が形成された半導体ウエハ１１をダイシングし個々の半導体チップ１４を得る。このようにして得られた半導体チップ１４は、外部接続用として大面積の導電体層１３を有するので、フリップチップ接続される場合に位置合わせ精度を粗にすることができる。詳しくは後述する。
【００２９】
図２は、図１に示した工程により製造された半導体チップ１４を機能面（導電体層１３が形成された面）に対向する方向からみた概略の平面図である。図２において、図１に示した構成要素と同じものには同一番号を付してある。この例では、パッド１１ａおよび導電体層１３が６つ存在するものを示しているが、その数がいくつの場合でも同様である。
【００３０】
なお、もともとパッド１１ａの存在密度が非常に密である場合には、導電体層１３による接続部の大面積化はさほどでもなくなるが、世上、パッドの存在密度が粗であるチップは数多く存在する。チップ面積の割に外部入出力端子の数が少なくて済む集積回路がこれであり、その場合でも、パッドの面積は、通常、ワイヤボンディングを行なうのに必要な面積分あればよいので特に大きくは形成されない。
【００３１】
図３は、図１に示した工程により製造された半導体チップ１４を配線板にフリップチップ実装する工程例を模式的に示す正面図である。図３において、すでに説明した部分には同一の番号を付してある。
【００３２】
まず、図３（ａ）に示すように、大面積の導電体層１３が形成された半導体チップ１４の背面（機能面と反対の面）をフリップチップボンダヘッド３４で吸着保持し、実装すべき配線板３１に対向して位置させる。なお、配線板３１は、あらかじめ配線パターン３２上であって半導体チップ１４と接続されるべき部位に導電性組成物３３が付着されている。導電性組成物３３は、例えば当初ペースト状または液状でありかつ熱硬化性により接着性を発揮するものである。また、図示省略しているが、配線パターン３２上であって半導体チップ１４と接続されない部位は、通常、レジストが塗布され絶縁性が確保されている。
【００３３】
図３（ａ）に示す状態で、半導体チップ１４の位置合わせを行なう。これによれば、導電体層１３が大面積である分、位置合わせの精度は粗でよい。例えば、導電体層１３が０．４ｍｍ角であれば、±０．２ｍｍ程度の精度とすることができる。もともとのパッドが０．１ｍｍ角であるときのフリップチップ接続に必要な位置精度は±０．０２ｍｍ程度と見込まれるので、その差は歴然である。
【００３４】
なお、配線板３１の配線パターン３２の側で接続部面積を大面積にする方法も考えられるが、配線板３１側は高密度実装のため通常は配線パターン３２が密に形成されておりそのような余裕がない場合が多い。
【００３５】
半導体チップ１４の位置合わせを終えたら、次に、図３（ｂ）に示すように、フリップチップボンダヘッド３４を配線板３１方向に降下して半導体チップ１４を加圧、加熱し導電性組成物３３を熱硬化させる。
【００３６】
次に、図３（ｃ）に示すように、半導体チップ１４と配線板３１との間隙を封止樹脂３５で充填する。これには、例えば、液状の樹脂を間隙に注入しそのあと熱硬化させる方法を用いることができる。以上説明の方法により、半導体チップ１４の配線板３１へのフリップチップ接続がより容易になる。
【００３７】
図４は、図１に示した工程により製造された半導体チップ１４を配線板にフリップチップ実装する工程の別の例を模式的に示す正面図である。図４において、すでに説明した部分には同一の番号を付してある。この例では、複数の半導体チップ１４を一度に配線板上にフリップチップ接続する。
【００３８】
すなわち、図４（ａ）に示すように、フリップチップボンダヘッド４１は、複数の半導体チップ１４を同時に吸着保持し、これらが実装されるべき配線板３１に対向して位置される。図４（ｂ）は、このように複数の半導体チップ１４を同時に吸着保持したフリップチップボンダヘッド４１の吸着面を示すものである。
【００３９】
図４（ａ）、（ｂ）に示すような、フリップチップボンダヘッド４１による複数の半導体チップ４１の吸着保持は、例えば、相対的な位置合わせがされるように複数の半導体チップ４１を保持するトレイを用い、このトレイから複数の半導体チップ４１を一度に吸着して引き上げることにより行なうことができる。
【００４０】
なお、図４（ａ）において、配線板３１については図３（ａ）と同様に、あらかじめ配線パターン３２上であって半導体チップ１４と接続されるべき部位に導電性組成物３３が付着されている。
【００４１】
上記の配置状態から、配線板３１に対する複数の半導体チップ１４の位置合わせを行ない、以下、図３（ｂ）に示したのと同様にフリップチップ接続を行なう。さらに、半導体チップ１４と配線板３１との間隙を封止樹脂３５で充填する。図５は、以上のようにして得られた半導体チップ１４の実装体を模式的に示す断面図である。
【００４２】
図４、図５に示すフリップチップ実装は、実装されるべき個々の半導体チップ１４についての位置精度がそれぞれより粗で済むようになったことから採用できたものである。すなわち、複数の半導体チップ１４のフリップチップ実装を一度に行なうには、一般的には、それらの相対的な位置ずれが問題となるが、その相対的な位置ずれを大面積の導電体層１３で吸収するからである。したがって、例えば、相対的な位置合わせ手段を兼ねる、複数の半導体チップ４１を保持するトレイによってこれが実現できるものである。
【００４３】
なお、図４、図５に示した例では、同種の半導体チップ１４を同時にフリップチップ接続する方法を述べているが、半導体チップ１４は、それぞれ異品種のものであってももちろんよい。
【００４４】
図６は、図１に示した工程により製造された半導体チップ１４を配線板３１にフリップチップ実装する工程のさらに別の例を模式的に示す正面図である。図６において、すでに説明した部分には同一の番号を付してある。この例でも、複数の半導体チップ１４を一度に配線板３１上にフリップチップ接続する。したがって、配線板３１に対する複数の半導体チップ１４の位置合わせについては図４、図５に示した例と同様である。
【００４５】
図６に示す例では、図６（ａ）に示すように、配線板３１の配線パターン３２上であって半導体チップ１４と接続されるべき部位に導電性組成物として円錐状のペーストバンプ６１があらかじめ形成される。このようなペーストバンプ６１は、例えばスクリーン印刷を用いて形成することができる。すなわち、スクリーン版のピット（貫通孔）を通して硬化前のペーストが配線パターン３２上に印刷されるようにスキージでスクリーン版を掃引する。ある程度の高さに形成するには、例えば乾燥工程を繰り返しながら複数回印刷を行なう。
【００４６】
円錐状のペーストバンプ６１が形成されたら乾燥してある程度の硬さにする。そして、図６（ｂ）に示すように、半導体チップ１４がフリップチップ接続される位置に異方性導電フィルム６２を貼付する。
【００４７】
次に、図６（ｃ）に示すように、複数の半導体チップ１４を吸着保持したフリップチップボンダヘッド４１を配線板３１方向に加圧し同時に加熱する。これにより、ペーストバンプ６１の先端と半導体チップ１４の導電体層１３とが電気的に接触する状態が確立する。なお、このとき、これらの間には、異方性導電性フィルム６２のフィラーである金属粒が挟まれた状態となり電気的接続の信頼性が向上する。また、半導体チップ１４と配線板３１との間の間隙は、異方性導電フィルム６２の熱可塑性、熱硬化性により封止された状態となる。
【００４８】
この例では、図４、図５で説明した例が有する効果に加え、封止樹脂３５（図５）の充填工程が不要になる効果がある。また、上記のように異方性導電フィルム６２を用いているが、これに代えて絶縁フィルムを用いるようにすることもできる。絶縁フィルムであっても円錐状のペーストバンプ６１がつき抜けやすいものを選択すれば導電体層１３との電気的接続が図れ、かつペーストバンプ６１の塑性変形によってその接続状態が十分なものとなるからである。また、この場合でも半導体チップ１４と配線板３１との間の間隙は、絶縁フィルムの熱可塑性、熱硬化性により封止された状態とすることができる。
【００４９】
【発明の効果】
以上詳述したように、本発明によれば、外部接続のための端子として、チップに形成されているパッドにつなげてこれより大面積の導電体層を形成するので、半導体装置の位置合わせ精度は上記導電体層が大きい分だけ粗にしてもよい。したがって、位置合わせを効率的に行なうことが可能になりフリップチップ接続の生産性が向上する。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る半導体装置の製造方法を模式的に示す断面図。
【図２】図１に示した工程により製造された半導体チップ１４を機能面（導電体層１３が形成された面）に対向する方向からみた概略の平面図。
【図３】図１に示した工程により製造された半導体チップ１４を配線板にフリップチップ実装する工程例を模式的に示す正面図。
【図４】図１に示した工程により製造された半導体チップ１４を配線板にフリップチップ実装する工程の別の例を模式的に示す正面図。
【図５】図４に示すようにして得られた、半導体チップ１４の実装体を模式的に示す断面図。
【図６】図１に示した工程により製造された半導体チップ１４を配線板にフリップチップ実装する工程のさらに別の例を模式的に示す正面図。
【図７】従来のフリップチップ接続工程例を説明するプロセス図。
【符号の説明】
１１…半導体ウエハ、１１ａ…パッド、１２…絶縁層、１２ａ…貫通孔、１３…導電体層、１４…半導体チップ、３１…配線板、３２…配線パターン、３３…導電性組成物、３４、４１…フリップチップボンダヘッド、３５…封止樹脂、６１…ペーストバンプ、６２…異方性導電フィルム
Claims (1)
- 外部接続のためのパッドを有する半導体デバイスが複数形成された半導体ウエハの前記パッドが形成された面に前記パッドを覆う絶縁層を形成する工程と、
前記形成された絶縁層に、前記パッドに通ずる貫通孔を形成する工程と、
前記形成された絶縁層上に、前記パッドの面積より大きな面積を有しかつ前記形成された貫通孔を充填する導電体層を形成する工程と、
前記絶縁層および導電体層が形成されたウエハを前記半導体デバイスごとにダイシングする工程と
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356263A JP3785442B2 (ja) | 2001-11-21 | 2001-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356263A JP3785442B2 (ja) | 2001-11-21 | 2001-11-21 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006002691A Division JP4566915B2 (ja) | 2006-01-10 | 2006-01-10 | 半導体装置の実装体、半導体装置実装体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158152A JP2003158152A (ja) | 2003-05-30 |
| JP3785442B2 true JP3785442B2 (ja) | 2006-06-14 |
Family
ID=19167817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001356263A Expired - Fee Related JP3785442B2 (ja) | 2001-11-21 | 2001-11-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3785442B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4251164B2 (ja) | 2005-08-03 | 2009-04-08 | セイコーエプソン株式会社 | 半導体装置および半導体チップ |
| KR100848745B1 (ko) * | 2005-08-03 | 2008-07-25 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 반도체 칩 |
| JP4673167B2 (ja) * | 2005-08-30 | 2011-04-20 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-11-21 JP JP2001356263A patent/JP3785442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003158152A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US6897568B2 (en) | Electronic component with flexible contacting pads and method for producing the electronic component | |
| US6909180B2 (en) | Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same | |
| US5147210A (en) | Polymer film interconnect | |
| JP3962449B2 (ja) | 基板を結合する方法および構造 | |
| WO2006071611A1 (en) | Microelectronic package having stacked semiconductor devices and a process for its fabrication | |
| KR20010069223A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20030124768A1 (en) | Wafer level packaging and chip structure | |
| JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP3785442B2 (ja) | 半導体装置の製造方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP3362007B2 (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| KR100475338B1 (ko) | 와이어본더를이용한칩스케일패키지및제조방법 | |
| JP4619104B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060215 Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |