JP4673167B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、複数の半導体素子を形成した半導体ウェハを個片に分割して形成する半導体装置およびその製造方法に関する。

近年、電子機器が小型化、多機能化し、配線基板上の部品の実装密度が高まるにつれて半導体装置の小型化および薄型化への要求が高まってきており、ウェハレベルチップサイズパッケージ型の半導体装置に代表される小型の半導体装置が主流になってきている。
このような小型化のために従来の半導体装置は、半導体基板に形成された半導体素子の回路素子に電気的に接続する電極パッド上にボールボンダにより金等の金属片を積み重ね、これを溶融、圧着して電極パッドと同軸上にポストを形成し、このポストおよび半導体素子の側面を封止樹脂により封止し、封止樹脂を研磨してポストを露出させ、露出させたポストに半田等により突起電極を形成し、その後にダイシングブレードにより半導体素子を個片に分割して小型の半導体装置を製造している（例えば、特許文献１参照。）。
特開平１１−２１４４３４号公報（第４頁段落００２３−段落００２６、第２図、第３図）

しかしながら、上述した従来の技術においては、半導体素子の電極パッドと同軸上にポストを形成し、そこに突起電極を形成しているため、実装基板にフリップチップ方式で搭載される半導体装置の場合は、突起電極の配置は主に実装基板の配線端子の位置で決まってしまい、ポストの同軸上に形成される電極パッドの配置を自由に設定することができず、半導体装置の小型化への要求を満たすことが困難になるという問題がある。

このことは、近年の半導体装置の小型化に伴う半導体素子の多機能化のための電極パッド間のピッチの狭小化や不揃いな配置に対応するためには特に重要である。
本発明は、上記の問題点を解決するためになされたもので、実装基板へのフリップチップ方式での搭載性を確保しつつ電極パッドの配置の自由度を拡大して半導体装置の小型化を図る手段を提供することを目的とする。

本発明は、上記課題を解決するために、半導体装置が、半導体素子と、該半導体素子の回路素子と電気的に接続する電極パッドと、該電極パッドから離れた位置に形成されたポストと、前記電極パッドと前記ポストとを電気的に接続する再配線と、該再配線と前記ポストとを封止する封止層と、該封止層に形成され、前記ポスト毎にポスト端面を底面に露出させると共に前記ポスト端面より大きい底面積を有する端子凹部と、該端子凹部に埋め込まれた導電膜により形成された外部端子とを備えたことを特徴とする。

また、半導体装置の製造方法が、回路素子と電気的に接続する電極パッドを有する複数の半導体素子を形成した半導体ウェハを準備する工程と、前記電極パッドに電気的に接続する再配線を形成する工程と、前記再配線上の前記電極パッドから離れた位置にポストを形成する工程と、前記再配線と前記ポストとを封止樹脂により封止して、前記ポスト毎にポスト端面を底面に露出させると共に前記ポスト端面より大きい底面積を有する端子凹部を形成した封止層を形成する工程と、前記封止層上に、前記端子凹部を埋め込む導電膜を形成する工程と、前記導電膜を研磨して前記封止層を露出させ、前記ポストの単位で分離した外部端子を形成する工程と、前記半導体ウェハを、前記半導体素子の単位で個片に分割する工程とを備えることを特徴とする。

これにより、本発明は、外部端子を実装基板の配線端子等のピッチと整合させてフリップチップ方式での搭載性を確保することができる他、ポストの太さや位置を相手側の配線端子等に関わらずに外部端子の範囲で自由に設定することができ、再配線の設定の自由度を高めることができると共に、電極パッドの大きさや位置に対する制限が緩和され、電極パッド形成に対する自由度を高めることができるという効果が得られる。

以下に、図面を参照して本発明による半導体装置およびその製造方法の実施例について説明する。

図１は実施例１の半導体装置の断面を示す説明図、図２は実施例１の半導体装置の製造方法を示す説明図、図３は実施例１の工程Ｐ４の上面を示す説明図である。
図１において、１は半導体装置であり、図３に示す半導体ウェハ２のダイシング領域３に設定された図３に２点鎖線で示す切断線３ａを薄いダイヤモンド砥石等からなるダイシングブレード等により切断し、個片に分割して形成される。

４はシリコンからなる半導体基板であり、そのおもて面のダイシング領域３に囲まれた領域には、複数の回路素子で形成された半導体素子５（図３）が形成されている。
６はポリイミド等で形成された絶縁層であり、半導体基板４のおもて面および半導体素子５の回路素子の所定の部位に電気的に接続する電極パッド７の周縁部を覆っている。
８は再配線であり、絶縁層６上に形成された配線パターンであって、電極パッド７から離れた位置（本実施例では半導体素子５の中央部側）の再配線８上に形成されたポスト９と電極パッド７とを電気的に接続する機能を有している。

本実施例のポスト９は、図３に示すように再配線８上に形成された略円形の断面形状を有する比較的細い柱状部材である。
１０はエポキシ樹脂等の封止樹脂で形成された封止層であり、ポスト９のポスト端面９ａを除く半導体基板４のおもて面側の全面を覆うように、つまり絶縁層６、再配線８およびポスト９の側面を覆うように形成されており、封止層１０のおもて面とポスト端面９ａとは同一平面に位置している。

１１は外部端子であり、ポスト端面９ａに直接接合すると共に相手側の配線端子等の位置や大きさに整合させるためにポスト９より大きい面積に形成された端子であって、導電膜１２を導電膜１２の厚さより深い溝である分離溝１３によりポスト９の単位に分離して形成され、半導体装置１の半導体素子５と図示しない実装基板との間の信号を相互に中継する接続端子として機能する。つまり半導体基板４に形成された半導体素子５は、電極パッド７、再配線８、ポスト９および外部端子１１を介して実装基板と接続される。

本実施例の分離溝１３は、個片に分割するダイシングブレードとは別のダイシングブレード等により図３に示すように半導体ウェハ２を縦横に掘り込んで格子状に形成された溝である。
以下に、図２、図３を用い、Ｐで示す工程に従って本実施例の半導体装置の製造方法について説明する。

Ｐ１、複数の半導体素子５を形成した半導体基板４のおもて面に絶縁層６を形成し、エッチング等により絶縁層６に形成した開口部にスパッタリング法等によりアルミニウム等を堆積して各半導体素子５の回路素子の所定の部位と電気的に接続する電極パッド７を形成した半導体ウェハ２を準備する。
Ｐ２、半導体基板４のおもて面側の全面に無電解メッキ法等により下地金属層を形成して絶縁層６および電極パッド７上を下地金属層で覆い、リソグラフィ等により下地金属層上にレジストマスクを形成して電極パッド７上から電極パッド７から離れた位置に形成するポスト９に到る再配線８を形成する部位を除く領域をマスキングし、露出している下地金属層上に下地金属層を一方の共通電極として銅等を電気メッキ法により析出させ、電極パッド７上からポスト９の形成部に到る再配線８を形成する。

そして、剥離剤を用いて前記のレジストマスクを除去し、再度リソグラフィ等により下地金属層および再配線８上にレジストマスクを形成してポスト９を形成する部位を除く領域をマスキングし、露出している再配線８上に電気メッキ法によりポスト９を形成する。
Ｐ３、剥離剤を用いてレジストマスクを除去し、露出した下地金属層をプラズマエッチング等により除去して絶縁層６を露出させ、半導体ウェハ２のおもて面の全面にスピンコート法等により封止樹脂を塗布し、これを加熱硬化させて半導体基板４のおもて面側を封止する封止層１０を形成し、封止層１０の表層をグラインダ等で研磨して研磨後のおもて面にポスト９のポスト端面９ａを露出させ、絶縁層６、再配線８およびポスト９の側面を封止する封止層１０を形成する。

そして、半導体ウェハ２のおもて面の全面にスピンコート法等により導電性を有する材料を含有する導電性樹脂を塗布し、これを乾燥または加熱硬化させて半導体基板４のおもて面側の全面に導電膜１２を形成する。これによりポスト端面９ａに導電膜１２が直接接合する。
Ｐ４、ダイシングブレードを用い、切断線３ａと平行に導電膜１２を機械的に縦横に掘り込んで導電膜１２下の封止層１０に達するように導電膜１２を切断して導電膜１２の厚さより深い分離溝１３を形成し、ポスト９の単位に導電膜１２を分離して外部端子１１を形成する。これにより図３に示すようにポスト９より大きい面積を有する矩形の外部端子１１がポスト９毎に形成される。

Ｐ５、外部端子１１の形成後に、半導体ウェハ２のダイシング領域３に設定されている切断線３ａを工程Ｐ４とは別のダイシングブレードを用いて半導体素子５の単位で切断し、半導体ウェハ２を個片に分割して図１に示す本実施例の半導体装置１を形成する。
以上の工程により得られた半導体装置１は、相手側の配線端子等の位置や大きさに整合させた外部端子１１により実装基板等にフリップチップ方式等で搭載される。

上記のように、本実施例の半導体装置１は、比較的広い面積に形成された外部端子１１が相手側の配線端子等に対応した位置および面積に形成されているので、外部端子を実装基板の配線端子等のピッチと整合させてフリップチップ方式での搭載性を確保することができる他、ポスト９の太さを相手側の配線端子等に関わらずに設定することができると共に、ポスト９の位置を外部端子１１の範囲で自由に設定することができ、再配線８の設定の自由度を高めることができる。

また、電極パッド７の大きさを相手側の配線端子等に合わせた大きさとすることが不要になり、再配線８により電極パッド７から離れた位置にあるポスト９に接続するので、電極パッド７の大きさや位置に対する制限が緩和され、電極パッド７の形成に対する自由度を高めて半導体素子５の多機能化または更なる小型化を図ることができる。
更に、導電膜１２の形成後に分離溝１３によりポスト９毎に分離した外部端子１１を形成するので、外部端子１１間の短絡等の発生を防止することができる。

更に、露出させたポスト端面９ａに導電膜１２を直接接合して外部端子１１を形成するので、露出させたポスト端面９ａに半田ボールを接合する工法やスクリーン印刷法により半田電極を形成する工法に較べて、はるかに高精度の端子厚を有する外部端子１１の形成が可能になる。
以上説明したように、本実施例では、半導体素子の回路素子と電気的に接続する電極パッドから離れた位置に形成されたポストと電極パッドと前記ポストとを再配線により電気的に接続し、ポストより大きい面積を有する外部端子をポストに直接接合するようにしたことによって、外部端子を実装基板の配線端子等のピッチと整合させてフリップチップ方式での搭載性を確保することができる他、ポストの太さや位置を相手側の配線端子等に関わらずに外部端子の範囲で自由に設定することができ、再配線の設定の自由度を高めることができると共に、電極パッドの大きさや位置に対する制限が緩和され、電極パッド形成に対する自由度を高めて半導体装置の多機能化または更なる小型化を図ることができる。

また、外部端子の形状を矩形にすることによって、ダイシングブレードを用いた分離溝の形成により外部端子を形成することができ、外部端子の形成を容易にして半導体装置の製造の効率化を図ることができる。
なお、本実施例では、分離溝はダイシングブレードにより掘り込んで形成するとして説明したが、分離溝の形成は前記に限らず、導電膜の形成後にリソグラフィにより分離溝を形成する部位を除く領域にレジストマスクを形成し、異方性エッチング等により導電膜を掘り込んで封止層に達する分離溝を形成するようにしてもよい。

また、分離溝を形成するダイシングブレードは、個片化するダイシングブレードとは異なるとして説明したが、両工程におけるダイシングブレードを共通のものとしてもよい。

図４は実施例２の半導体装置の製造方法を示す説明図、図５は実施例２の工程ＰＡ３の上面を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図４において、２１は端子凹部であり、封止樹脂を射出成形等により成形して封止層１０を形成するときに、図５に示すようにそのおもて面に形成されたポスト９毎にポスト端面９ａを露出させた矩形の底面を有する凹部であって、ポスト９より大きい底面積を有している。

２２はダイシング溝であり、端子凹部２１と同様に封止層１０を形成するときに図５に示すようにそのおもて面のダイシング領域３に形成された溝である。
以下に、図４、図５を用い、ＰＡで示す工程に従って本実施例の半導体装置の製造方法について説明する。
工程ＰＡ１、ＰＡ２の作動は、上記実施例１の工程Ｐ１、Ｐ２の作動と同様であるのでその説明を省略する。

ＰＡ３、剥離剤を用いてレジストマスクを除去し、露出した下地金属層をプラズマエッチング等により除去して絶縁層６を露出させた半導体ウェハ２の全体を図示しない封止金型に設置し、射出成形により封止金型の内部に封止樹脂を注入して半導体基板４のおもて面側を封止し、これを加熱硬化させて封止層１０を形成する。
このとき、半導体基板４のおもて面側になる封止金型には端子凹部２１を形成するための複数の矩形の突起およびダイシング溝２２を形成するための格子上の突条が所定の配置で形成されており、形成された封止層１０のおもて面にはポスト９毎にポスト端面９ａを底面に露出させた端子凹部２１およびダイシング領域３に格子状に形成されたダイシング溝２２が形成される。

この場合に、端子凹部２１の底面にポスト端面９ａの一部または全部が露出していないときは、細かな粒径の粒子を吹付けるショットブラスト等によりポスト端面９ａ上の封止層１０を取除くようにすればよい。
ＰＡ４、半導体ウェハ２のおもて面の全面にスピンコート法等により導電性樹脂を塗布して端子凹部２１およびダイシング溝２２を満たし、これを乾燥または加熱硬化させて半導体基板４のおもて面側の全面に導電膜１２を形成する。これにより端子凹部２１に導電膜１２が埋め込まれ、ポスト端面９ａに導電膜１２が直接接合する。

ＰＡ５、導電膜１２の表層をグラインダ等で研磨して研磨後のおもて面に封止層１０露出させ、端子凹部２１に埋め込まれた外部端子１１を形成する。これにより封止層１０によりポスト９の単位で分離された外部端子１１が形成される。
外部端子１１の形成後に、半導体ウェハ２のダイシング領域３に設定されている切断線３ａをダイシングブレードを用いて半導体素子５の単位で切断し、半導体ウェハ２を個片に分割して本実施例の半導体装置１を形成する。

以上の工程により得られた半導体装置１は、相手側の配線端子等の位置や大きさに整合させた外部端子１１により実装基板等にフリップチップ方式等で搭載される。

上記のように、本実施例の半導体装置１は、比較的広い面積に形成された外部端子１１を相手側の配線端子等に対応した位置および面積に形成し、再配線８により電極パッド７から離れた位置にあるポスト９に接続するので、実施例１と同様に、フリップチップ方式での搭載性を確保することができる他、ポスト９の太さや位置を外部端子１１の範囲で自由に設定することができ、再配線８の設定の自由度を高めることができると共に、電極パッド７の大きさや位置に対する制限が緩和され、電極パッド７の形成に対する自由度を高めて半導体素子５の多機能化または更なる小型化を図ることができる。

また、導電膜１２の形成後に封止層１０によりポスト９毎に分離した外部端子１１を形成するので、外部端子１１間の短絡等の発生を防止することができる。
更に、露出させたポスト端面９ａに導電膜１２を直接接合して外部端子１１を形成するので、露出させたポスト端面９ａに半田ボールを接合する工法やスクリーン印刷法により半田電極を形成する工法に較べて、はるかに高精度の端子厚を有する外部端子１１の形成が可能になる。

更に、実施例１の工程Ｐ４における分離溝１３の加工を省略して、外部端子１１を形成するための端子凹部２１を射出成形により形成し、導電膜１２の形成後に研磨により外部端子１１を露出させるので、外部端子１１の形成工程をより短時間で行うことができる。
更に、外部端子１１を形成するための端子凹部２１を射出成形により形成するので、相手側の配線端子等のピッチに合わせて複数の封止金型（例えば、０．５ｍｍピッチ、０．６５ｍｍピッチ等をマトリックス状に配置した封止金型）を予め準備しておけば、半導体装置１に形成する再配線８やポスト９の位置に応じて封止金型を選定して用いることが可能になり、半導体装置１の製造方法の標準化を図ることができると共に、封止金型の製作時間を不要にしてより迅速に各種の半導体装置１に対応することができ、半導体装置１の製造効率の向上を図ることができる。

更に、ダイシング溝２２をダイシング領域３に形成するようにしたので、特別な識別マークを設けなくても半導体ウェハ２を個片に分割する際の切断線３ａの場所を容易に特定することができる。
更に、ダイシング溝２２を形成して、ダイシング溝２２と矩形の底面を有する端子凹部２１との間および各端子凹部２１の間の封止層１０（堤という。）の幅を略均一に形成するので、射出成形時のひけやボイドの発生を防止して端子凹部２１を精度よくかつ強固に形成することができると共に、予期せぬ部位に導電膜１２が残留して短絡等が発生することを防止することができる。

なお、端子凹部２１の底面の形状は、多角形や円形にしてもよく、ダイシング溝２２を設けない状態、つまり端子凹部２１のみを設けた状態にしてもよい。
この場合には、堤の幅が不均一になるので、特に互いに隣合う４つの端子凹部２１の中央部やダイシング領域３の部位の堤の幅が大きくなりこれらの部位の封止樹脂の容積が増大するので、射出成形におけるこれらの部位のガス抜きや注入口の位置や数に留意して射出成形時のひけやボイドの発生を防止するとよい。

以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、封止層の射出成形時に外部端子を形成するための端子凹部を同時に形成するようにしたことによって、実施例１の工程Ｐ４における分離溝の加工を省略して外部端子の形成工程をより短時間で行うことができる他、外部端子の複数のピッチ等に合わせて複数の封止金型を予め準備することができ、半導体装置の製造方法の標準化を図ることができると共に半導体装置の製造効率の向上を図ることができる。

また、端子凹部の底面の形状を矩形にすることによって、各端子凹部の間の堤の幅を略均一に形成にすることができ、射出成形時のひけやボイドの発生を防止して端子凹部を精度よくかつ強固に形成することができる。

図６は実施例３の半導体装置の製造方法を示す説明図である。
なお、上記実施例１および実施例２と同様の部分は、同一の符号を付してその説明を省略する。
図６において、２５は電極凹部であり、端子凹部２１の内面を導電膜１２で被覆して形成された導電膜１２に覆われた凹部であって、本実施例の外部端子１１として機能する。

２６は突起電極であり、半田等で略半球状に形成され、封止層１０のおもて面から突起した電極であって、ポスト９のポスト端面９ａに接合する外部端子１１の電極凹部２５に形成され、外部端子１１と実装基板の配線端子等とを接合するときに溶融させてこれらの間を接合する機能を有している。
本実施例の導電膜１２は、端子凹部２１の内面を一様に覆って被覆するために電気メッキ法等により形成される。

以下に、図６を用い、ＰＢで示す工程に従って本実施例の半導体装置の製造方法について説明する。
工程ＰＢ１〜ＰＢ３の作動は、上記実施例２の工程ＰＡ１〜ＰＡ３の作動と同様であるのでその説明を省略する。この場合に工程ＰＢ３において形成される端子凹部２１は、実施例２の工程ＰＡ３における端子凹部２１より深く形成される。

ＰＢ４、半導体ウェハ２のおもて面の全面に無電解メッキ法等により下地金属層を形成して封止層１０、端子凹部２１およびダイシング溝２２上を下地金属層で覆い、下地金属層上に下地金属層を一方の共通電極として導電性を有する金属を電気メッキ法により析出させ、半導体基板４のおもて面側の全面に導電膜１２を形成する。これにより端子凹部２１の内面が導電膜１２により被覆され、ポスト端面９ａに導電膜１２が直接接合する。

ＰＢ５、導電膜１２の表層をグラインダ等で研磨して研磨後のおもて面に封止層１０露出させ、端子凹部２１の内面に導電膜１２で覆われた電極凹部２５を有する外部端子１１を形成する。これにより封止層１０によりポスト９の単位で分離された電極凹部２５を有する外部端子１１が形成される。
電極凹部２５の形成後に、スクリーン印刷法や半田ボール法等により電極凹部２５に略半球状の突起電極２６を形成し、その後に半導体ウェハ２のダイシング領域３に設定されている切断線３ａをダイシングブレードを用いて半導体素子５の単位で切断し、半導体ウェハ２を個片に分割して本実施例の半導体装置１を形成する。

以上の工程により得られた半導体装置１は、相手側の配線端子等の位置や大きさに整合させた外部端子１１の電極凹部２５に形成された突起電極２６により実装基板等にフリップチップ方式等で搭載される。
上記のように、本実施例の半導体装置１は、比較的広い面積に形成された電極凹部２５を有する外部端子１１を相手側の配線端子等に対応した位置および面積に形成し、再配線８により電極パッド７から離れた位置にあるポスト９に接続するので、実施例１と同様に、フリップチップ方式での搭載性を確保することができる他、ポスト９の太さや位置を外部端子１１の範囲で自由に設定することができ、再配線８の設定の自由度を高めることができると共に、電極パッド７の大きさや位置に対する制限が緩和され、電極パッド７の形成に対する自由度を高めて半導体素子５の多機能化または更なる小型化を図ることができる。

また、導電膜１２の形成後に封止層１０によりポスト９毎に分離した電極凹部２５を有する外部端子１１を形成するので、突起電極２６を形成した外部端子１１間の短絡等の発生を防止することができる。
更に、露出させたポスト端面９ａに導電膜１２を直接接合して電極凹部２５を有する外部端子１１を形成し、電極凹部２５に突起電極２６を形成するので、相手側の配線端子等への接合信頼性を向上させることができる。

更に、実施例２と同様に、実施例１の工程Ｐ４における分離溝１３の加工を省略して外部端子１１の形成工程をより短時間で行うことができる。
更に、端子凹部２１を射出成形により形成するので、実施例２と同様に、半導体装置１の製造方法の標準化を図ることができると共に、半導体装置１の製造効率の向上を図ることができる。

更に、ダイシング溝２２をダイシング領域３に形成するようにしたので、実施例２と同様に、半導体ウェハ２の切断線３ａの場所を容易に特定することができる。
更に、ダイシング溝２２を形成して、ダイシング溝２２と端子凹部２１との間および各端子凹部２１の間の堤の幅を略均一に形成するので、実施例２と同様に、端子凹部２１を精度よくかつ強固に形成することができると共に導電膜１２の残留による短絡等の発生を防止することができる。

以上説明したように、本実施例では、上記実施例２と同様の効果に加えて、電極凹部を有する外部端子を形成し、電極凹部に突起電極２６を形成するようにしたことによって、相手側の配線端子等への接合信頼性を向上させることができる。
上記各実施例においては、研磨はグラインダ等で機械的に行うとして説明したが、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等による化学的な研磨であってもよい。

また、実施例１および実施例２においては、導電膜は導電性樹脂を塗布して形成するとして説明したが、スパッタリング法や実施例３と同様の電気メッキ法であってもよい。

実施例１の半導体装置の断面を示す説明図 実施例１の半導体装置の製造方法を示す説明図 実施例１の工程Ｐ４の上面を示す説明図 実施例２の半導体装置の製造方法を示す説明図 実施例２の工程ＰＡ３の上面を示す説明図 実施例３の半導体装置の製造方法を示す説明図

符号の説明

１ 半導体装置
２ 半導体ウェハ
３ ダイシング領域
３ａ 切断線
４ 半導体基板
５ 半導体素子
６ 絶縁層
７ 電極パッド
８ 再配線
９ ポスト
９ａ ポスト端面
１０ 封止層
１１ 外部端子
１２ 導電膜
１３ 分離溝
２１ 端子凹部
２２ ダイシング溝
２５ 電極凹部
２６ 突起電極

Claims (6)

1. 半導体素子と、該半導体素子の回路素子と電気的に接続する電極パッドと、該電極パッドから離れた位置に形成されたポストと、前記電極パッドと前記ポストとを電気的に接続する再配線と、該再配線と前記ポストとを封止する封止層と、該封止層に形成され、前記ポスト毎にポスト端面を底面に露出させると共に前記ポスト端面より大きい底面積を有する端子凹部と、該端子凹部に埋め込まれた導電膜により形成された外部端子とを備えたことを特徴とする半導体装置。
2. 半導体素子と、該半導体素子の回路素子と電気的に接続する電極パッドと、該電極パッドから離れた位置に形成されたポストと、前記電極パッドと前記ポストとを電気的に接続する再配線と、該再配線と前記ポストとを封止する封止層と、該封止層に形成され、前記ポスト毎にポスト端面を底面に露出させると共に前記ポスト端面より大きい底面積を有する端子凹部と、該端子凹部を導電膜により被覆して形成した電極凹部を有する外部端子と、該電極凹部に形成された突起電極とを備えたことを特徴とする半導体装置。
3. 請求項１または請求項２において、
   前記端子凹部の底面が、矩形であることを特徴とする半導体装置。
4. 回路素子と電気的に接続する電極パッドを有する複数の半導体素子を形成した半導体ウェハを準備する工程と、
   前記電極パッドに電気的に接続する再配線を形成する工程と、
   前記再配線上の前記電極パッドから離れた位置にポストを形成する工程と、
   前記再配線と前記ポストとを封止樹脂により封止して、前記ポスト毎にポスト端面を底面に露出させると共に前記ポスト端面より大きい底面積を有する端子凹部を形成した封止層を形成する工程と、
   前記封止層上に、前記端子凹部を埋め込む導電膜を形成する工程と、
   前記導電膜を研磨して前記封止層を露出させ、前記ポストの単位で分離した外部端子を形成する工程と、
   前記半導体ウェハを、前記半導体素子の単位で個片に分割する工程とを備えることを特徴とする半導体装置の製造方法。
5. 回路素子と電気的に接続する電極パッドを有する複数の半導体素子を形成した半導体ウェハを準備する工程と、
   前記電極パッドに電気的に接続する再配線を形成する工程と、
   前記再配線上の前記電極パッドから離れた位置にポストを形成する工程と、
   前記再配線と前記ポストとを封止樹脂により封止して、前記ポスト毎にポスト端面を底面に露出させると共に前記ポスト端面より大きい底面積を有する端子凹部を形成した封止層を形成する工程と、
   前記封止層上に、前記端子凹部を被覆する導電膜を形成する工程と、
   前記導電膜を研磨して前記封止層を露出させ、前記ポストの単位で分離した電極凹部を有する外部端子を形成する工程と、
   該電極凹部に突起電極を形成する工程と、
   前記半導体ウェハを、前記半導体素子の単位で個片に分割する工程とを備えることを特徴とする半導体装置の製造方法。
6. 請求項４または請求項５において、
   前記端子凹部の底面が、矩形であることを特徴とする半導体装置の製造方法。