JPH08153738A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08153738A
JPH08153738A JP6295230A JP29523094A JPH08153738A JP H08153738 A JPH08153738 A JP H08153738A JP 6295230 A JP6295230 A JP 6295230A JP 29523094 A JP29523094 A JP 29523094A JP H08153738 A JPH08153738 A JP H08153738A
Authority
JP
Japan
Prior art keywords
resin
auxiliary plate
chip
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6295230A
Other languages
English (en)
Inventor
Hideaki Maeda
秀昭 前田
Hiroshi Iwasaki
博 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6295230A priority Critical patent/JPH08153738A/ja
Priority to US08/575,046 priority patent/US5677246A/en
Priority to EP95118803A priority patent/EP0715348A3/en
Priority to KR1019950044662A priority patent/KR0184371B1/ko
Priority to TW084113365A priority patent/TW289851B/zh
Publication of JPH08153738A publication Critical patent/JPH08153738A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]

Abstract

(57)【要約】 【目的】片面樹脂封止型パッケージ構造を有する半導体
装置を製造するためにチップ・基板間に樹脂を充填する
際、チップ外縁・基板外縁間の距離が微小の場合でも、
パッケージの仕上がり寸法のばらつきや外観上の不具合
の発生を抑止する。 【構成】配線基板1の被接続部1bを含む配線1aを有
する一主面に半導体チップ2をフェースダウン型に実装
した後、チップと基板との間に封止用樹脂5aを充填す
る際、樹脂流し込み用の補助板11を使用し、その端部
を基板の一端面あるいは一主面のうちのチップの少なく
とも一辺の側方近傍部に対して当接させる工程と、補助
板の端部を基板に当接させる際あるいは当接させた後
に、補助板と基板の一主面とが所定角度をなすように補
助板を傾斜させる工程と、この後、補助板の上面に樹脂
を供給し、樹脂を補助板の上面に流すことによりチップ
・基板間の開口部に供給する工程とを具備することを特
徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に片面樹脂封止型パッケージ構造を
有する半導体装置およびチップ封止用樹脂層の形成方法
に関する。
【0002】
【従来の技術】例えば集積回路カード、ゲーム用マスク
ROMカード、小型携帯電話器などに使用される半導体
装置は、パッケージの小型化・薄型化に対する要求が特
に強い。このような要求に応じるべく、ベア状態の半導
体チップ(ベア・チップ)の実装技術が発展しており、
チップ・オン・ボード(COB)実装、フリップチップ
実装などが知られている。
【0003】上記フリップチップ実装は、ベア・チップ
の素子形成面の金属バンプ電極を配線基板上の一主面に
形成されている電極パッドに押し付けて接続(フリップ
チップボンディング)するものである。これは、ワイヤ
ーボンディングを必要とするCOB実装よりも実装密度
が優れているが、基板の熱膨脹などに起因する応力が基
板・チップの接続部に加わって接続の信頼性を損なうと
いう問題がある。
【0004】上記フリップチップ実装の改良例として、
ベア・チップと基板との間に樹脂を介在させて基板・チ
ップ相互を機械的に固定した片面樹脂封止型パッケージ
構造が例えば特公平2−7180号などにより知られて
いる。
【0005】さらに、上記片面樹脂封止型パッケージ構
造の改良例およびその製造方法として、本願出願人の出
願に係る特願平6−32296号、特願平6−5075
7号、特願平6−60493号などにより種々の提案が
なされている。
【0006】図7は、上記提案に係る特願平6−507
57号に開示されている片面樹脂封止型パッケージ構造
の一例を示している。このパッケージ構造は、一主面に
被接続部(例えば接続パッド1b)を含む配線1aを有
する配線基板1と、上記基板の一主面にフェースダウン
型に実装された半導体チップ2と、上記チップと配線基
板との間に充填された樹脂層5と、前記基板の他の主面
側に導出・露出され、前記チップに電気的に接続された
外部接続用端子4とを具備する。なお、図7中、2aは
バンプ電極、3はスルーホール配線である。
【0007】図8は、前記提案に係る特願平6−604
93号に開示されている片面樹脂封止型パッケージ構造
の一例を示している。このパッケージ構造は、図7のパ
ッケージ構造の改良例であり、前記基板1の一主面に対
してほぼ同一平面(平面性が±10μm程度)を成すよ
うに前記配線1aを埋め込み形成している。なお、図8
において、図7中と同一部分には同一符号を付してい
る。
【0008】このパッケージ構造によれば、チップ・基
板間に対して毛細管現象を利用して樹脂を流し込む際、
チップ・基板間の平坦性がよく、樹脂が容易に流れ込む
ので、ボイドのない緻密な樹脂層を形成でき、チップ・
基板間固定の信頼性を高めることができる。
【0009】なお、図7、図8中の樹脂層5の形成に際
しては、図9に示すように、樹脂供給装置(ディスペン
サ)のノズル(ニードル)71から樹脂5aを基板1上
の一辺部に供給し、いわゆる毛細管現象を利用してチッ
プ・基板間に樹脂を流し込んで充填した後に硬化させ
る。なお、チップ2の露出している上面は、緻密、堅牢
な素材(例えばシリコン)からなり、樹脂封止を行わな
くても信頼性上の問題は少ない。
【0010】また、上記したような提案に係るパッケー
ジ構造を有する半導体装置は、樹脂封止後に温度ストレ
スおよび/または電界ストレスを印加するためのバーン
インテストを実施し得るので、樹脂封止を行わないフリ
ップチップ実装よりも優れている。
【0011】ところで、前記したような樹脂充填方法で
は、図9に示すように、基板上の樹脂供給側とは反対側
の一辺部にはみ出した樹脂(その表面形状をフィレット
と称する。)のはみ出し量(約0.25mm)S1より
も、基板上の樹脂供給側の一辺部における樹脂のはみ出
し量S2の方がはるかに大きい。因みに、樹脂供給側の
一辺部におけるはみ出し量S2は、チップ・基板間の容
積を基準にして樹脂供給量が2倍の場合に最大0.83
mm、3倍の場合に最大1.15mm、4倍の場合に最
大2.12mmであった。
【0012】また、樹脂供給側とは反対側の一辺部にお
いては、樹脂のはみ出し量S1は樹脂の物性でほぼ決ま
るが、樹脂供給側の一辺部においては、チップに触れな
いようにニードル71を接近させて樹脂を供給するの
で、樹脂のはみ出し量S2はニードルのサイズ(現在使
用している標準型のものは外径0.82mm、1.25
mmなど)より大きくなる。
【0013】また、前記したような樹脂充填方法では、
チップ外縁・基板外縁間の距離(樹脂の供給スペース)
S3を小さくしようとする場合、ニードル71の外径に
より制約され、ニードルの外径を小さくしようとする
と、樹脂を基板上のチップ側方部に正常に供給すること
が困難になる。つまり、ニードルから吐き出した樹脂が
チップ上面に乗り上げたり基板端面から垂れ下がったり
してパッケージの仕上がり寸法のばらつきや外観上の不
具合が生じるおそれがあるので、現在使用しているニー
ドルをそのまま使用することは不可能になる。また、ニ
ードルの外径を小さくしようとすると、現在使用してい
るニードル内径(0.6〜0.7mm)も小さくする必
要があるので、粘度の高い樹脂を使用する場合にニード
ルから吐き出そうとする樹脂の目詰まりが生じ、ニード
ルからの吐き出しが困難になるという問題がある。
【0014】この対策として、前記樹脂の供給スペース
よりニードルの径を小さく実現することが可能な場合に
ニードルの径を小さくすると、樹脂の一回の吐き出し量
(供給量)が少なくなり、チップ・基板間を充填するの
に必要な量の樹脂を確保するためにディスペンサからの
吐き出し回数を増やす必要が生じ、その制御が困難にな
るという問題がある。
【0015】一方、片面樹脂封止型パッケージ構造の一
層の小型化が要求され、チップとチップサイズに近い基
板とをフリップチップボンディングした後の状態で基板
の各辺部においてチップ外縁・基板外縁間の距離S3を
例えば1mm〜0.5mm以下にすることが要求されて
きているが、前記したような樹脂充填方法では、上記要
求に対応しきれない。
【0016】
【発明が解決しようとする課題】上記したように従来の
提案に係る片面樹脂封止型パッケージ構造を有する半導
体装置を製造する際のチップ・基板間に対する樹脂充填
方法は、チップ外縁・基板外縁間の距離が微小になる
と、パッケージの仕上がり寸法のばらつきや外観上の不
具合が生じるおそれがあるという問題があった。
【0017】本発明は上記の問題点を解決すべくなされ
たもので、片面樹脂封止型パッケージ構造を有する半導
体装置を製造するためにチップ・基板間に対して樹脂を
充填する際、チップ外縁・基板外縁間の距離が微小の場
合でもパッケージの仕上がり寸法のばらつきや外観上の
不具合の発生を抑止でき、片面樹脂封止型パッケージ構
造の一層の小型化を図り得る半導体装置の製造方法を提
供することを目的とする。
【0018】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一主面に被接続部を含む配線を有し、他主面
に外部接続用端子を導出・露出させた配線基板の被接続
部とこれに対応する半導体チップの電極端子部の位置が
対向するように半導体チップを配置する工程と、上記配
線基板の被接続部とこれに対応する半導体チップの電極
端子部を固定接続する工程と、この後、上記半導体チッ
プと配線基板との間に封止用樹脂を充填する工程と、上
記充填した封止用樹脂を硬化させる工程とを具備し、前
記封止用樹脂を充填する際、樹脂流し込み用の補助板を
使用し、その端部を上記配線基板の一端面あるいは一主
面のうちの前記チップの少なくとも一辺の側方近傍部に
対して当接させる工程と、上記補助板の端部を配線基板
に当接させる際あるいは当接させた後に、上記補助板と
前記配線基板の一主面とが所定角度をなすように上記補
助板を傾斜させる工程と、この後、上記補助板の上面に
樹脂を供給し、上記樹脂を前記補助板の上面に流すこと
により前記チップ・基板間の開口部に供給する工程と、
この後、上記補助板を前記配線基板から引き離す工程と
を具備することを特徴とする。
【0019】
【作用】片面樹脂封止型パッケージ構造を有する半導体
装置を製造する際にチップ・基板間に対して樹脂を充填
する時、樹脂流し込み用の補助板を使用し、その端部を
配線基板の一主面のうちのチップ側方近傍部分に対して
所定角度をなすように当接させる。この後、補助板の上
面に樹脂を供給し、樹脂を前記補助板の上面に流すこと
によりチップ・基板間の開口部の一部に供給する。これ
により、チップ・基板間における樹脂の毛細管現象を利
用してチップ・基板間に樹脂を流し込んで充填すること
が可能になる。
【0020】この際、チップ外縁・基板外縁間の距離が
微小の場合でも、チップ・基板間に対してほぼ一定量の
樹脂を安定・確実に供給でき、樹脂がチップ上面に乗り
上げたり樹脂が基板端面から垂れ下がりすることがな
く、パッケージの仕上がり寸法のばらつきや外観上の不
具合の発生を抑止することが可能になる。
【0021】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1(a)、(b)および図2(a)は、
本発明の一実施例に係る片面樹脂封止型パッケージ構造
を有する半導体装置の製造工程、特に樹脂封止工程の一
例を概略的に示している。
【0022】図3(a)および(b)は、完成後の半導
体装置の一例を示す斜視図および断面図である。この半
導体装置は、一主面に被接続部1bを含む配線1aを有
する配線基板1と、上記基板の一主面にフェースダウン
型に実装された半導体チップ2と、上記チップと基板と
の間に樹脂が充填されて硬化された樹脂層5と、前記基
板の他の主面側に導出・露出され、前記チップに電気的
に接続された外部接続用端子4とを具備する。
【0023】次に、配線基板1とベア・チップ2とをボ
ンディングするまでの工程の一例を簡単に説明する。ベ
ア・チップ2として、素子形成面の外部接続用パッド部
上に導電性物質、例えば金属からなるバンプ電極(例え
ば直径100μm、高さ30μm)2aが形成されてい
るものを用意する。上記バンプ電極2aは、例えば電気
メッキ法により形成された金バンプあるいはボールボン
ディング法により形成された金のボールバンプである。
【0024】配線基板1として、一主面に被接続部1b
を含む配線1aを有し、上記被接続部1bからスルーホ
ール配線3を介して他の主面側に導出・露出され、例え
ば格子状に配列された平面型の外部接続用端子4を具備
するものを用意する。
【0025】本例では、上記基板1は、一主面に対して
ほぼ同一平面(平面性が±10μm程度)を成すように
配線1aが埋め込まれている。なお、前記基板1の一主
面に被接続部1bを形成する際には、一主面に配線1a
を有する基板1を例えば真空吸着機構付きのスクリーン
印刷機のステージ上に固定し、基板上1でチップの金属
バンプ電極2aに対応する部分に平面型の接続パッド
(例えば直径150μm、高さ80μm)1bを形成す
る。この際、チップのバンプ電極2aに対応する開口
(例えば150μm×150μm)を有するメタルマス
クを用いて基板の配線形成面上に導電性ペースト、例え
ば銀ペースト(銀の粒径1μm、粘度100ps)をス
クリーン印刷して前記接続パッド1bを形成する。
【0026】次に、チップ2を真空吸着し得る機構を有
するボンディング装置を用いて基板1上にチップ2をフ
ェースダウン型に実装するためにフリップチップボンデ
ィングを行う。この場合、上記基板の接続パッド1bに
対してチップの対応するバンプ電極2aが対向するよう
に配置し、ボンディングヘッドを押し下げることにより
接続パッドにバンプ電極の少なくとも先端部を埋め込む
ように圧入して両者を固定させ、この状態で前記接続パ
ッド1b用の銀ペーストを熱硬化させることにより両者
を接合する。
【0027】次に、上記したように基板上にチップがフ
リップチップボンディングされた状態において樹脂層5
を形成する。この樹脂層5は、チップと基板との間(本
例では30〜40μm)に充填された部分と、チップの
外周側面部を覆い、チップの各外周側面部にほぼ均等な
フィレットを有する部分とを有する。
【0028】ところで、基板1のサイズが、例えば縦横
とも15mm、厚さ0.2mmであり、チップ2のサイ
ズは、例えば縦横とも13mm、厚さ0.25mmであ
るとすると、基板1の各辺部においてチップ外縁・基板
外縁間の距離S3が極めて小さく(1mm以下)、基板
1の一辺部の端部上に樹脂を供給する際に、樹脂の供給
スペースが狭いので、樹脂がチップ上面に乗り上げたり
基板端面から垂れ下がることがないように工夫する必要
がある。
【0029】そこで、本実施例においては、樹脂を充填
する際、図1(a)、(b)に示すように、樹脂流し込
み用の補助板11を使用し、その端部を基板1の一端面
あるいは一主面のうちのチップ2の一辺の側方近傍部に
対して当接させる工程と、上記補助板11の端部を基板
1に当接させる際あるいは当接させた後に、補助板11
と基板1の一主面とが0〜90度の範囲内で所定角度
(例えば45度)をなすように補助板11を傾斜させる
工程と、この後、補助板11の上面に樹脂5aを供給
し、樹脂5aを補助板11の上面に流すことによりチッ
プ・基板間の開口部の一部に供給する工程とを具備す
る。
【0030】なお、本実施例の各工程は、既存の半導体
装置用の自動組立装置および新規に制作される専用装置
を用いて自動的に実施される。前記補助板11として、
その端部を基板のチップ側方近傍部上で所定角度をなす
ように当接させることが可能になる程度の厚さ(基板の
厚さと同程度あるいはそれより薄い0.1mm程度)の
ものを使用することが望ましい。
【0031】また、樹脂5aを補助板11の上面に供給
する際、補助板に予め1個の穴を開口しておき、図2
(a)に示すように、補助板の裏面側から上記補助板の
穴を通してディスペンサのニードル10から樹脂を供給
するようにすれば、樹脂供給後における樹脂とニードル
とを容易に引き離すことが可能になるので、ほぼ一定量
の樹脂を安定に供給することが可能になる。
【0032】この際、例えば図4に示すように、補助板
上面に上記穴に連なるように複数本の溝11a、11b
を予め形成しておく。この場合には、中央部の溝11a
よりもその両側の溝11bの方が基板に向かって樹脂が
流れる経路が長くなる形状に上記複数本の溝を形成して
おくことが望ましい。
【0033】このように形成しておくことにより、樹脂
を補助板の上面に流す際、補助板の裏面側から前記穴を
通して供給された樹脂を補助板の上面部に形成されてい
る溝の内部に沿って流すことにより、基板上の補助板当
接側の一辺にほぼ均等に樹脂を供給することが可能にな
る。
【0034】これにより、基板上の補助板当接側の一辺
におけるチップ・基板間の開口部にほぼ均等に樹脂を供
給することが可能になり、チップ・基板間における樹脂
の毛細管現象を利用してチップ・基板間にほぼ均等に樹
脂を流し込んで充填させることが可能になる。
【0035】この際、上記毛細管現象を促進するため
に、樹脂充填部に例えば60℃程度の温度を加えるよう
にすれば、樹脂5aの粘度が低下し、樹脂の流し込み速
度が向上する。
【0036】そして、上記したように樹脂の充填を完了
した後、補助板11を基板から引き離す(例えば基板の
一主面に対してほぼ垂直な上方に引き離す)。この後、
前記したように充填させた樹脂を熱などにより硬化させ
ることによりチップ・基板間に樹脂層5を形成し、片面
樹脂封止型パッケージ構造を有する半導体装置が完成す
る。
【0037】なお、前記したように樹脂を補助板の上面
に沿って流すことにより基板上に樹脂を供給する際、作
業の安定性を確保するために、補助板11として、基板
の補助板当接側の一辺よりも幅広(例えば幅25mm)
のものを使用することが望ましい。
【0038】また、補助板11の材質として、樹脂の流
れをよくするためには、樹脂をはじく性質(塑液性)を
有するもの(例えばシリコーンゴム)を使用することが
望ましい。
【0039】また、前記したように樹脂5aを補助板1
1の上面に供給する際、樹脂が適度の流動性などを呈す
る条件に設定し、あるいは、液状の樹脂を使用する。ま
た、前記樹脂5aとしては、樹脂層5として形成された
状態でチップ・基板の材質の違い(ヤング率、熱膨脹率
など)から生じる内部応力によりチップ・基板相互の接
続部が劣化することを緩和する性質を持ち、かつ、チッ
プ・基板間への充填時にチップ・基板間へ入り込める径
(例えば25μm以下)のフィラーを含むものを選択す
ることが望ましい。
【0040】即ち、上記実施例の方法においては、チッ
プ・基板間に対して樹脂を充填する際に、樹脂流し込み
用の補助板の端部を基板の一主面のうちのチップ側方近
傍部分に対して当接させ、補助板が基板の一主面に対し
て所定角度をなすように傾斜させた状態で、補助板の上
面に樹脂を供給し、樹脂を補助板の上面に流すことによ
りチップ・基板間の開口部の一部に供給する。
【0041】これにより、チップ外縁・基板外縁間の距
離S3が微小であって基板端部上の樹脂の供給スペース
が狭い場合でも、補助板上から樹脂を基板上に流し込
み、この樹脂をチップ・基板間の開口の中央部近傍のチ
ップ側面に付着させることが可能になる。このようにチ
ップ側面に樹脂が付着すると、樹脂の毛細管現象が始ま
り、チップ・基板間における樹脂の毛細管現象を利用し
てチップ・基板間に樹脂を流し込んで充填することが可
能になる。
【0042】従って、上記実施例の方法によれば、チッ
プ外縁・基板外縁間の距離S3が微小の場合でも、従来
と同様のディスペンサと使用樹脂の性質に見合った口径
を有するニードルを使用でき、ニードルの口径に関係な
くチップ・基板間に対してほぼ一定量の樹脂を安定・確
実に供給でき、樹脂がチップ上面に乗り上げたり樹脂が
基板端面から垂れ下がりすることがなく、パッケージの
仕上がり寸法のばらつきや外観上の不具合の発生を抑止
することが可能になる。これにより、半導体装置の歩留
りの向上、コストダウンを図ることが可能になる。
【0043】なお、上記実施例で示したような複数本の
溝を有する補助板の代わりに、例えば図5(a)および
(b)に示すように、複数個の円形の穴51a、51b
が開口された補助板51、あるいは、複数個の方形の穴
61a、61bが開口された補助板61を使用する場合
には、複数個の穴に対応して複数本のニードルを使用し
て基板の裏面側から上記複数個の穴を通して基板上面に
樹脂を供給すればよい。この場合、図5(b)あるいは
図6(b)に示すように、中央部の穴51aあるいは6
1aの方がその両側の穴51bあるいは61bよりも基
板に向かって樹脂が流れる経路が長くなるように複数個
の穴の位置および形状を定めておくことも可能である。
【0044】また、上記実施例では樹脂を補助板の上面
に供給する際、補助板の裏面側から補助板に開口されて
いる穴を通して一定量の樹脂を供給する例を示したが、
これに限らず、樹脂を補助板の上面に供給する際、図2
(b)に示すように、補助板の上方のディスペンサから
樹脂を供給するようにすれば、樹脂の供給回数が1回だ
けでほぼ一定量の樹脂を安定に供給することが可能にな
る。
【0045】また、上記実施例では、樹脂を供給する
際、1枚の補助板を基板のうちのチップの一辺の側方近
傍部に対して傾斜させた状態で当接させて一辺部上にの
み供給したが、2枚の補助板を基板のうちのチップの直
交する二辺の各側方近傍部に対してそれぞれ傾斜させた
状態で当接させて二辺部上にそれぞれ供給するようにし
てもよく、さらには、4枚の補助板を基板のうちのチッ
プの四辺の各側方近傍部に対してそれぞれ傾斜させた状
態で当接させて四辺部上にそれぞれ供給するようにして
もよい。
【0046】また、前記チップ・基板間に充填させた樹
脂を硬化させる際、チップ・基板に荷重を加えてチップ
のバンプ電極と基板の接続パッドとの位置ずれを防ぎな
がら樹脂を硬化させることが望ましい。
【0047】また、基板として、その一主面上の外周縁
端部にベタ型配線パターンを形成したものを用意すれ
ば、前記フリップチップボンディングを行う際に、前記
ベタ型配線パターンによる補強的な作用により、配線基
板の割れや反りなどの発生が抑制され、完成品の歩留り
が良くなり、完成品をメモリカードなどに組み込んだ場
合に耐ノイズ性も良好になる。また、前記バンプ電極
を、チップ側ではなく基板側に形成してもよい。
【0048】なお、基板およびチップは、外形が正方形
のものに限らず、長方形のものを用いてもよい。また、
基板は、アルミナ系、窒化アルミ系のものに限らず、樹
脂系のもの(BTレジン基板など)を用いてもよい。ま
た、基板は、図8に示したように、配線および外部接続
用端子が基板に対してほぼ同一平面を成すように埋め込
まれているもの(例えばアルミナ系の絶縁基材に対して
グリーンシート法により形成されたものとか、樹脂系の
絶縁基材に対してプリプレグ法により形成されたもの)
に限らず、図7に示したように、配線および外部接続用
端子が基板から突出する状態で形成されているものを用
いてもよい。また、基板は、ブラインドビアホールを介
して上下面が電気的に接続されているものや多層構造の
ものを用いてもよい。
【0049】また、チップを基板上にフリップチップボ
ンディングする際、前記実施例のように接続パッドにバ
ンプ電極の少なくとも先端部を埋め込むように圧入する
方法に限らず、前記特願平6−50757号に詳細に記
載されているように、例えば金の接続パッドと金のバン
プ電極との間で固相拡散を起こさせて接合させるように
してもよい。
【0050】
【発明の効果】上述したように本発明の半導体装置の製
造方法によれば、片面樹脂封止型パッケージ構造を有す
る半導体装置を製造するためにチップ・基板間に対して
樹脂を充填する際、チップ外縁・基板外縁間の距離が微
小の場合でも、チップ・基板間に対してほぼ一定量の樹
脂を安定・確実に供給でき、パッケージの仕上がり寸法
のばらつきや外観上の不具合の発生を抑止でき、片面樹
脂封止型パッケージ構造の一層の小型化を図ることがで
きる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法の一実施例に係
る片面樹脂封止型パッケージ構造を有する半導体装置の
製造工程、特に樹脂封止工程の一例を概略的に示す斜視
図および断面図。
【図2】図1中の樹脂を補助板に供給する複数の例を示
す側面図。
【図3】図1の樹脂封止工程を経て形成された半導体装
置の一例を示す斜視図および断面図。
【図4】図1中の補助板の一例を示す斜視図。
【図5】図1中の補助板の他の例を示す正面図。
【図6】図1中の補助板のさらに他の例を示す正面図。
【図7】先願に係る片面樹脂封止型パッケージ構造の一
例を示す断面図。
【図8】他の先願に係る片面樹脂封止型パッケージ構造
の一例を示す断面図。
【図9】図7および図8の樹脂層の形成工程を示す図。
【符号の説明】
1…配線基板、1a…配線、1b…被接続部(接続パッ
ド)、2…半導体チップ、2a…バンプ電極、3…スル
ーホール配線、4…外部接続用端子、5…樹脂層、5a
…樹脂、S3…チップ外縁・基板外縁間の距離、10…
ニードル、11…補助板、11a、11b…溝、51、
61…補助板、51a、51b、61a、61b…穴。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 一主面に被接続部を含む配線を有し、他
    主面に外部接続用端子を導出・露出させた配線基板の被
    接続部とこれに対応する半導体チップの電極端子部の位
    置が対向するように半導体チップを配置する工程と、上
    記配線基板の被接続部とこれに対応する半導体チップの
    電極端子部を固定接続する工程と、この後、上記半導体
    チップと配線基板との間に封止用樹脂を充填する工程
    と、上記充填した封止用樹脂を硬化させる工程とを具備
    し、前記封止用樹脂を充填する際、樹脂流し込み用の補
    助板を使用し、その端部を前記配線基板の一端面あるい
    は一主面のうちの前記チップの少なくとも一辺の側方近
    傍部に対して当接させる工程と、上記補助板の端部を配
    線基板に当接させる際あるいは当接させた後に、上記補
    助板と前記配線基板の一主面とが所定角度をなすように
    上記補助板を傾斜させる工程と、この後、上記補助板の
    上面に樹脂を供給し、上記樹脂を前記補助板の上面に流
    すことにより前記チップ・基板間の開口部に供給する工
    程と、この後、上記補助板を前記配線基板から引き離す
    工程とを具備することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、前記樹脂を前記補助板の上面に供給する際、予
    め前記補助板に1個の穴を開口し、この穴に連なるよう
    に複数本の溝を補助板上面に形成しておき、上記補助板
    の裏面側から上記1個の穴を通してほぼ一定量の樹脂を
    供給し、上記穴を通して供給された樹脂を前記複数本の
    溝の内部に沿って流すことを特徴とする半導体装置の製
    造方法。
  3. 【請求項3】 請求項2記載の半導体装置の製造方法に
    おいて、前記複数本の溝は、中央部の溝よりもその両側
    の溝の方が前記配線基板に向かって樹脂が流れる経路が
    長くなる形状に形成されていることを特徴とする半導体
    装置の製造方法。
  4. 【請求項4】 請求項1記載の半導体装置の製造方法に
    おいて、前記樹脂を前記補助板の上面に供給する際、予
    め前記補助板に複数個の穴を開口しておき、上記補助板
    の裏面側から上記複数個の穴を通してほぼ一定量の樹脂
    を供給することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 請求項4記載の半導体装置の製造方法に
    おいて、前記複数個の穴は、中央部の穴よりもその両側
    の穴の方が前記配線基板に向かって樹脂が流れる経路が
    長くなるように位置および形状が定められていることを
    特徴とする半導体装置の製造方法。
JP6295230A 1994-11-29 1994-11-29 半導体装置の製造方法 Pending JPH08153738A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6295230A JPH08153738A (ja) 1994-11-29 1994-11-29 半導体装置の製造方法
US08/575,046 US5677246A (en) 1994-11-29 1995-11-28 Method of manufacturing semiconductor devices
EP95118803A EP0715348A3 (en) 1994-11-29 1995-11-29 Method of manufacturing semiconductor devices
KR1019950044662A KR0184371B1 (ko) 1994-11-29 1995-11-29 반도체장치의 제조방법
TW084113365A TW289851B (ja) 1994-11-29 1995-12-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6295230A JPH08153738A (ja) 1994-11-29 1994-11-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08153738A true JPH08153738A (ja) 1996-06-11

Family

ID=17817901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6295230A Pending JPH08153738A (ja) 1994-11-29 1994-11-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08153738A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998034276A1 (fr) * 1997-02-04 1998-08-06 Matsushita Electric Industrial Co., Ltd. Procede et dispositif pour le scellement d'une puce de circuit integre
US6376918B1 (en) * 1996-03-07 2002-04-23 Micron Technology, Inc. Underfill of a bumped or raised die utilizing a barrier adjacent to the side wall of slip chip
JP2009164430A (ja) * 2008-01-08 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009295712A (ja) * 2008-06-04 2009-12-17 Denso Corp 基板および電子装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376918B1 (en) * 1996-03-07 2002-04-23 Micron Technology, Inc. Underfill of a bumped or raised die utilizing a barrier adjacent to the side wall of slip chip
US6455933B1 (en) 1996-03-07 2002-09-24 Micron Technology, Inc. Underfill of a bumped or raised die utilizing a barrier adjacent to the side wall of flip chip
US6815817B2 (en) 1996-03-07 2004-11-09 Micron Technology, Inc. Underfill of a bumped or raised die utilizing barrier adjacent to the side wall of a flip-chip
WO1998034276A1 (fr) * 1997-02-04 1998-08-06 Matsushita Electric Industrial Co., Ltd. Procede et dispositif pour le scellement d'une puce de circuit integre
US6055724A (en) * 1997-02-04 2000-05-02 Matsushita Electric Industrial Co., Ltd. Method and device for sealing IC chip
JP2009164430A (ja) * 2008-01-08 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009295712A (ja) * 2008-06-04 2009-12-17 Denso Corp 基板および電子装置の製造方法

Similar Documents

Publication Publication Date Title
US5677246A (en) Method of manufacturing semiconductor devices
JP3683996B2 (ja) 半導体装置およびその製造方法
TW200414471A (en) Semiconductor device and manufacturing method for the same
JPH07302858A (ja) 半導体パッケージ
JP5018155B2 (ja) 配線基板、電子部品の実装構造、及び半導体装置
JP2003007766A (ja) 半導体電子部品
JPH08153830A (ja) 半導体装置およびその製造方法
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JPH10233463A (ja) 半導体装置およびその製造方法
JP3631922B2 (ja) センタパッド型半導体パッケージ素子の製造方法
JP3277083B2 (ja) 半導体チップおよびそれを用いた半導体装置
JPH08153738A (ja) 半導体装置の製造方法
JP2000208675A (ja) 半導体装置およびその製造方法
JP3272889B2 (ja) 半導体装置の製造方法
JP3325410B2 (ja) 半導体装置の製造方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JPH08153820A (ja) 半導体装置およびその製造方法
JPH08153740A (ja) 半導体装置の製造方法
JPH11274235A (ja) 半導体装置およびその製造方法
JPH07273244A (ja) 半導体パッケージ
JP2001015557A (ja) 半導体装置およびその製造方法
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ
JP2001291795A (ja) 基板及びこれを用いた半導体装置の製造方法