JP2011049298A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011049298A JP2011049298A JP2009195573A JP2009195573A JP2011049298A JP 2011049298 A JP2011049298 A JP 2011049298A JP 2009195573 A JP2009195573 A JP 2009195573A JP 2009195573 A JP2009195573 A JP 2009195573A JP 2011049298 A JP2011049298 A JP 2011049298A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- sealing film
- adhesive
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【解決手段】基板10上にBステージ化したフィルム接着剤21を設け、フィルム接着剤21を介してチップ1を基板10に仮固定する。さらに、チップ1上に封止フィルム41を供給してから、プレスヘッド43で押圧する。プレスヘッド43の温度を調整して、最初に封止フィルム41のみを軟化させてチップ1間の空間40に封止フィルム41の材料を充填させる。次に、プレスヘッド43の温度を上昇させ、フィルム接着剤21を軟化させてバンプ2と電極パッド13Aを接続させる。この後、プレスヘッド43の温度をさらに上昇させてフィルム接着剤21及び封止フィルム41をCステージ化する。
【選択図】図8
Description
まず、ウェハに多数形成した回路の電極にバンプを形成し、その後にウェハをダイシングしてチップを複数形成する。
一方、基板には、電極を覆うように熱硬化性接着剤をディスペンサーなどで塗布、又は印刷、あるいは転写する。
本発明は、このような事情を鑑みてなされたものであり、チップの搭載を短時間で確実に実施できるようにすることを主な目的とする。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
(第1実施の形態)
まず、半導体プロセスで形成した回路を有するチップを製造する(ステップS101)。また、これと平行して、チップを搭載させる基板を作製する(ステップS102)。チップに対しては、バンプの形成を行い(ステップS103)、基板にはフィルム接着剤を供給して貼り付ける(ステップS104)。なお、チップ側の処理であるステップS101及びステップS103と、基板側の処理であるステップS102及びステップS104は、必ずしも平行して実施する必要はない。
まず、ステップS101のチップの製造工程では、最初にウェハ上に半導体技術を用いて回路を形成する。この後に、ウェハをバックグラインドし、タイシングにてチップに個別化する。
けるときは、最初にカッター23でフィルム接着剤21を所定の大きさに切断する。なお、フィルム接着剤21の膜厚及び体積は、後に詳細を説明するように、チップ1と基板10との間に形成されるギャップを埋めるのに適切な厚さとする。
が防止される。なお、このときの基板10からのチップ1までの高さは、50μm〜100μmとする。そして、この処理は、基板10上に必要な数だけチップ1を仮搭載するまで繰り返して行われる。従来のように、1つのチップ1を搭載するごとに接着剤を乾燥させる必要がなくなるので、作業時間を短縮できる。
まず、図8(a)に示すように、第1段階目のヘッド加熱工程では、加温可能なステージ42上に基板10を載置し、温度制御が可能なプレスヘッド43を封止フィルム41の上方に配置する。この段階では、プレスヘッド43は、封止フィルム41には接触していない。ステージ42の温度は、フィルム接着剤21及び封止フィルム41の硬化が進まない温度、例えば、70℃程度にする。さらに、プレスヘッド43の温度は、80℃とする。なお、プレスヘッド43は、基板10上方の封止フィルム41に一様に接触可能な大きさとする。
180℃にし、さらに下降させる。このとき、封止フィルム41の硬化は充分に進んでおらず、半液状を保つ。また、基板10とチップ1の間のフィルム接着剤21は、180℃に加熱されることから軟化して半液状になる。この状態で、フィルム接着剤21及び封止フィルム41は、プレスヘッド43の押圧力をチップ1に伝達できる程度の硬度を保っているので、図8(c)に示すように、プレスヘッド43で封止フィルム41を介して押圧さているチップ1のバンプ2と、基板10側の電極パッド13Aとが接触し、電気的に接続される。
図11及び図12では、チップ1に分割する前のウェハ51にバンプ52を形成している。バンプ52は、例えば、ウェハ51にマスクを形成し、マスクのバンプ形成位置に開
口部を設けた後に、電解めっきにより成長させる。バンプ52の形成後には、マスクを除去してから、バックグラインドし、タイシングにてチップに個別化する。このようにして形成したチップ1を前記と同様にして基板10に実装すれば、半導体装置50を形成できる。バンプ52の形成箇所が多い場合などに、製造時間を短縮できる。
図13に示すように、基板10側に印刷マスク61を装着し、その上から樹脂製のペースト状の接着剤62をスキージ63で供給する。印刷マスク61には、開口部61Aをチップ1の搭載位置であって、バンプ接続を行う電極パッド13Aを避けた領域に形成しておく。ペースト状の接着剤62を塗布した後は、印刷マスク61を除去する。これにより、図5に示すようなフィルム接着剤21が形成される。接着剤62には、第1の実施の形態のフィルム接着剤21の材料と同じ組成のペースト状の接着剤が用いられる。そして、第1の実施の形態と同様に、チップ1を仮搭載し、接着剤62と封止フィルム41の硬化温度の差を利用しつつ、半導体装置50を製造する。これにより、第1の実施の形態と同様の効果が得られる。
また、図11及び図12に示すように、ウェハ51にバンプ52を形成した後で、ダイシングを行う前に、スピンコート法を用いてウェハ51の表面にペースト状の接着剤62を塗布する。接着剤62は、第1の実施の形態のフィルム接着剤21と同じ材料を用いることが好ましい。スピナーの回転等によって接着剤62をバンプ52を覆う所望の厚さに調整した後、乾燥させると、図14に示すように接着剤層66が形成される。このとき、接着剤層66は、擬似的なBステージになっている。この後に、ウェハ51をバックグラインドしてからダインシングを行ってチップ1に分割する。なお、接着剤層66は、バンプ52を覆う厚さに形成することが好ましいが、バンプ52と同じ膜厚又はバンプ52より小さい膜厚でも良い。
この実施の形態では、Bステージから半液状になる温度がフィルム接着剤21より高い封止フィルム41を用いることを特徴とする。フィルム接着剤21及び封止フィルム41に使用される接着剤は、エポキシ主剤に硬化剤、硬化促進剤、フィラーなどを添加した構成を有する。フィルム接着剤21は、硬化促進剤にイミダゾール系の材料を用いることで硬化温度を低下させている。これに対し、封止フィルム41は、エポキシ主剤と硬化剤にフィルム接着剤21と同じものを使用し、硬化促進剤にリン系の材料を用いることで硬化温度を上昇させている。
例えば、接着剤層(例えば、フィルム接着剤21)や、封止シート41の種類は、常温でBステージを維持し、BステージからCステージなる温度や硬化に要する時間が異なる材料であれば良く、前記したもの限定されない。硬化温度を変化させるための添加剤は、イミダゾール系の材料や、リン系の材料に限定されない。また、接着剤層と封止シート41のそれぞれがBステージから、半液状態を経て硬化する温度も実施の形態に限定されない。
さらに、基板10に接着剤をスクリーン印刷、スピンコーティング法、スプレーコーティング法で塗布した後、乾燥工程を実施して接着剤中の溶剤を揮発させて乾燥状態にすることで擬似的なBステージ状態を有する接着剤層を形成しても良い。
(付記1) Bステージ化した接着剤層をチップ上又は基板上に設ける工程と、前記接着剤層を用いて前記チップを前記基板に固定する工程と、前記チップ上にBステージ化した封止フィルムを重ねる工程と、前記封止フィルムを軟化させ、隣り合う前記チップ間に空
間に前記封止フィルムを構成する材料を充填する工程と、前記封止フィルムを介して前記チップを前記基板に押圧し、前記チップに形成された突起電極端子と前記基板の電極とを電気的に接続させる工程と、前記接着剤層と前記封止フィルムを硬化させる工程と、を含むことを特徴とする半導体装置の製造方法。
(付記2) 前記チップ間に前記封止フィルムを構成する材料を充填する工程の後に、前記突起電極端子と前記基板の電極とを電気的に接続させる工程を実施することを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記チップ間に前記封止フィルムを構成する材料を充填する工程は、前記チップを前記基板に向けて押圧するプレスヘッドを前記封止フィルムに当接させ、前記プレスヘッドの温度を前記接着剤層がBステージを維持し、かつ前記封止フィルムが軟化する温度まで加熱する工程を有し、前記突起電極端子と前記基板の電極とを電気的に接続させる工程は、前記プレスヘッドの温度を前記封止フィルム及び前記接着剤が共に軟化する温度まで加熱しながら、前記プレスヘッドで前記チップを前記基板に向けて押圧する工程を有することを特徴とする付記2に記載の半導体装置の製造方法。
(付記4) 前記突起電極端子と前記基板の電極とを電気的に接続させる工程の後に、前記チップ間に前記封止フィルムを構成する材料を充填する工程を実施することを特徴とする付記1に記載の半導体装置の製造方法。
(付記5) 前記突起電極端子と前記基板の電極とを電気的に接続させる工程は、前記プレスヘッドの温度を前記封止フィルムがBステージを維持し、かつ前記接着剤が軟化する温度まで加熱しながら、前記プレスヘッドで前記チップを前記基板に向けて押圧する工程を有し、前記チップ間に前記封止フィルムを構成する材料を充填する工程は、前記プレスヘッドの温度を前記接着剤層及び前記封止フィルムが軟化する温度まで加熱する工程を有することを特徴とする付記4に記載の半導体装置の製造方法。
(付記6) 前記接着剤層を前記チップ上又は前記基板上に設ける工程は、Bステージ化した接着剤のフィルムを所定の形状に切断してから、前記基板に取り付けることを特徴とする付記1乃至付記5のいずれか一項に記載の半導体装置の製造方法。
(付記7) 前記接着剤層を前記チップ上又は前記基板上に設ける工程は、前記基板にマスクを用いてペースト状の接着剤を塗布してからBステージ化させて前記接着剤層を形成することを特徴とする付記1乃至付記5のいずれか一項に記載の半導体装置の製造方法。(付記8) ウェハに前記突起電極端子を形成した後に、前記ウェハの表面にペースト状の接着剤を塗布してからBステージ化させて前記接着剤層を形成することを特徴とする付記1乃至付記5のいずれか一項に記載の半導体装置の製造方法。
2,52 バンプ
10 基板
21 フィルム接着剤
41 封止シート
43 プレスヘッド
Claims (5)
- Bステージ化した接着剤層をチップ上又は基板上に設ける工程と、
前記接着剤層を用いて前記チップを前記基板に固定する工程と、
前記チップ上にBステージ化した封止フィルムを重ねる工程と、
前記封止フィルムを軟化させ、隣り合う前記チップ間に空間に前記封止フィルムを構成する材料を充填する工程と、
前記封止フィルムを介して前記チップを前記基板に押圧し、前記チップに形成された突起電極端子と前記基板の電極とを電気的に接続させる工程と、
前記接着剤層と前記封止フィルムを硬化させる工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記チップ間に前記封止フィルムを構成する材料を充填する工程の後に、前記突起電極端子と前記基板の電極とを電気的に接続させる工程を実施することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記チップ間に前記封止フィルムを構成する材料を充填する工程は、前記チップを前記基板に向けて押圧するプレスヘッドを前記封止フィルムに当接させ、前記プレスヘッドの温度を前記接着剤層がBステージを維持し、かつ前記封止フィルムが軟化する温度まで加熱する工程を有し、
前記突起電極端子と前記基板の電極とを電気的に接続させる工程は、前記プレスヘッドの温度を前記封止フィルム及び前記接着剤が共に軟化する温度まで加熱しながら、前記プレスヘッドで前記チップを前記基板に向けて押圧する工程を有することを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記突起電極端子と前記基板の電極とを電気的に接続させる工程の後に、前記チップ間に前記封止フィルムを構成する材料を充填する工程を実施することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記突起電極端子と前記基板の電極とを電気的に接続させる工程は、前記プレスヘッドの温度を前記封止フィルムがBステージを維持し、かつ前記接着剤が軟化する温度まで加熱しながら、前記プレスヘッドで前記チップを前記基板に向けて押圧する工程を有し、
前記チップ間に前記封止フィルムを構成する材料を充填する工程は、前記プレスヘッドの温度を前記接着剤層及び前記封止フィルムが軟化する温度まで加熱する工程を有することを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195573A JP5333056B2 (ja) | 2009-08-26 | 2009-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195573A JP5333056B2 (ja) | 2009-08-26 | 2009-08-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049298A true JP2011049298A (ja) | 2011-03-10 |
JP5333056B2 JP5333056B2 (ja) | 2013-11-06 |
Family
ID=43835365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009195573A Expired - Fee Related JP5333056B2 (ja) | 2009-08-26 | 2009-08-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5333056B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014014007A1 (ja) * | 2012-07-17 | 2014-01-23 | 日東電工株式会社 | 封止層被覆半導体素子および半導体装置の製造方法 |
WO2014119445A1 (ja) * | 2013-01-29 | 2014-08-07 | 日東電工株式会社 | 半導体装置の製造方法および製造装置 |
WO2014178268A1 (ja) * | 2013-04-30 | 2014-11-06 | 日東電工株式会社 | 封止シート貼付け方法および封止シート貼付け装置 |
WO2015037458A1 (ja) * | 2013-09-12 | 2015-03-19 | 日東電工株式会社 | 半導体装置の製造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245138A (ja) * | 1985-08-23 | 1987-02-27 | Sony Corp | 電子部品装置の製法 |
JPH0541407A (ja) * | 1991-08-02 | 1993-02-19 | Citizen Watch Co Ltd | 半導体装置の実装方法 |
JP2000216195A (ja) * | 1999-01-22 | 2000-08-04 | Mitsubishi Electric Corp | 半導体装置、その製造方法およびこの製造方法に用いる接着剤 |
JP2002083832A (ja) * | 2000-09-08 | 2002-03-22 | Toppan Forms Co Ltd | Icチップの固定方法 |
JP2002151551A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 |
JP2003249510A (ja) * | 2002-02-26 | 2003-09-05 | Asuriito Fa Kk | 半導体封止方法 |
JP2005116957A (ja) * | 2003-10-10 | 2005-04-28 | Lintec Corp | 半導体装置の製造方法 |
JP2007142247A (ja) * | 2005-11-21 | 2007-06-07 | Lintec Corp | 樹脂封止型半導体装置の製造方法 |
JP2009259997A (ja) * | 2008-04-16 | 2009-11-05 | Panasonic Corp | 電子部品モジュールの製造方法 |
JP2010177519A (ja) * | 2009-01-30 | 2010-08-12 | Toshiba Corp | 貼付装置およびシールド構造体の製造方法 |
-
2009
- 2009-08-26 JP JP2009195573A patent/JP5333056B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245138A (ja) * | 1985-08-23 | 1987-02-27 | Sony Corp | 電子部品装置の製法 |
JPH0541407A (ja) * | 1991-08-02 | 1993-02-19 | Citizen Watch Co Ltd | 半導体装置の実装方法 |
JP2000216195A (ja) * | 1999-01-22 | 2000-08-04 | Mitsubishi Electric Corp | 半導体装置、その製造方法およびこの製造方法に用いる接着剤 |
JP2002083832A (ja) * | 2000-09-08 | 2002-03-22 | Toppan Forms Co Ltd | Icチップの固定方法 |
JP2002151551A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 |
JP2003249510A (ja) * | 2002-02-26 | 2003-09-05 | Asuriito Fa Kk | 半導体封止方法 |
JP2005116957A (ja) * | 2003-10-10 | 2005-04-28 | Lintec Corp | 半導体装置の製造方法 |
JP2007142247A (ja) * | 2005-11-21 | 2007-06-07 | Lintec Corp | 樹脂封止型半導体装置の製造方法 |
JP2009259997A (ja) * | 2008-04-16 | 2009-11-05 | Panasonic Corp | 電子部品モジュールの製造方法 |
JP2010177519A (ja) * | 2009-01-30 | 2010-08-12 | Toshiba Corp | 貼付装置およびシールド構造体の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014014007A1 (ja) * | 2012-07-17 | 2014-01-23 | 日東電工株式会社 | 封止層被覆半導体素子および半導体装置の製造方法 |
WO2014014008A1 (ja) * | 2012-07-17 | 2014-01-23 | 日東電工株式会社 | 封止層被覆半導体素子および半導体装置の製造方法 |
JP5680211B2 (ja) * | 2012-07-17 | 2015-03-04 | 日東電工株式会社 | 封止層被覆半導体素子および半導体装置の製造方法 |
JP5680210B2 (ja) * | 2012-07-17 | 2015-03-04 | 日東電工株式会社 | 封止層被覆半導体素子および半導体装置の製造方法 |
US9214362B2 (en) | 2012-07-17 | 2015-12-15 | Nitto Denko Corporation | Producing method of encapsulating layer-covered semiconductor element and producing method of semiconductor device |
WO2014119445A1 (ja) * | 2013-01-29 | 2014-08-07 | 日東電工株式会社 | 半導体装置の製造方法および製造装置 |
WO2014178268A1 (ja) * | 2013-04-30 | 2014-11-06 | 日東電工株式会社 | 封止シート貼付け方法および封止シート貼付け装置 |
WO2015037458A1 (ja) * | 2013-09-12 | 2015-03-19 | 日東電工株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5333056B2 (ja) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8796561B1 (en) | Fan out build up substrate stackable package and method | |
US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
JP7322937B2 (ja) | 電子部品装置の製造方法 | |
US6703075B1 (en) | Wafer treating method for making adhesive dies | |
US20120049354A1 (en) | Semiconductor device and method of forming the same | |
JP2013518432A5 (ja) | ||
JP2004356529A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002319647A (ja) | 半導体装置の製造方法 | |
JP5453678B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP5830847B2 (ja) | 半導体装置の製造方法及び接合方法 | |
JP5333056B2 (ja) | 半導体装置の製造方法 | |
KR101493340B1 (ko) | 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법 | |
US20090246918A1 (en) | Method of manufacturing semiconductor device | |
KR101374146B1 (ko) | 반도체 패키지 제조 방법 | |
KR102087683B1 (ko) | 반도체 장치의 제조 방법 | |
JP2004063936A (ja) | 面実装構造体の形成方法、面実装構造体、および封止樹脂フィルム | |
JP2015026638A (ja) | 半導体チップ、半導体チップの接合方法及び半導体装置の製造方法 | |
JP7406336B2 (ja) | 半導体装置の製造方法 | |
JP2012138394A (ja) | 半導体装置の製造方法 | |
JP4473668B2 (ja) | 半導体装置およびその製造方法 | |
JP2012099693A (ja) | 半導体装置の製造方法 | |
JP2009246079A (ja) | 半導体パッケージおよびその製造方法 | |
US20090309208A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2015090920A (ja) | 接着剤層付き半導体ウェハおよびその製造方法ならびにそれを用いた半導体装置の製造方法 | |
JP2015076539A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5333056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |