JP2015076539A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015076539A
JP2015076539A JP2013212554A JP2013212554A JP2015076539A JP 2015076539 A JP2015076539 A JP 2015076539A JP 2013212554 A JP2013212554 A JP 2013212554A JP 2013212554 A JP2013212554 A JP 2013212554A JP 2015076539 A JP2015076539 A JP 2015076539A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
resin filler
semiconductor
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013212554A
Other languages
English (en)
Inventor
依美 柏谷
Emi Kashiwatani
依美 柏谷
幸一 畠山
Koichi Hatakeyama
幸一 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to JP2013212554A priority Critical patent/JP2015076539A/ja
Publication of JP2015076539A publication Critical patent/JP2015076539A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Abstract

【課題】半導体チップを基板等に搭載する際に、それらの間を充填する絶縁性樹脂層が半導体チップの保持器具に付着するのを防止する。【解決手段】半導体装置の製造方法は、第1の面に接続パッドを有する第1の基板を準備する工程と、第2の面にバンプ電極が配置され、バンプ電極を覆うように第2の面に樹脂充填材が形成された第2の基板を準備する工程と、樹脂充填材の一部領域に選択的に特定のエネルギーを印加して半硬化層を形成する工程と、第2の面を第1の面に対向させるように第2の基板を第1の基板上に搭載し、バンプ電極を接続パッドに電気的に接続すると共に、第1の基板と第2の基板との間を樹脂充填材で充填する工程と、を備えている。【選択図】図5

Description

本発明は、半導体装置の製造方法に関し、特に、絶縁性樹脂を用いた半導体チップの固定を含む半導体装置の製造方法に関する。
関連する半導体装置の製造方法では、半導体ウエハの突起電極が形成されている面(表面)に、突起電極を埋め込むように絶縁性樹脂層を形成する。そして、半導体ウエハを絶縁性樹脂層とともにダイシングして、半導体チップ毎に分離する。それから、分離した半導体チップを、基板や他の半導体チップに搭載する。半導体チップの基板等への搭載は、絶縁性樹脂層を基板等に押し当てて加熱溶融させ、その後固化させることにより行う(特許文献1乃至4参照)。
特開2009−260225号公報 特開2009−260229号公報 特開2009−260230号公報 特開2013−016577号公報
半導体チップの基板等への搭載は、接続ヘッド等の保持器具を用いて半導体チップを裏面側から保持し、表面側に形成された絶縁性樹脂層を半導体チップに押し当て、絶縁性樹脂層を過熱しつつ、半導体チップに裏面側から荷重を加えることにより行われる。このとき、溶融した絶縁性樹脂層の一部が、半導体チップと基板の間の隙間から外部に押し出される。そして、外部に押し出された絶縁性樹脂層の一部は、半導体チップの側面を伝い上がり、接続ヘッドに達して付着する。
絶縁性樹脂層が接続ヘッドに付着すると、半導体チップが接続ヘッドから離れなくなる恐れがある。その場合、半導体チップ搭載後に接続ヘッドを移動させる際に半導体チップも同時に移動し、互いに接合された半導体チップの突起電極と基板の電極との間を破断させるなどの問題を引き起こす。また、半導体チップが接続ヘッドから問題なく離れたとしても、接続ヘッドに付着した樹脂層は、次に処理すべき半導体チップを保持する際の障害物(異物)となり、半導体チップを良好に保持すること、及び、均等に半導体チップに荷重を加えることを困難にする。そのため、半導体チップを処理する毎に、接続ヘッドから異物を除去するクリーニング等の作業が必要となり、連続動作を阻害する恐れがある。
本発明の一実施の形態に係る半導体装置の製造方法は、第1の面に接続パッドを有する第1の基板を準備する工程と、第2の面にバンプ電極が配置され、前記バンプ電極を覆うように前記第2の面に樹脂充填材が形成された第2の基板を準備する工程と、前記樹脂充填材の一部領域に選択的に特定のエネルギーを印加して半硬化層を形成する工程と、前記第2の面を前記第1の面に対向させるように前記第2の基板を前記第1の基板上に搭載し、前記バンプ電極を前記接続パッドに電気的に接続すると共に、前記第1の基板と前記第2の基板との間を前記樹脂充填材で充填する工程と、を備えている。
第2の基板を第1の基板に搭載する前に、第2の基板の一面に形成されている樹脂充填材の周縁部に半硬化層を形成するようにしたことで、第2の基板を第1の基板に搭載する際の樹脂充填材の流出を防止または抑制することができる。これにより、第2の基板を保持する保持器具への樹脂充填材の付着を防止することができる。
(a)〜(d)は、本発明の第1の実施の形態に用いられる樹脂充填材付き半導体チップの形成フローを示す断面図である。 (a)は、図1に示す工程により製造される半導体チップの概略構成を示す平面図、(b)はそのA−A’線断面図である。 図2の樹脂充填材付き半導体チップの樹脂充填材の一部を半硬化層に変化させる工程を説明するための断面図である。 (a)〜(e)は、図3の樹脂充填材付き半導体チップを用いるFC−BGA半導体装置の組み立てフローを示す断面図である。 (a)〜(d)は、図4(b)に示す半導体チップを配線基板に搭載する工程の詳細を示す断面図である。 (a)〜(e)は、本発明の第2の実施の形態に係る半導体装置に用いられる樹脂充填材付き半導体チップの形成フローを示す断面図である。 (a)は、図6に示すフローにより形成される半導体チップの概略構成を示す平面図、(b)はそのB−B’線断面図である。 (a)〜(d)は、図7に示す樹脂充填材付き半導体チップを配線基板にフリップチップ実装する工程を示す断面図である。 図9は、本発明の第3の実施の形態に係る半導体装置に用いられる樹脂充填材付き半導体チップの概略構成を示す断面図である。 (a)〜(d)は、図9に示す樹脂充填材付き半導体チップを他の半導体チップ上に積層する積層工程を示す断面図である。 (a)〜(e)は、図10の工程により製造される積層体を用いるCoC(Chip on Chip)の半導体装置の組立フローを示す断面図である。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
本発明は、第1の基板上に第2の基板を搭載して構成される半導体装置の製造方法である。第1の基板は、例えば配線基板であり、第2の基板は、例えば半導体チップである。第1の基板は、第2の基板と同一または異なる構成の半導体チップであってもよい。
本発明の第1の実施の形態に係る半導体装置の製造方法では、第1の基板として配線基板を、第2の基板として半導体チップを用いる。
まず、図1を参照して、第1の実施の形態における半導体チップの形成工程について説明する。図1(a)〜(d)は、樹脂充填材付き半導体チップの形成フローを示す断面図である。
初めに、図1(a)に示すような半導体ウエハ100を用意する。
半導体ウエハ100は、シリコン基板10を含んでいる。シリコン基板10は、ダイシングライン11により画定される複数の半導体チップ領域12を有している。後に、ダイシングライン11に沿って切断することにより、半導体ウエハ100は複数の半導体チップに個片化される。
各半導体チップ領域12の一面(回路形成面、第1の面)側には、図示しない所定の回路、例えばメモリ回路、が夫々形成されている。また、各半導体チップ領域12の一面には、所定の回路に接続された複数の電極パッド13が形成されている。
シリコン基板10の一面には、各半導体チップ領域12に形成された所定の回路を保護するために保護膜(パッシベーション膜)14が形成されている。パッシベーション膜14には複数の開口部15が形成され、各開口部15には対応する電極パッド13の少なくとも一部が露出している。
露出した電極パッド13上には、それぞれバンプ電極16が突出形成されている。また、バンプ電極16の先端には、はんだ層17が形成されている。
次に、用意したシリコン基板10の他面(裏面)をリング状の冶具に貼り渡したダイシングテープ200に貼り付けることにより、シリコン基板10を図示しない冶具に保持させる。
次に、図1(b)に示すように半導体ウエハ100の一面に樹脂充填材18、例えばNCF(Non Conductive Film)を貼り付ける。半導体ウエハ100の一面に形成されたバンプ電極16及びはんだ層17は、樹脂充填材18に埋め込まれる。
樹脂充填材18として用いられるNCFは、フィルム状のエポキシ系樹脂であり、例えば120℃〜130℃で溶融し、180℃で硬化する。また、後に半導体チップを配線基板にフリップチップ接合する際にこれらの間の電気的接続を良好に行う為、NCFにはフラックス活性材が含まれている。フラックス活性材としては、例えば有機酸やアミン等を挙げることができる。尚、NCFは、半導体チップに形成される認識用マーク(図2参照)を視認等により検出できる程度の透過性を有する材料が好ましい。
次に、一面に樹脂充填材18が貼り付けられた半導体ウエハ100は、ダイシング工程に移行される。そして、ダイシング装置のダイシングブレード300を用いて、半導体ウエハ100は、図1(c)に示すようにダイシングライン11に沿って切断され、個々の半導体チップ400に分離される。
最後に、個別分離された半導体チップ400をダイシングテープ200からピックアップすることで、図1(d)に示すような樹脂充填材付きの半導体チップ400が得られる。
図2(a)は、樹脂充填材付きの半導体チップ400の概略構成を示す平面図であり、図2(b)はそのA−A’線断面図である。
図2(a)に示すように、半導体チップ400は、平面視矩形である。半導体チップ400の角部であって一方の対角線上には、半導体チップの位置検出に用いられる一対の認識マーク21が形成されている。
複数の電極パッド13は、長手方向に延在する中心線に沿って(中央領域に)2列に配置されるとともに、長手方向に延在する2辺のそれぞれに沿って(周辺領域に)一列に配置されている。通常、中央領域に配置される電極パッド13は、各々所定の用途に対応して設けられ、周辺領域に配置される電極パッド13は、中央領域に配置される電極パッド13のいずれかに対応して設けられる。このため、周辺領域に配置された電極パッド13の間隔(配置ピッチ)は、図示のように、中央領域に配置された電極パッド13の間隔(配置ピッチ)よりも広いことが多い。
上述のように、中央領域に配置された電極パッド13は各々特定の用途に対応しているため、それら電極パッド13上に形成されたバンプ電極16は、ファンクションバンプ(第1のバンプ)と呼ばれる。一方、周辺領域に配置された電極パッド13上に形成されたバンプ電極16は、補強バンプ(第2のバンプ)と呼ばれる。補強バンプは、電源供給や接地の補強に用いられることが多いが、他の信号の補強に用いてもよい。ファンクションバンプ及び補強バンプは、同一の材料(例えばCu)を用いて同一の工程で形成することができる。
バンプ電極16の先端に形成されたはんだ層17は、バンプ電極16の先端に付着させたクリームはんだ等を所定温度でリフローして形成される。溶融したはんだの表面張力によって、はんだ層17は、中央部が盛り上がった半球状の形状となる。
次に、上記のようにして用意した半導体チップ400に対して、図3に示すように、樹脂充填材18の一部を半硬化させる処理を行う。
具体的には、樹脂充填材18の周縁部に沿って、選択的に特定のエネルギーを照射し、樹脂充填材18の一部を半硬化層31に状態を変化させる。特定のエネルギーとして、例えば、レーザー発振器500からのレーザー光501を用いることができる。あるいは、樹脂充填材18の中央領域をマスクで覆った状態で、周辺部を選択的に加熱するようにしてもよい。なお、樹脂充填材18の一部を完全に硬化させると後のフリップチップボンディングが困難になり、配線基板との密着性も悪化するので、ある程度の粘性を残すほうが望ましい。
次に、図4及び図5を参照して、半導体チップ400を含むFC−BGA(Flip Chip-Ball Grid Array)半導体装置の組み立て工程について説明する。
図4(a)〜(e)は、FC−BGA半導体装置の組み立てフローを示す断面図である。また、図5(a)〜(d)は、図4(b)に示す半導体チップ400を配線基板600に搭載する工程の詳細を示す断面図である。
まず、図4(a)に示す配線基板600を用意する。配線基板600は、ダイシングライン41により区画され、マトリクス状に配置された複数の製品形成領域42を有している。配線基板600が後にダイシングライン41に沿って切断されることにより、製品形成領域42は、各々半導体装置(パッケージ)の一部となる。
配線基板600は、平板状の絶縁基材43を有している。絶縁基材43の一面(第2の面)には、接続パッド44及びそれに接続される配線パターン(図示せず)が形成され、また、その他面には、ランド45を含む別の配線パターン(図示せず)が形成されている。また、絶縁基材43の両面には、配線パターンを覆うように絶縁膜46が形成されている。接続パッド44及びランド45の各々は、絶縁膜46に形成された開口部を通じて少なくともその一部を外部に露出している。また、各接続パッド44は、対応するランド45と絶縁基材43を貫通するビア47を介して互いに電気的に接続されている。
次に、図4(b)に示すように、用意した配線基板600の各製品形成領域42に、半導体チップ400を搭載(フリップチップ接続)する。半導体チップ400は、図3に示す状態から上下反転させた状態、即ち、回路形成面を配線基板600の接続パッド44が形成されている面に向けた状態で搭載される。
具体的には、図5(a)に示すように、ボンディングツール51及びボンディングステージ52を用いる。ボンディングツール51及びボンディングステージ52は、夫々吸着孔53,54を備えている。半導体チップ400の裏面をボンディングツール51で吸着保持するとともに、配線基板600をボンディングステージ52上に吸着保持する。そして、半導体チップ400のバンプ電極16が対応する接続パッド44に対向するように位置合わせを行う。
次に、半導体チップ400を240℃程度の高温に加熱しつつ、図5(b)及び(c)に示すように、半導体チップ400を配線基板600上に載置し、さらに矢印で示すように荷重を印加する。これにより、はんだ層17を介してバンプ電極16と対応する接続パッド44との間が接続され、半導体チップ400と配線基板600との間は樹脂充填材18(及び半硬化層31)により充填される。このとき、半導体チップ400の一面側に形成された樹脂充填材18の周縁部の半硬化層31は、荷重によって変形するので、バンプ電極16(はんだ層17)と接続パッド44との間の接続を妨げることはない。
また、上記の通り半硬化層31は荷重によって変形するので、配線基板600に対する密着性がよい。それゆえ、樹脂充填材18(の半硬化層31以外の部分)が加熱により流動性を持っても、樹脂充填材18が半導体チップ400と配線基板600との間から外部へ流出することを防止または抑制することができる。即ち、樹脂充填材18は、半導体チップ400と配線基板600との間に留まる。また、樹脂充填材18の外部への流出が防止または抑制される結果、樹脂充填材18と配線基板600との間に形成されたボイド55は、荷重による内圧増加によって圧縮され縮小する。その後、半導体チップ400の温度上昇にともない樹脂充填材18(及び半硬化層31)は完全に硬化する。
この後、図5(d)に示すように、ボンディングツール51から半導体チップ400を開放し、ボンディングツール51を移動させる。こうして、配線基板600上に半導体チップ400が搭載される。
次に、図4(c)に示すように、配線基板600に搭載された複数の半導体チップを封止体48により一括して封止する。封止体48としてエポキシ樹脂等のモールド樹脂を用いることができ、また、その形成方法として、トランスファーモールド法を用いることができる。
次に、図4(d)に示すように、配線基板600の裏面に形成された複数のランド45に、外部接続端子となるはんだボール49を夫々搭載する。
はんだボールの搭載は、複数のランド45の配置に対応する複数の吸着孔を備えるマウントツールを用いて一括して行うことができる。即ち、マウントツールで複数のはんだボール49を吸着保持し、それらのはんだボール49にフラックスを転写して、複数のランド45に一括搭載する。その後、リフローによりはんだボール49とランド45を接続する。
最後に、図4(e)に示すように、配線基板600を封止体45とともにダイシングライン41に沿って切断する。封止体45の上面側をダイシングテープにより保持し、配線基板600側から図示しないダイシングブレードにより切断する。切断後、個々に分離された半導体装置700をダイシングテープからピックアップする。こうして、個片化された複数の半導体装置(パッケージ)700を得ることができる。
以上説明したように、本実施の形態では、半導体チップ400の一面に形成される樹脂充填材18の周辺部に、選択的にエネルギーを照射する等の方法により半硬化層31を形成している。このため、半導体チップ400を配線基板600上にフリップチップボンディングする際、加熱溶融された樹脂充填材18が半導体チップ400の外側へ流出するのを抑制することができる。つまり、過熱溶融された樹脂充填材18が半導体チップ400の側面に沿って伝い上がり、ボンディングツール51に付着することを防止できる。その結果、ボンディングツール51を移動させる際に半導体チップ400も同時に移動してバンプ電極16と接続パッド44との間の接合を破断させることを防止することができる。また、ボンディングツール51に付着した樹脂充填材18が、次の半導体チップ400を保持する際の障害物となったり、半導体チップ400への荷重を困難あるいは不均一にしたりすることを防止することができる。これにより、フリップチップボンディング装置の連続動作を可能にし、稼働率を向上させることができる。
また、図5(b)及び(c)を参照して説明したように、半導体チップ400上の樹脂充填材18の周縁部に半硬化層31を形成したことで、樹脂充填材18と配線基板600との間にボイド55が発生した場合でも、そのボイド55を縮小することができる。溶融した樹脂充填材18がボンディングツール51からの荷重により半導体チップ400の外側に流れ出ようとしても、樹脂充填材18の周縁部に高粘度の半硬化層31が形成されているため流出できず、内圧が上がるからである。半導体チップ400と配線基板600との間を埋める樹脂充填材18に形成されるボイド55を小さくすることで、リフロー時等のリフロークラックの発生を抑制でき、半導体装置700の信頼性を向上させることができる。
次に、図6乃至図8を参照して、本発明の第2の実施の形態に係る半導体装置ついて詳細に説明する。図6は、第2の実施の形態に係る半導体装置に用いられる樹脂充填材付き半導体チップの形成フローを示す断面図である。また、図7(a)は、図6に示すフローにより形成される樹脂充填材付き半導体チップの概略構成を示す平面図、図7(b)は、そのB−B’線断面図である。さらに、図8は、図7に示す樹脂充填材付き半導体チップを配線基板にフリップチップ実装する工程を示す断面図である。
第1の実施の形態では、個片化された半導体チップ400の一面に形成された樹脂充填材18の一部を半硬化層31とする。これに対し、本実施の形態では、半導体チップを個片化する前に樹脂充填材18の一部を半硬化層とする。
第1の実施の形態と同様に、まず、図6(a)に示すように半導体ウエハ100を用意し、半導体ウエハ100をダイシングテープ200により保持固定する。
次に、図6(b)に示すように、半導体ウエハ100の一面(第1の面)上に樹脂充填材18を貼り付ける。
次に、図6(c)に示すように、ダイシングライン11に沿って樹脂充填材18に選択的に特定のエネルギーを照射する。特定のエネルギーとして、レーザー発振器500からのレーザー光を用いることができる。特定のエネルギーを照射することにより、樹脂充填材18の特定の領域を半硬化層31aに状態変化させる。半硬化層31aの幅は、ダイシングブレードによる切断幅よりも広くする。これにより、個片化後の半導体チップの一面に所定幅の半硬化層31aが残るようにする。
次に、図6(d)に示すように、ダイシング装置のダイシングブレード300を用い、半導体ウエハ100をダイシングライン11に沿って樹脂充填材18(半硬化層31a)と共に切断し、半導体チップ400a毎に分離する。
以上のようにして、図7(a)及び(b)に示すような、半導体チップ400aが得られる。半導体チップ400aの一面には、周縁に沿って半硬化層31aが存在する。
ここで、樹脂充填材18は、柔らかいフィルム状であるため、カット性が悪い。第1の実施の形態では、ダイシングブレード300で樹脂充填材18を切断するようにしたので、切断後の樹脂充填材18のエッジにダレ部(変形部)が形成される(図2に示すように、エッジが丸みを帯びている)。この樹脂充填材18のダレ部が半導体チップ400の認識マーク21と重なると、樹脂充填材18を透過して認識マーク21を認識することが困難または不可能になる恐れがある。これに対して、本実施の形態では、ダイシング前に、ダイシングライン11に沿って半硬化層31aを形成する。このため、第1の実施の形態に比べてカット性が向上し、樹脂充填材18(半硬化層31a)のエッジを角ばらせることができる(ダレ部が形成される可能性を低減できる)。これにより、樹脂充填材18(半硬化層31a)にダレ部が存在することにより、半導体チップ400aの認識マーク21を認識することが困難または不可能になるのを防止できる。加えて、カット性の向上により、処理効率の向上も実現できる。
この後、図8(a)〜(d)に示すように、第1の実施の形態と同様の工程によって、図7に示す半導体チップ400aを配線基板600の一面(第2の面)上にフリップチップ実装する。それから、封止体により半導体チップ400aを配線基板上に封止し、配線基板を封止体とともに切断して半導体装置が完成する。
本実施の形態においても、半硬化層31aが溶融した樹脂充填材18の流出を抑制するので、第1の実施の形態と同様の効果が得られる。
次に、図9乃至図11を参照して本発明の第3の実施の形態について詳細に説明する。図9は、本発明の第3の実施の形態に係る半導体装置に用いられる樹脂充填材付き半導体チップの概略構成を示す断面図である。図10(a)〜(d)は、図9に示す樹脂充填材付き半導体チップを他の半導体チップ上に積層する積層工程を示す断面図である。図11(a)〜(e)は、CoC(Chip on Chip)の半導体装置の組立フローを示す断面図である。
第1及び第2の実施の形態では、第1の基板として配線基板を、第2の基板として半導体チップを用いる場合について説明したが、本実施の形態では、第1及び第2の基板として、ともに半導体チップを用いる。即ち、本実施の形態に係る半導体装置はCoC半導体装置である。
使用される2つの半導体チップは、同一の構成を有するものであってもよいし、異なる構成を有するものであってもよい。但し、一方の半導体チップの一面又は他面(第1の面)に形成されたバンプ電極に対応するように、他方の半導体チップの一面又は他面(第2の面)に電極等が形成されている必要がある。
図9に、本実施の形態に用いられる一方の半導体チップ400bを示す。図示のように、シリコン基板10bの一面には複数の電極パッド13が形成され、複数の電極パッド13上にはそれぞれバンプ電極(表面バンプ)16が形成されている。また、シリコン基板10bの一面は、保護膜14で覆われている。
複数の電極パッド13に夫々接続され、シリコン基板10bを貫通して他面に達する貫通電極91が設けられている。シリコン基板10bの他面側には、貫通電極91にそれぞれ接続される裏面バンプ92が形成されている。また、裏面バンプ92の先端には、はんだ層93が夫々形成されている。さらに、シリコン基板10bの他面側には、裏面バンプ92及びはんだ層93を覆う樹脂充填材(NCF)18が設けられている。半導体チップの周縁に沿って、樹脂充填材18の一部は半硬化層31bに状態変化させてある。
図9に示す半導体チップ400bを他の半導体チップ400cに搭載する工程は、第1及び第2の実施の形態と同様に行われる。
即ち、図10(a)に示すように、樹脂充填材18の周縁に半硬化層31bが形成された半導体チップ400bをボンディングツール51で保持するとともに、他の半導体チップ400cをボンディングステージ52上に保持する。他の半導体チップ400cの一面には、半導体チップ400bの裏面バンプ92に対応する位置に、電極パッド13c及び表面バンプ16cが形成されている。
半導体チップ400bの位置合わせを行った後、図10(b)及び(c)に示すように、一方の半導体チップ400bを加熱しつつ他方の半導体チップ400cに向かって荷重を印加する。こうして、半導体チップ400bを半導体チップ400cにフリップチップ実装する。即ち、半導体チップ400bの裏面バンプ92と半導体チップ400cの表面バンプ16cとを接続し、半導体チップ400bと400cとの間を樹脂充填材18で充填する。
このとき、第1及び第2の実施の形態と同様に本実施の形態においても、半硬化層31bが、溶融した樹脂充填材18の外部流出を抑制または防止する。本実施の形態では、溶融した樹脂充填材18が半導体チップ400bの側面を伝い上がってボンディングツール51に付着することを防止できるのみならず、半導体チップ400cの側面を伝い落ちてボンディングステージ52に付着することも防止できる。
この後、ボンディングツール51を移動させて、図10(d)に示すように、半導体チップ400bと400cの積層体800を得ることができる。
次に、図11(a)〜(e)を参照して、積層体800を用いる半導体装置の組立工程について説明する。
まず、第1の実施の形態と同様に配線基板600を用意する。そして、図11(a)に示すように、用意した配線基板600の接続パッド13上に夫々スタッドバンプ95を形成する。さらに、図示しないディスペンサ等を用いて、各製品形成領域42の中央部に適量の樹脂充填材96、例えばNCP(Non Conductive Paste)を塗布する。
次に、図示しないボンディング装置等を用い、図11(b)に示すように、積層体800を配線基板600の各製品形成領域42に搭載する。そして、半導体チップ400bのバンプ電極(表面バンプ)16と配線基板600上のスタッドバンプ95との間を熱圧着法等により接続する。このとき、樹脂充填材96が周囲へと広がり、半導体チップ400bと配線基板600との間の空間を充填する。樹脂充填材96が、半導体チップ400bと配線基板600との間の空間の外部へ流出しないように、樹脂充填材96の塗布量を設定する。
次に、不図示のトランスファーモールド装置等を用い、図11(c)に示すように、封止体48で積層体800を配線基板600上に封止する。封止体48を所定の温度でベークすることにより完全に硬化させる。封止体48として、エポキシ樹脂等の熱硬化性樹脂を用いることができる。
次に、図11(d)に示すように、配線基板600の他面に形成されたランド45に外部接続端子となるはんだボール49を搭載し、リフローによりそれらの間を接続する。
次に、図11(e)に示すように、ダイシングライン41に沿って配線基板600を封止体48とともに切断し、各々半導体装置700cに分離する。こうして、複数の半導体チップが積層された積層体を含む半導体装置(パッケージ)700cが得られる。
以上、本発明者によってなされた発明を実施の形態に基づき説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
上記実施の形態では、中央領域にファンクションバンプが配置され、周辺領域に補強バンプが配置されたメモリチップについて説明したが、バンプの配置は任意に変更可能である。また、メモリチップに限らず他の回路を備えるどのような半導体チップにも本発明は本発明は適用可能である。
10,10b シリコン基板
11 ダイシングライン
12 半導体チップ領域
13,13c 電極パッド
14 保護膜
15 開口部
16 バンプ電極
16c 表面バンプ
17 はんだ層
18 樹脂充填材
21 認識マーク
31,31a 半硬化層
41 ダイシングライン
42 製品形成領域
43 絶縁基材
44 接続パッド
45 ランド
46 絶縁膜
47 ビア
48 封止体
49 はんだボール
51 ボンディングツール
52 ボンディングステージ
53,54 吸着孔
55 ボイド
91 貫通電極
92 裏面バンプ
93 はんだ層
95 スタッドバンプ
96 樹脂充填材
100 半導体ウエハ
200 ダイシングテープ
300 ダイシングブレード
400,400a,400b,400c 半導体チップ
500 レーザー発振器
501 レーザー光
600 配線基板
700,700c 半導体装置
800 積層体

Claims (7)

  1. 第1の面に接続パッドを有する第1の基板を準備する工程と、
    第2の面にバンプ電極が配置され、前記バンプ電極を覆うように前記第2の面に樹脂充填材が形成された第2の基板を準備する工程と、
    前記樹脂充填材の一部領域に選択的に特定のエネルギーを印加して半硬化層を形成する工程と、
    前記第2の面を前記第1の面に対向させるように前記第2の基板を前記第1の基板上に搭載し、前記バンプ電極を前記接続パッドに電気的に接続すると共に、前記第1の基板と前記第2の基板との間を前記樹脂充填材で充填する工程と、を備えることを特徴とする半導体装置の製造方法。
  2. 前記第2の基板を準備する工程は、前記第2の基板含む半導体ウエハを準備する工程と、前記半導体ウエハを切断して前記第2の基板を分離する工程と、を含み、
    前記半硬化層を形成する工程は、分離された前記第2の基板上の前記樹脂充填材の周縁部に半硬化層に形成する工程である、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第2の基板を準備する工程は、前記第2の基板含む半導体ウエハを準備する工程であり、
    前記半硬化層を形成する工程は、前記第2の基板となる部分の周縁に沿って前記樹脂充填材に半硬化層を形成する工程であり、
    前記半導体ウエハを切断して前記第2の基板を分離する工程をさらに含む、
    ことを特徴とする請求項1に記載に半導体装置の製造方法。
  4. 前記第1の基板が配線基板であり、前記第2の基板が半導体チップであることを特徴とする請求項1,2又は3に記載の半導体装置の製造方法。
  5. 前記バンプ電極上に半導体層が形成されていることを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記第1の基板及び前記第2の基板がともに半導体チップであることを特徴とする請求項1,2又は3に記載の半導体装置の製造方法。
  7. 前記接続パッド上にスタッドバンプが形成されていることを特徴とする請求項6に記載の半導体装置の製造方法。
JP2013212554A 2013-10-10 2013-10-10 半導体装置の製造方法 Pending JP2015076539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013212554A JP2015076539A (ja) 2013-10-10 2013-10-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013212554A JP2015076539A (ja) 2013-10-10 2013-10-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015076539A true JP2015076539A (ja) 2015-04-20

Family

ID=53001157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013212554A Pending JP2015076539A (ja) 2013-10-10 2013-10-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015076539A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354985B2 (en) 2016-06-15 2019-07-16 Samsung Electronics Co., Ltd. Semiconductor device having stacked semiconductor chips and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354985B2 (en) 2016-06-15 2019-07-16 Samsung Electronics Co., Ltd. Semiconductor device having stacked semiconductor chips and method for fabricating the same

Similar Documents

Publication Publication Date Title
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
WO2014181766A1 (ja) 半導体装置及び半導体装置の製造方法
WO2014129351A1 (ja) 半導体装置とその製造方法
CN105762084B (zh) 倒装芯片的封装方法及封装装置
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
US9029199B2 (en) Method for manufacturing semiconductor device
US9425177B2 (en) Method of manufacturing semiconductor device including grinding semiconductor wafer
WO2014054451A1 (ja) 半導体装置及びその製造方法
US20130214427A1 (en) Semiconductor device having plural semiconductor chips stacked with each other
JP2012212786A (ja) 半導体装置の製造方法
JP2013021058A (ja) 半導体装置の製造方法
US20160035705A1 (en) Semiconductor device and manufacturing method therefor
TWI433282B (zh) 半導體裝置及其製造方法
TWI582867B (zh) 晶片封裝製程
JP2012114214A (ja) 半導体装置及びその製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
JP2013171916A (ja) 半導体装置の製造方法
TWI758815B (zh) 半導體裝置及其製造方法
JP2015076539A (ja) 半導体装置の製造方法
JP2012015446A (ja) 半導体装置の製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP2015026638A (ja) 半導体チップ、半導体チップの接合方法及び半導体装置の製造方法
JP2012138394A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160118