JPS5821350A - 半導体集積回路の実装構造 - Google Patents

半導体集積回路の実装構造

Info

Publication number
JPS5821350A
JPS5821350A JP56119595A JP11959581A JPS5821350A JP S5821350 A JPS5821350 A JP S5821350A JP 56119595 A JP56119595 A JP 56119595A JP 11959581 A JP11959581 A JP 11959581A JP S5821350 A JPS5821350 A JP S5821350A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
chip
mounting structure
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56119595A
Other languages
English (en)
Inventor
Koichi Oguchi
小口　幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP56119595A priority Critical patent/JPS5821350A/ja
Publication of JPS5821350A publication Critical patent/JPS5821350A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体集積回路（以下工０チップと略す。）
のｌｉ！装構造に関する。
近年の工０の発展には目ざましいものがある。
高密度化技術によりＩＣチップ面積中の素子ａは増々多
くなり、現在では、１−中に子細程度のトランジスタが
比較的簡単に作り込めるよう罠なって来ている。したが
ってＩＣチップの価格はかな抄のペースで下がって来て
いるのが現状である。
一方、後工程としてのボンディング、パッケージングの
工程は、種々の新技術の開発により、価格的に下がって
いるとは言え、ＩＣチップ価格に占める後工程の割合は
年々大きくなって来ている。
このことは、前工程としてのウェハ製造工程が量産効−
来が最も顕著に出る工１であるのに灼し後工程は、極端
に言えは工０チップ１つ１つの王権だからであろう、し
たがって後工程會いかに自動化し、価格を下げるかが大
きなＳ題であった。
例えば従来のボンディング方法として、フリップチップ
法という本のがある。第１図は、そのフリップチップ法
の説明図であるａ　ｉ’ｌ　ｓ図（ａ）Ｈ、フリップチ
ップの構面構造図を示し、図中の１がシリコン基板、２
はポンディングパッド、ｓはハンダバンプである。この
ようにフリップチップ法てはハンダバンプのついたＩＣ
チップを用いる。ハンダバンブ１１０チツプ上に形成す
ることＫよりＩＣチップ価格は約１〜２割アップする。
その後配線基板５上のリード＃６と接触した状態で加熱
すると、第１図（ｂ）Ｋて示す如くハンダバンプが融け
て図中の４の如く電気的に接続される。
このフリップチップ法は、ポンディングパッドのａが多
くても、すべて−ｆＫ＆ンディング出来る所に大きな４
＄１１がある屓面、Ｘｃチップ表面上にハンダバンプを
形成しなければならない事、工０チップと配線基板上の
リード線との位置合せが非常ＩＣ＠Ｌいという欠点があ
る。
本発明は以上説明した如く、従来のボンディング方法の
欠点を除去するために発明されたものであり、−ｆＫ多
くのポンディングパッドがボンディング出来る事はもち
ろんの事、バンプが不要であるため工０チップの価格が
安く、シかもＩＣチップと配線基板上のリード線との位
置合せが不要という大きな４Ｉ書がある。
以下実施例ｔもとに１本発明の説明を行なう。
第２図は本発明によるＩＣチップのボンディング法の説
明図である。第２図（ａ）Ｆｉ工Ｏチップであり第２図
（効はボンディングの状況を示す断面構造図である。図
中の７はシリコン基板、８はポンディングパッドである
。ポンディングパッドは一般的なアルミニウムあるいは
アルミニウム合金パッドでもよいし、表面が金である金
パツドでもよい。
金パツドの方がボンディングの信頼性が得られる。
また図中の９は絶縁性の樹脂、１０は電導性のある粒子
である。今、絶縁性の樹脂として、接着性のめるエポキ
シ果樹ａｔ％ｉた電導性のある粒子として金ボール管用
いた場合について説明する。
まず金ボールはあらかじめ粒子の直径管そろえておく。
例えば直径１に１５ｊ１鳳とする。＠脂とこの金ボール
を十分時間をかけて混合する。その後脱泡して、配線基
板上に印刷する。この場合、印刷の厚さは、ＩＣチップ
ｔａｃｔ図伽）に示すように７エイスダウンした時に金
ボールが厚さ方向に重ならない＠度であり、また金ボー
ルは横の金ボールとはほとんど接触しないｌｉｔの量の
混合が望ましい０図（ｂ）の如くフェイスダウンすると
、工０チップ上のポンディングパッドは金ボールを介し
て配線基板上のリード線と電気的に接続される事になる
。今ポンディングパッドの面積Ｖｔ１辺が１００μｍの
正方形とすると、１５Ｉｓｍ直径の金ボールはその中に
、５個以上入る事が望ましい。この金ボールは隣り同士
は接触しないので、隣り合うポンディングパッド同士が
ｌｉｔ続されるということはない。
第３図は、本発明によるＩＣチップの実装方法會工程別
に図で示した説明図である。前述した如く、まず配線基
ＩＮを準備しく第３図（ａ）　）　、電導性を有する粒
子と絶縁性含有する樹脂の混合物管印刷あるいはへヶ貼
りする（第３図（’ｂ）　）。その後ＩＣＣチップラェ
イスダウンボンディングして接着する（第５図（ｃ）　
）。
しかしただ接着しただけでは、ＩＣチップのポンディン
グパッドと粒子の接続及び粒子とり一ド纏の接続の信頼
性が得られない、このような場合には、欄噌ｔして、硬
化後罠体積が収縮する樹脂を用いるか、あるいは、硬化
時Ｋｗ１５図に示す如く加圧の状態で硬化させるかの方
法をとればよい。
例えば、第４図に示す如く、体積が硬化時に収縮するよ
うな樹脂を用いた場合、硬化後樹脂中にはＩＣチップと
配線基板を引張るような内部応力が存在するようＫなり
、ポンディングパッドと粒子とリード線との接触の信頼
性が大きく向上する。
硬化時に体積が収縮するよう゛なｉ着剤は、一般に市販
されているいずれのものでもよい、又、第５図の如く、
硬化時に圧力を加えた場合には、さらに高い信頼性が得
られる。
電導性を有する粒子は、カーボン粒子でもよいし、金属
粒子でもよい、４に属穀子の場合には、粒子の表面Ｆｉ
酸化しにくい材料でコーティングしであることが望まし
い０例えば銅粒子の表面ｌａｗμｍの金メッキした粒子
は、量適である。この場合、銅粒子は、アニールして軟
化している方がより望ましい。金属粒子の直径は１０チ
ツプのポンディングパッドの面積に依存するが、例えば
１つのポンディングパッドに少なくとも１ヶ以上入れば
いくらでもよい。ちなみに金属粒子の直径Ｆ１１〜５０
０ＪＩｍが適当であろう（第４図）。
第７１ｉ！Ｊは、本発明による他の実施例を示す、第７
図の１１はインジウムあるいはスズの金属粒子であり、
表面ＫＦＪ酸化しにくい金１２がメッキされている。今
仮ｐＫｘａチップ上のポンディングパッドがアルミニウ
ムパッドの場合には、アルミニウムとインジウム、ある
いはアルオニウムとスズは比較的低１１にて合金を作る
のて％ｌｌ’１８図に示した如く、硬化前あるいは硬化
後に熱処理ｔして接触部分を融かしてやると、ボンディ
ングの信頼性はさらに向上する０図中の１５がインジウ
ムあるいはスズの粒子の表面に金メッキした粒子である
。
本発明によるＩＣチップの実装構造においては配＃蓬板
上へ全面に粒子が混合された接着剤を印刷し、フェイス
ダウンしてボンディングするために、従来のフェイスダ
ウンボンディング法において、必要とされた位電合せが
不要となるという大きな轡ｌＩを有する。しかし、粒子
の入った接着剤は、ＩＣのポンディングパッド以外の１
０表面にも接触してＩＣチップ表面のパッシベーション
膜を破壊し、工０自身の信頼性を低下させるという危険
が生じるかもしれない。このような場合においては、工
０チップ上のポンディングパッド上にバンプを形成し穴
ものを用いてもよい、、ｔた第９図に示す如く、配線基
板上のリード線の膜厚Ｈ′に十分厚く敗ることによって
も解決出来る。
本発明は以上多くの実施例において説明し友如く、多く
のポンディングパッドを有するＩＣチップと、リード＃
を有する配線基板の間に、電導性の粒子を混合した接着
層ｔ−Ｆｉさみボンディングする工０チップの実装構造
に関するものてあり、ＩＣチップの実装コストの低減及
び、工程の合理化が期待出来るものである。
【図面の簡単な説明】
第１１←Ｍｂ）　ｔｌ！　、従来の工０チップのボンデ
ィング方法であるフリップチップ法を説明する説明図。 第２図〜第９図は、本発明にょる工０チップの実装方法
及び実装構造を説明するための説明図。 １・・・シリコン基板 ２・・・ポンディングパッド ５・・・ハンダバンブ ４・・・融けたハンダ ５・・・配線基板 ６・・・リード線 ７・・・シリコン基板 ８・・・ポンディングパッド ９・・・絶縁性を有する材料 １０・・・電導性含有す為粒子 １１・・・インジウムあるいはスズ １２・・・金メッキ層 １ｓ・・・金メッキされたインジウムあるいはスズの粒
子 以　　　上 出−人　株式会社−訪糟工会 代理人　弁理士、最　上　　務 Ｃ！） 第１図 （２） ？ 第２図 （ｔ７Ｊ 第３図 第６図 ＋１ 第７図 第８凶　　　Ｉ ） 夕 第９図

Claims (1)

  1. 【特許請求の範囲】 （１）　　多数のポンディングパッドを有する半導体集
    積回路チップと、リードａｔ有する基板ｔポンディング
    することにより、＃ポンディングパッドと該リード線と
    を電気的に接続するための実装構造として、該半導体集
    積回路チップと該基板の間の全面に、電導性を有する粒
    子と絶縁性ｔ−有する材料の混合層ｔけさむことｆ：特
    命とする半導体集積回路の実装構造。 −２１絶縁性を有する材料は、液体の樹脂であり電導性
    ｖｔ＊する粒子と混合後、蚊半導体集積回路チップと該
    基板の間Ｋｔｊさみ、その後硬化処理して成ることを特
    徴とする特許請求の範囲ＩＩＩ項紀項記載導体集積回路
    の実装構造。 （３：　　絶縁性會有する液体樹脂は、硬化処理後、体
    積が収縮することに４！ｍｍとする特許請求の範囲第１
    項及び第２項記載Ｏ半導体集積回路の実装構造。 （４１硬化処理は、該半導体集積回路チップと該基板の
    間が加圧の状ｓＫて行なうこと管特−とする特許請求の
    範囲第２項及び第Ｓ項記載の半導体集積回路の実装構造
    。 （５）　　電導性を有する粒子は、金属粒子であること
    ｔ−ｌｌｌ１ＩＩとする特許請求の範囲ｗ４１項及び鳩
    ２項記載の半導体集積回路の実装構造。 （６）金属粒子の大きさは、直径が１〜５００５ｍであ
    ること１％像とする特許請求の範囲ａＳ項記載の半導体
    集積回路Ｏ実装構造。 （７）　　金属粒子の表面は金メッキされていることｔ
    −特徴とする特許請求の範囲第５項記載の半導体集積回
    路の実装構造。 （８）金属粒子はインジウムあるいはスズの粒子の表面
    に金メッキした粒子である仁とｖｒ４！徽とする特許請
    求の囲第７項記載の半導体集積回路の実装構造。 （９１リード線の膜厚は１ｓｍ以上であることｔ４！徽
    とする特許請求の範囲第１項記載の半導体集積回路の実
    装構造。 ６嚇　ポンディングパッドはアルギニラムパッドである
    ことｔ特許とする。４１許請求の範囲第１項記載の半導
    体集積回路の実装構造。
JP56119595A 1981-07-30 1981-07-30 半導体集積回路の実装構造 Pending JPS5821350A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56119595A JPS5821350A (ja) 1981-07-30 1981-07-30 半導体集積回路の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56119595A JPS5821350A (ja) 1981-07-30 1981-07-30 半導体集積回路の実装構造

Publications (1)

Publication Number Publication Date
JPS5821350A true JPS5821350A (ja) 1983-02-08

Family

ID=14765269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56119595A Pending JPS5821350A (ja) 1981-07-30 1981-07-30 半導体集積回路の実装構造

Country Status (1)

Country Link
JP (1) JPS5821350A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127560A (ja) * 1983-12-14 1985-07-08 Matsushita Electric Ind Co Ltd カセットレコ−ダ
JPS60119770U (ja) * 1984-01-24 1985-08-13 ソニ−ケミカル株式会社 配線基板
JPS6347942A (ja) * 1986-08-18 1988-02-29 Fuji Xerox Co Ltd 半導体装置
JPS6354737A (ja) * 1986-08-25 1988-03-09 Nec Corp 集積回路チツプの実装方法
EP0265077A2 (en) * 1986-09-25 1988-04-27 Sheldahl, Inc. An anisotropic adhesive for bonding electrical components
JPS63160350A (ja) * 1986-12-24 1988-07-04 Seikosha Co Ltd Ｉｃチップのボンディング構造
JPH0329207A (ja) * 1988-12-05 1991-02-07 Hitachi Chem Co Ltd 回路接続用組成物及びこれを用いた接続方法並びに半導体チップの接続構造
US5679493A (en) * 1994-09-30 1997-10-21 Nec Corporation Method of producing an assembly including an anisotropic conductive film
US7278564B2 (en) 2003-05-27 2007-10-09 Seiko Epson Corporation Method of mounting electronic component, structure for mounting electronic component, electronic component module, and electronic apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127560A (ja) * 1983-12-14 1985-07-08 Matsushita Electric Ind Co Ltd カセットレコ−ダ
JPH0370302B2 (ja) * 1983-12-14 1991-11-07 Matsushita Electric Ind Co Ltd
JPS60119770U (ja) * 1984-01-24 1985-08-13 ソニ−ケミカル株式会社 配線基板
JPS6347942A (ja) * 1986-08-18 1988-02-29 Fuji Xerox Co Ltd 半導体装置
JPS6354737A (ja) * 1986-08-25 1988-03-09 Nec Corp 集積回路チツプの実装方法
EP0265077A2 (en) * 1986-09-25 1988-04-27 Sheldahl, Inc. An anisotropic adhesive for bonding electrical components
EP0265077A3 (en) * 1986-09-25 1989-03-08 Sheldahl, Inc. An anisotropic adhesive for bonding electrical components
JPS63160350A (ja) * 1986-12-24 1988-07-04 Seikosha Co Ltd Ｉｃチップのボンディング構造
JPH0329207A (ja) * 1988-12-05 1991-02-07 Hitachi Chem Co Ltd 回路接続用組成物及びこれを用いた接続方法並びに半導体チップの接続構造
US5679493A (en) * 1994-09-30 1997-10-21 Nec Corporation Method of producing an assembly including an anisotropic conductive film
US7278564B2 (en) 2003-05-27 2007-10-09 Seiko Epson Corporation Method of mounting electronic component, structure for mounting electronic component, electronic component module, and electronic apparatus

Similar Documents

Publication Publication Date Title
US4396936A (en) Integrated circuit chip package with improved cooling means
JP2751912B2 (ja) 半導体装置およびその製造方法
JP3262497B2 (ja) チップ実装回路カード構造
US5863812A (en) Process for manufacturing a multi layer bumped semiconductor device
KR20000063759A (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
US6396155B1 (en) Semiconductor device and method of producing the same
JPH11340365A (ja) 絶縁性配線基板及び樹脂封止型半導体装置
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
JPH1154556A (ja) 半導体装置とその製造方法
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JPS5821350A (ja) 半導体集積回路の実装構造
JPH0432541B2 (ja)
JP2000277649A (ja) 半導体装置及びその製造方法
JP2003100811A (ja) 半導体装置およびその製造方法
JP2001250876A (ja) 半導体装置及びその製造方法
JP2000286304A (ja) 半導体素子の製造方法、および半導体素子、および半導体装置の製造方法、および半導体装置、ならびに実装モジュール
JPH1187424A (ja) 半導体装置およびその製造方法
JPS6245138A (ja) 電子部品装置の製法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JP3422243B2 (ja) 樹脂フィルム
JPH1022440A (ja) 半導体装置及びその製造方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH10340925A (ja) 半導体装置およびその製造方法