JPH06140534A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH06140534A
JPH06140534A JP28605692A JP28605692A JPH06140534A JP H06140534 A JPH06140534 A JP H06140534A JP 28605692 A JP28605692 A JP 28605692A JP 28605692 A JP28605692 A JP 28605692A JP H06140534 A JPH06140534 A JP H06140534A
Authority
JP
Japan
Prior art keywords
integrated circuit
external lead
element mounting
thermosetting resin
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28605692A
Other languages
English (en)
Other versions
JP2975782B2 (ja
Inventor
Shinichi Toyooka
伸一 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP28605692A priority Critical patent/JP2975782B2/ja
Publication of JPH06140534A publication Critical patent/JPH06140534A/ja
Application granted granted Critical
Publication of JP2975782B2 publication Critical patent/JP2975782B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 シリコンゲル充填型の混成集積回路装置の外
部リード端子を水平方向に導出させ且つ外部リード用パ
ッドの剥離を防止することを目的とする。 【構成】 絶縁金属基板(30)上の一主面に形成した
回路パターン上に複数の集積回路素子(46)および外
部リード端子(44)を水平方向に導出するように固
着、搭載した集積回路基板と、その集積回路基板に当接
され、集積回路素子搭載領域(16)を囲み、且つ、外
部リード端子固着領域(18)との境界で区画する枠状
の樹脂製のケース材(10)と、外部リード固着領域
(18)に所定の空間を形成するためにケース材(1
0)と一体化される単体部品の側板部材(12)とを具
備した混成集積回路装置の集積回路素子搭載領域(1
6)内にシリコンゲル(56)、熱硬化性樹脂(58)
が積層され、ケース材(10)と側板部材(12)で形
成された外部リード固着領域(18)空間内に熱硬化性
樹脂(58)を充填する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、混成集積回路装置に関
し、詳細には、シリコンゲル充填型で外部リード端子が
水平方向に導出される混成集積回路装置に関する。
【0002】
【従来の技術】従来の混成集積回路装置は、図3に示す
ように、略箱形状のケース材(60)、外部リード(8
0)、集積回路素子(82)等を固着、搭載する第1の
絶縁金属基板(70)、主として、絶縁性向上のために
使用される第2の絶縁金属基板(90)から構成され
る。
【0003】ケース材(60)は第1の絶縁金属基板
(70)の周辺部に当接する壁体(62)を備える。外
部リードが導出される方向に形成される壁体(62)の
1つには、図3に示すように、シリコンゲル導入孔(6
4)が形成される。また、通常、ケース材(60)の長
手方向端部に段部が形成され、この段部に、混成集積回
路装置を図示しない放熱板に結合するネジのための孔が
形成される。このケース材(60)は、例えばファイバ
グラス・レインホースPET(FRPET)を射出成形
して得られる。
【0004】第1および第2の絶縁金属基板(70)
(90)には放熱特性および加工性を考慮して略2mm
厚のアルミニウムが使用され、絶縁性の向上のためにそ
の表面が陽極酸化処理される。第1の絶縁金属基板(7
0)は矩形であり、混成集積回路装置が略完成した時点
で、数単位乃至十数単位の混成集積回路装置基板から単
位混成集積回路装置のサイズに分割プレスされる。ま
た、第2の絶縁金属基板(90)はケース材(60)と
略同一の平面形状であり、これを第1の絶縁金属基板
(70)に接着する接着層(92)が図示しない放熱板
と第1の絶縁金属基板(70)間の絶縁に寄与する。
【0005】外部リード用パッド(74)、ダイボンド
パッド(76)、ワイアボンディングパッド(78)お
よび導電路(図示しない)は、ポリイミド樹脂等の接着
性を有する熱硬化性絶縁樹脂と略35μm厚の銅箔との
クラッド材を温度150℃〜170℃、1平方センチメ
ートル当り50〜100Kgの圧力で第1の絶縁金属基
板(70)にホットプレスした後、その銅箔をホトエッ
チングする等して所定パターンに形成される。なお、前
記熱硬化性絶縁樹脂はこのホットプレス工程で完全硬化
して略35μm厚の絶縁層(72)となる。
【0006】集積回路素子(82)等の半導体素子およ
びその他の回路素子にはチップ部品が使用され、集積回
路素子(82)は銀ペースト等により第1の絶縁金属基
板(70)のダイボンドパッド(76)に固着され、チ
ップコンデンサあるいはチップ抵抗、外部リード(8
0)等の異型部品は所定のパッドに半田固着される。こ
れら回路素子および部品は所定のパッド(74)(7
6)(78)上にスクリーン印刷したソルダーペースト
に一時的に付着させた後、リフローして完全固着され
る。この第1の絶縁金属基板(70)の周辺部は、エポ
キシ含浸ポリエステル不繊布を接着シートとして、ケー
ス材(60)の壁体(62)に加熱圧着(125℃、8
時間)され、搭載回路素子が封止される。
【0007】
【発明が解決しようとする課題】本発明は特に信頼性が
要求され、特殊なヒートサイクル試験が行われるシリコ
ンゲル充填型の混成集積回路装置に発生することがある
外部リード(80)のためのパッド(74)の剥離の原
因の解明の過程で成されたものである。即ち、発明者の
研究により、樹脂製のケース材(60)で封止した混成
集積回路装置をヒートサイクル試験すると、図3の矢印
で示すようにケース材(60)の端部が上方に湾曲する
ことが知られた。また、熱硬化性樹脂(96)と第1の
絶縁金属基板(70)との固着が完全である場合にはこ
の湾曲は僅少であることも知られた。
【0008】そして、外部リード(80)固着領域に充
填されるエポキシ樹脂等の熱硬化性樹脂(96)とケー
ス材(60)との接着強度が極めて高いに対し、シリコ
ンゲル(94)と他の材料の接着強度が低いため、外部
リード(80)固着部にシリコンゲル(94)が付着す
る場合には、ケース材(60)の湾曲に応じて、熱硬化
性樹脂(96)および外部リード(80)が第1の絶縁
金属基板(70)から持ち上げられ、やがて、パッド
(74)の剥離に至ることが解明された。
【0009】なお、外部リード(80)固着部にシリコ
ンゲル(94)が付着する理由は、従来の混成集積回路
装置では、ゾル状態のシリコンを外部リード(80)の
固着部から注入するため、注入パイプの外壁を濡らすシ
リコンゾルが外部リード(80)固着部に付着するため
である。また、注入するシリコンゾルの流動性が高いた
め、図3に示すように、外部リード(80)のための電
極パターンを浸透して、外部リード(80)固着部をシ
リコンゾルで濡らすためであり、さらにまた、シリコン
ゾルを高圧注入する場合に飛散するシリコンゾルが外部
リード(80)固着部に付着するためである。
【0010】この発明は上述した課題に鑑みて為された
ものであり、この発明の目的は、過酷なヒートサイクル
が加えられる場合にもパッドの剥離を生じない高信頼性
を得ることおよび水平方向に導出された外部リード端子
固着部の補強のための熱硬化性樹脂の充填・硬化を同時
に行えることが可能な混成集積回路装置を提供する事で
ある。
【0011】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路装
置は、絶縁金属基板上の一主面に形成した回路パターン
上に複数の集積回路素子および外部リード端子を水平方
向に導出するように固着、搭載した集積回路基板と、そ
の集積回路基板に当接され、集積回路素子搭載領域を囲
み、且つ、外部リード端子固着領域との境界で区画する
枠状の樹脂製のケース材と、外部リード固着領域に所定
の空間を形成するためにケース材と一体化され、且つ外
部リード端子の下方側に配置される側板部材とから構成
された混成集積回路装置の集積回路素子搭載領域内にシ
リコンゲル、熱硬化性樹脂を順次積層し、ケース材と側
板部材で形成された外部リード固着領域空間内に熱硬化
性樹脂を充填することを特徴としている。
【0012】
【作用】以上のように構成される混成集積回路装置にお
いては、ケース材により集積回路素子搭載領域と外部リ
ード固着領域が区画成形されることにより、シリコンゾ
ル注入パイプの外部リード固着領域への接近を回避し、
シリコンゾル注入パイプ外壁のシリコンゾルが外部リー
ド固着領域に付着する問題、飛散シリコンゾルが外部リ
ード固着領域に付着する問題を解決することができる。
【0013】また、枠状ケース材が集積回路素子搭載領
域と外部リード固着領域を区画するために形成し、シリ
コンゲルと熱硬化性樹脂の充填のための開口部を単一方
向に形成することにより、シリコンゾルの飛散等による
外部リード固着部の汚染の問題が解決されると共に、シ
リコンゾル注入と熱硬化性樹脂の充填を単一治具上で行
うことが可能になる。
【0014】さらに、外部リード端子固着領域空間を形
成するための側板部材は個別単体部品であるために、水
平方向に導出される外部リード端子を用いた混成集積回
路装置であっても、リード端子の固着部品を樹脂で被覆
することができる。
【0015】
【実施例】以下に、図1及び図2に示した実施例に基づ
いて本発明を説明する。図1は本発明の混成集積回路装
置を示す断面図であり、図2はケース材を示す平面図で
ある。図1を参照すると、デュアルインライン・パッケ
ージの混成集積回路装置を例示する実施例は、枠状の壁
体(14)を備え、この壁体(14)により絶縁金属基
板(30)上の領域を集積回路素子搭載領域(16)と
外部リード固着領域(18)とに区画するケース材(1
0)、集積回路素子(46)等の半導体素子、外部リー
ド(44)等を固着、搭載する第1の絶縁金属基板(3
0)、主として絶縁性向上のために使用される第2の絶
縁金属基板(50)、外部リード固着領域(18)に空
間を形成する側板部材(12)、集積回路素子搭載領域
(16)に充填されるシリコンゲル(56)、このシリ
コンゲル(56)上部および外部リード固着領域(1
8)に充填される熱硬化性樹脂(58)からなる。
【0016】耐候性等の向上のために充填されるシリコ
ンゲル(56)は図示しないポンプ等により、ゾル状態
で枠状の壁体(14)で形成された集積回路素子搭載領
域(16)の所定の深さまで注入され、注入後に熱処理
してゲル化される。本実施例によれば、その際、集積回
路素子搭載領域(16)の面積が大きい理由、および集
積回路素子搭載領域(16)と外部リード固着領域(1
8)間に分離のための壁体(14)が形成されている理
由のため、シリコンゾル注入パイプの外部リード固着領
域(18)への接近が回避され、シリコンゾル注入パイ
プ外壁のシリコンゾルが外部リード固着領域(18)に
付着する問題、飛散シリコンゾルが外部リード固着領域
(18)に付着する問題が生じない。
【0017】そして、熱硬化性樹脂(58)を前記シリ
コンゲル(56)上部および一対の外部リード固着領域
(18)に充填し、熱処理して図1の構造が完成する。
図2を参照して本実施例をさらに詳細に説明する。ケー
ス材(10)は図2に示す如く、略枠状に形成される。
このケース材は例えばファイバグラス・レインホースP
ET(FRPET)等の絶縁樹脂材料を用いて射出成形
して形成される。
【0018】ケース材(10)は外部リード固着領域
(18)と集積回路素子搭載領域(16)とを分割する
ための壁体(14)が設けられている。ケース材(1
0)は、壁体(14)が外部リード端子固着パッドの近
傍に配置されることから、図2に示す如く、略I型状に
形成されている。このケース材(10)の壁体(14)
が設けられたケース材(10)の周端部には個別単体部
品である絶縁樹脂製の側体部材(12)が当接配置され
る。この側体部材(12)を配置することで外部リード
端子固着領域(18)に空間を形成することが可能とな
る。
【0019】ところで、第1の絶縁金属基板(30)に
は放熱特性および加工性を考慮して略2mm厚のアルミ
ニウムが使用され、絶縁性の向上のためにその表面が陽
極酸化処理される。この絶縁金属基板(30)は混成集
積回路装置が略完成した時点で、数単位乃至数十単位の
混成集積回路基板から単位混成集積回路装置のサイズに
分割プレスされる。
【0020】外部リード用パッド、ワイアボンディング
パッド、ダイボンドパッドおよび導電路は、ポリイミド
樹脂等の接着性を有する熱硬化性絶縁樹脂と略35μm
厚の銅箔とのクラッド材を温度150℃〜170℃、1
平方センチメートル当り50〜100Kgの圧力で第1
の絶縁金属基板(30)にホットプレスした後、その銅
箔をホトエッチングする等して所定パターンに形成され
る。なお、前記熱硬化性絶縁樹脂はこのホットプレス工
程で完全硬化して略35μm厚の絶縁層となる。
【0021】集積回路素子(46)等の半導体素子およ
びその他の回路素子にはチップ部品が使用され、集積回
路素子(46)は銀ペースト等によりダイボンドパッド
(42)に固着され、チップコンデンサ、あるいはチッ
プ抵抗等の異型部品は所定のパッドに半田固着される。
これら回路素子は所定のパッド(40)(42)上にス
クリーン印刷したソルダーペーストに一時的に付着させ
た後、リフローして完全固着される。
【0022】そして、固着パッド(38)に既製品であ
る水平方向に導出する外部リード端子(44)が半田固
着される。この外部リード端子(44)は、リード端子
(44)の先端部に約300〜350℃に加熱された半
田ごてを数秒間圧接してパッド(38)上にあらかじめ
形成された半田を溶融させてパッド(38)上にリード
端子(44)が半田固着される。
【0023】次に、前記したケース材(10)と第1の
絶縁金属基板(30)の一主面上に配置し、第1の絶縁
金属基板(30)の周辺部とケース材(10)の壁体
(14)が、シリコン樹脂により仮接着される。第1の
基板(30)とケース材(10)を一体化した後、上述
した如き、ケース材(10)の周端部に側板部材(1
2)を挿入し、第1の基板(30)の反主面に第2の絶
縁金属基板(50)がシリコン樹脂を介して密接配置さ
れる。第2の基板(50)はケース材(10)と略同一
の大きさで形成され、側板部材(12)は第2の基板
(50)の周端辺に配置されることになる。側板部材
(12)はケース材(10)に設けられた溝に挿入する
ことでケース材(10)と保持されることになる。側板
部材(12)を個別単体部品とする必要性は、例えば、
ケース材(10)と側板部材(12)とが一体化したケ
ース材を用いる場合、外部リード端子を垂直方向に導出
するタイプのものでは使用できるものの、リード端子を
水平方向に導出させるタイプでは両者を一体化したケー
ス材を用いることができないためである。
【0024】ところで、第2の絶縁金属基板(50)は
第1の絶縁金属基板(30)と同一の素材であり、ケー
ス材(10)の放熱板に結合するネジのための孔に対応
する位置に孔が形成される。この第2の絶縁金属基板
(50)は上記したようにシリコン樹脂によってケース
材(10)、第1の基板(30)および側板部材(1
2)と結合される。そして、この接着に使用されたシリ
コン樹脂(52)が第1の絶縁金属基板(30)と図示
しない放熱板間の絶縁性能を向上させる。
【0025】ケース材(10)、側板部材(12)、第
1の基板(30)および第2の基板(50)を一体化す
ることで集積回路素子搭載領域(16)と外部リード端
子領域(18)が区画されて形成される。集積回路素子
搭載領域(16)には、上述したようにシリコンゾルが
注入されて熱処理を行なってシリコンゲル(56)が形
成される。そして、外部リード端子固着領域(18)の
空間およびシリコンゲル(56)上に熱硬化性樹脂(5
8)が充填され、リード端子の補強が行われる。
【0026】
【発明の効果】以上に詳述した如く、本発明に依れば、
枠状のケース材で集積回路素子搭載領域と外部リード固
着領域を分割形成したため、シリコンゾル注入パイプの
外部リード固着領域へ接近するおそれが少なく、シリコ
ンゾル注入パイプ外壁のシリコンゾルが外部リード固着
領域に付着する問題、飛散シリコンゾルが外部リード固
着領域に付着する問題が生じない。この結果、過酷なヒ
ートサイクルが加えられる場合にも、パッドの剥離を生
じない高信頼のシリコンゲル充填型の混成集積回路装置
を提供することができる。
【0027】また、本発明に依れば、シリコンゲルと熱
硬化性樹脂の充填のための開口部を単一方向に形成する
ことにより、シリコンゾルの飛散等による外部リード固
着部の汚染の問題が解決されると共に、シリコンゾル注
入と熱硬化性樹脂の充填を単一治具上で行うことが可能
になる。その結果、作業時間を著しく短縮することがで
き、生産性を著しく向上させることができる。
【0028】さらに、本発明に依れば、個別単体部品で
ある側板部材をケース材と一体化させることにより、既
製品である水平方向導出用の外部リード端子を用いるこ
とができる。その結果、従来構造、即ち、外部リード端
子が水平方向に導出した混成集積回路装置を提供するこ
とができる。
【図面の簡単な説明】
【図1】本発明の混成集積回路装置を示す断面図であ
る。
【図2】本発明の実施例に用いられるケース材および側
板部材を示す平面図である。
【図3】従来の混成集積回路装置を示す断面図である。
【符号の説明】
10 ケース材 12 側板部材 16 集積回路素子搭載領域 18 外部リード固着領域 30 第1の絶縁金属基板 32 絶縁層 44 外部リード端子 46 集積回路素子 50 第2の絶縁金属基板 52 絶縁層(シリコン樹脂) 56 シリコンゲル 57 シリコン接着剤 58 熱硬化性樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁金属基板上の一主面に形成した回路
    パターン上に複数の集積回路素子および外部リード端子
    を固着、搭載した集積回路基板と、その集積回路基板に
    当接され、集積回路素子搭載領域を囲み、且つ、外部リ
    ード端子固着領域との境界で区画する枠状の樹脂製のケ
    ース材と、外部リード固着領域に所定の空間を形成する
    ために前記ケース材と一体化される単体部品の側板部材
    とを具備し、 前記集積回路素子搭載領域内にシリコンゲル、熱硬化性
    樹脂が積層され、前記ケース材と側板部材で形成された
    外部リード固着領域空間内に熱硬化性樹脂を充填してな
    ることを特徴とする混成集積回路装置。
  2. 【請求項2】 絶縁金属基板上の一主面に形成した回路
    パターン上に複数の集積回路素子および外部リード端子
    を水平方向に導出するように固着、搭載した集積回路基
    板と、その集積回路基板に当接され、集積回路素子搭載
    領域を囲み、且つ、外部リード端子固着領域との境界で
    区画する枠状の樹脂製のケース材と、外部リード固着領
    域に所定の空間を形成するために前記ケース材と一体化
    される単体部品の側板部材とを具備し、 前記集積回路素子搭載領域内にシリコンゲル、熱硬化性
    樹脂が積層され、前記ケース材と側板部材で形成された
    外部リード固着領域空間内に熱硬化性樹脂を充填してな
    ることを特徴とする混成集積回路装置。
  3. 【請求項3】 第1の絶縁金属基板上の一主面に形成し
    た回路パターン上に複数の集積回路素子および外部リー
    ド端子を水平方向に導出するように固着、搭載した集積
    回路基板と、その集積回路基板の一主面上に当接され、
    集積回路素子搭載領域を囲み、且つ、外部リード端子固
    着領域との境界で区画する枠状の樹脂製のケース材と、
    前記第1の絶縁金属基板の反主面に絶縁層を介して密接
    にて配置された第2の絶縁金属基板と、前記外部リード
    固着領域に所定の空間を形成するために前記ケース材と
    一体化され、且つ前記第2の絶縁金属基板上に配置され
    る側板部材とを具備し、 前記集積回路素子搭載領域内にシリコンゲル、熱硬化性
    樹脂が積層され、前記ケース材と側板部材で形成された
    外部リード固着領域空間内に熱硬化性樹脂を充填してな
    ることを特徴とする混成集積回路装置。
JP28605692A 1992-10-23 1992-10-23 混成集積回路装置およびこれに用いるケース材 Expired - Fee Related JP2975782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28605692A JP2975782B2 (ja) 1992-10-23 1992-10-23 混成集積回路装置およびこれに用いるケース材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28605692A JP2975782B2 (ja) 1992-10-23 1992-10-23 混成集積回路装置およびこれに用いるケース材

Publications (2)

Publication Number Publication Date
JPH06140534A true JPH06140534A (ja) 1994-05-20
JP2975782B2 JP2975782B2 (ja) 1999-11-10

Family

ID=17699390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28605692A Expired - Fee Related JP2975782B2 (ja) 1992-10-23 1992-10-23 混成集積回路装置およびこれに用いるケース材

Country Status (1)

Country Link
JP (1) JP2975782B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187143A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2010050395A (ja) * 2008-08-25 2010-03-04 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187143A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2010050395A (ja) * 2008-08-25 2010-03-04 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2975782B2 (ja) 1999-11-10

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JPH0669275A (ja) 半導体装置
JP6400509B2 (ja) 電子部品の製造方法
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
JP2501953B2 (ja) 半導体装置
JPH06163746A (ja) 混成集積回路装置
JPH06140534A (ja) 混成集積回路装置
JPH06334070A (ja) 混成集積回路装置
JP2798861B2 (ja) 混成集積回路装置
JP2854192B2 (ja) 混成集積回路装置
JP2859036B2 (ja) 混成集積回路装置
JP2752286B2 (ja) 混成集積回路装置
JPH0613499A (ja) 混成集積回路装置
JPH06268094A (ja) 混成集積回路
JPS63284831A (ja) 混成集積回路の製造方法
JP3096510B2 (ja) 混成集積回路装置
JPH07170048A (ja) フレキシブルプリント配線板の部品実装構造及び部品実装方法
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPS6334281Y2 (ja)
JP3421591B2 (ja) 混成集積回路装置の製造方法
JPH06163737A (ja) 半導体装置および半導体装置の製造方法
KR20000007325A (ko) 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
JPH079378Y2 (ja) 半導体装置
JP2805246B2 (ja) 電子部品搭載用基板
JPS62202544A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees