JPH079378Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH079378Y2 JPH079378Y2 JP1985048119U JP4811985U JPH079378Y2 JP H079378 Y2 JPH079378 Y2 JP H079378Y2 JP 1985048119 U JP1985048119 U JP 1985048119U JP 4811985 U JP4811985 U JP 4811985U JP H079378 Y2 JPH079378 Y2 JP H079378Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive
- plastic film
- substrate
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】 ［考案の技術分野］ この考案は半導体装置に関する。
［従来技術とその問題点］ 従来、LSI等の半導体チップをプラスチツクフイルムに
取付けてなるフイルム回路基板等の半導体装置は、第４
図（ａ）、（ｂ）に示すように、プラスチックフイルム
１の上にパターニングおよびエツチング等の処理によっ
てなる電極パターンとしての銅箔２を形成し、この銅箔
２の上に導電性接着剤３を介して半導体チップ４を取付
けている。
取付けてなるフイルム回路基板等の半導体装置は、第４
図（ａ）、（ｂ）に示すように、プラスチックフイルム
１の上にパターニングおよびエツチング等の処理によっ
てなる電極パターンとしての銅箔２を形成し、この銅箔
２の上に導電性接着剤３を介して半導体チップ４を取付
けている。
しかしながら、上記のような半導体装置においては、半
導体チップ４のパッド部4a、4aが導電性着剤３を介して
銅箔２に接続されるが、半導体チップ４を確実かつ強固
に接着することができず、半導体チップ４が浮上ってし
まうという問題があった。
導体チップ４のパッド部4a、4aが導電性着剤３を介して
銅箔２に接続されるが、半導体チップ４を確実かつ強固
に接着することができず、半導体チップ４が浮上ってし
まうという問題があった。
［考案の目的］ この考案は上記のような事情を考慮してなされたもの
で、半導体チップを確実かつ強固に取付けることができ
る半導体装置を提供することを目的とする。
で、半導体チップを確実かつ強固に取付けることができ
る半導体装置を提供することを目的とする。
［考案の要点］ この考案は上記のような目的を達成するために、基板の
接続端子部と半導体チップの導電性パッド部とを異方性
導電接着剤で接続し、基板の接続端子部以外の部分と半
導体チップの導電性パッド部以外の部分とを異方性接着
剤よりも接着力が高い絶縁性の接着材で接続し、さら
に、半導体チップ全体および基板のその近傍部分をモー
ルド樹脂で覆ったものである。
接続端子部と半導体チップの導電性パッド部とを異方性
導電接着剤で接続し、基板の接続端子部以外の部分と半
導体チップの導電性パッド部以外の部分とを異方性接着
剤よりも接着力が高い絶縁性の接着材で接続し、さら
に、半導体チップ全体および基板のその近傍部分をモー
ルド樹脂で覆ったものである。
［実施例］ 以下、第１図を参照して、この考案の一実施例を製造工
程順に説明する。
程順に説明する。
第１図（ａ）は基板を示す。この基板10はポリエステ
ル、ポリイミド等の高分子材料よりなるプラスチックフ
イルム11の上面に銅箔12を形成したものである。この銅
箔12はプラスチックフイルム11上に接着材（図示せず）
により取付けられた後、エツチング処理により不要な部
分が取除かれて電極パターンが形成されると共に、ハー
フエツチングにより突起状の端子部12a、12aが形成され
ている。この場合、端子部12a、12aの間の銅箔12は取除
かれてプラスチックフイルム11の上面が露呈している。
ル、ポリイミド等の高分子材料よりなるプラスチックフ
イルム11の上面に銅箔12を形成したものである。この銅
箔12はプラスチックフイルム11上に接着材（図示せず）
により取付けられた後、エツチング処理により不要な部
分が取除かれて電極パターンが形成されると共に、ハー
フエツチングにより突起状の端子部12a、12aが形成され
ている。この場合、端子部12a、12aの間の銅箔12は取除
かれてプラスチックフイルム11の上面が露呈している。
この後、第１図（ｂ）に示すように、端子部12a、12a間
に露呈したプラスチックフイルム11の上に絶縁性のある
強力な接着材13を設けると共に、端子部12a、12aを覆う
ように異方性導電接着剤14を設ける。そして、これら接
着材13、14の上に半導体チップ15を配置し、その上下を
金型16で押え付けて半導体チップ15を接着する。この場
合、下側の金型16は若干上方に突出しており、この突出
した部分がプラスチックフイルム11を押上げて変形さ
せ、強力な接着材13を半導体チップ15に押付ける。これ
により、半導体チップ15はプラスチックフイルム11に接
着すると共に、半導体チップ15のチップ端子（図示せ
ず）は異方性導電接着剤14を介して銅箔12の端子部12
a、12aに電気的に接続される。
に露呈したプラスチックフイルム11の上に絶縁性のある
強力な接着材13を設けると共に、端子部12a、12aを覆う
ように異方性導電接着剤14を設ける。そして、これら接
着材13、14の上に半導体チップ15を配置し、その上下を
金型16で押え付けて半導体チップ15を接着する。この場
合、下側の金型16は若干上方に突出しており、この突出
した部分がプラスチックフイルム11を押上げて変形さ
せ、強力な接着材13を半導体チップ15に押付ける。これ
により、半導体チップ15はプラスチックフイルム11に接
着すると共に、半導体チップ15のチップ端子（図示せ
ず）は異方性導電接着剤14を介して銅箔12の端子部12
a、12aに電気的に接続される。
この後、第１図（ｃ）示すように、半導体チップ15をモ
ールド樹脂17で封止して保護する。
ールド樹脂17で封止して保護する。
しかるに、上記のように構成された半導体装置によれ
ば、半導体チップ15のチップ端子が異方性導電接着剤14
により銅箔12の端子部12a、12aに接着されて接続される
と共に、半導体チップ15の下面中央が絶縁性のある強力
な接着材13によりプラスチックフイルム11に接着される
ので、半導体チップ15は確実かつ強固にプラスチックフ
イルム11に取付けられる。この場合、特にプラスチック
フイルム11はその一部が下側の金型16により押上られる
ので、半導体チップ15は強力に取付けられる。
ば、半導体チップ15のチップ端子が異方性導電接着剤14
により銅箔12の端子部12a、12aに接着されて接続される
と共に、半導体チップ15の下面中央が絶縁性のある強力
な接着材13によりプラスチックフイルム11に接着される
ので、半導体チップ15は確実かつ強固にプラスチックフ
イルム11に取付けられる。この場合、特にプラスチック
フイルム11はその一部が下側の金型16により押上られる
ので、半導体チップ15は強力に取付けられる。
なお、上述した実施例ではプラスチックフイルム11に半
導体チップ15を接着した後、すぐにモールド樹脂17で封
止したが、この考案は必ずしもこれに限られることな
く、第２図または第３図に示すように半導体チップ15を
固定してもよい。即ち、第２図に示したものは、上述し
た実施例と同様にプラスチックフイルム11上の銅箔12に
半導体チップ15を絶縁性のある強力な接着材13および異
方性導電接着剤14により接着し、この接着された半導体
チップ15上に補強板20を配置すると共に、この補強板20
の両側を折曲げてプラスチックフイルム11に接着するこ
とにより、プラスチックフイルム11の弾性によって半導
体チップ15を銅箔12に押圧し、この状態で半導体チップ
15および補強板20をモールド樹脂17で封止したものであ
る。このようにすれば、補強板20により弾性的に半導体
チップ15がプラスチックフイルム11に接着されるので、
半導体チップ15を極めて良好に取付けることができる。
導体チップ15を接着した後、すぐにモールド樹脂17で封
止したが、この考案は必ずしもこれに限られることな
く、第２図または第３図に示すように半導体チップ15を
固定してもよい。即ち、第２図に示したものは、上述し
た実施例と同様にプラスチックフイルム11上の銅箔12に
半導体チップ15を絶縁性のある強力な接着材13および異
方性導電接着剤14により接着し、この接着された半導体
チップ15上に補強板20を配置すると共に、この補強板20
の両側を折曲げてプラスチックフイルム11に接着するこ
とにより、プラスチックフイルム11の弾性によって半導
体チップ15を銅箔12に押圧し、この状態で半導体チップ
15および補強板20をモールド樹脂17で封止したものであ
る。このようにすれば、補強板20により弾性的に半導体
チップ15がプラスチックフイルム11に接着されるので、
半導体チップ15を極めて良好に取付けることができる。
また、第３図に示されたものは、半導体チップ15をプラ
スチックフイルム11上の銅箔12の上に絶縁性のある強力
な接着材13および異方性導電接着剤14で接着し、この
後、曲らない硬質の補強板21で押えて半導体チップ15を
銅箔12に押付ると共に、この銅箔12およびプラスチック
フイルム11を変形させ、この状態で硬質の補強板21の両
側をプラスチックフイルム11に接着し、モールド樹脂17
で封止する。このようなものにおいても、半導体チップ
15を極めて良好に取付けることができる。
スチックフイルム11上の銅箔12の上に絶縁性のある強力
な接着材13および異方性導電接着剤14で接着し、この
後、曲らない硬質の補強板21で押えて半導体チップ15を
銅箔12に押付ると共に、この銅箔12およびプラスチック
フイルム11を変形させ、この状態で硬質の補強板21の両
側をプラスチックフイルム11に接着し、モールド樹脂17
で封止する。このようなものにおいても、半導体チップ
15を極めて良好に取付けることができる。
［考案の効果］ 以上説明したように、この考案の半導体装置によれば、
基板の接続端子部と半導体チップの導電性パッド部とを
異方性導電接着剤で接続し、基板の接続端子部以外の部
分と半導体チップの導電性パッド部以外の部分とを異方
性接着剤よりも接着力が高い絶縁性の接着材で接続し、
さらに、半導体チップ全体および基板のその近傍部分を
モールド樹脂で覆ったものであるから、半導体チップを
確実かつ強固に取付けることができるという利点があ
る。
基板の接続端子部と半導体チップの導電性パッド部とを
異方性導電接着剤で接続し、基板の接続端子部以外の部
分と半導体チップの導電性パッド部以外の部分とを異方
性接着剤よりも接着力が高い絶縁性の接着材で接続し、
さらに、半導体チップ全体および基板のその近傍部分を
モールド樹脂で覆ったものであるから、半導体チップを
確実かつ強固に取付けることができるという利点があ
る。
第１図（ａ）、（ｂ）、（ｃ）はこの考案の一実施例を
示す製造工程図、第２図はその第１変形例をを示す断面
図、第３図は第２変形例を示す断面図、第４図（ａ）、
（ｂ）は従来例を示す製造工程図である。 10……基板、11……プラスチックフイルム、12a……端
子部、13……絶縁性のある強力な接着剤、14……異方性
導電接着剤、15……半導体チップ。
示す製造工程図、第２図はその第１変形例をを示す断面
図、第３図は第２変形例を示す断面図、第４図（ａ）、
（ｂ）は従来例を示す製造工程図である。 10……基板、11……プラスチックフイルム、12a……端
子部、13……絶縁性のある強力な接着剤、14……異方性
導電接着剤、15……半導体チップ。
Claims (1)
- 【請求項１】導電性の接続端子部が形成された基板と、
下面側に導電性パッド部が形成された半導体チップと、
前記基板の接続端子部と前記半導体チップの導電性パッ
ド部とを接着する異方性導電接着剤と、前記基板の前記
接続端子部以外の部分と前記半導体チップの下面側の前
記導電性パッド部以外の部分とを接着する前記異方性導
電接着剤より接着性が高い絶縁性の接着材と、前記半導
体チップの上面側全体、および前記基板の前記半導体チ
ップの取り付け近傍部分とを覆うモールド樹脂とからな
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985048119U JPH079378Y2 (ja) | 1985-04-02 | 1985-04-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985048119U JPH079378Y2 (ja) | 1985-04-02 | 1985-04-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166534U JPS61166534U (ja) | 1986-10-16 |
| JPH079378Y2 true JPH079378Y2 (ja) | 1995-03-06 |
Family
ID=30564069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985048119U Expired - Lifetime JPH079378Y2 (ja) | 1985-04-02 | 1985-04-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079378Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5277587A (en) * | 1975-12-23 | 1977-06-30 | Seiko Epson Corp | Wiring of integrated circuit outside chip |
| JPS56110659U (ja) * | 1980-12-22 | 1981-08-27 |
-
1985
- 1985-04-02 JP JP1985048119U patent/JPH079378Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61166534U (ja) | 1986-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| JP2981141B2 (ja) | グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法 | |
| KR960043137A (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의 제조방법 | |
| US5559366A (en) | Lead finger tread for a semiconductor lead package system | |
| JPH079378Y2 (ja) | 半導体装置 | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| JPH09293823A (ja) | 半導体チップへのリード取付方法 | |
| US6181003B1 (en) | Semiconductor device packaged in plastic package | |
| US20040036178A1 (en) | Flip-chip mounted integrated circut card element | |
| JPH06163746A (ja) | 混成集積回路装置 | |
| JPS6334281Y2 (ja) | ||
| JPH03297152A (ja) | 半導体装置の製造法 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JPH07170048A (ja) | フレキシブルプリント配線板の部品実装構造及び部品実装方法 | |
| JP3082507U (ja) | ダブルサイドチップパッケージ | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JPH11121515A (ja) | 半導体チップの実装方法および半導体装置 | |
| JPH0726139Y2 (ja) | Ｉｃカード | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04115540A (ja) | 放熱板付き半導体装置の製造方法 | |
| JPS6214698Y2 (ja) | ||
| JPH0617288Y2 (ja) | 半導体装置 | |
| KR940007537B1 (ko) | 시트형 반도체 패키지 및 그 제조방법 | |
| KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 | |
| JP2854192B2 (ja) | 混成集積回路装置 |