JP2981141B2 - グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法 - Google Patents
グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法Info
- Publication number
- JP2981141B2 JP2981141B2 JP7018329A JP1832995A JP2981141B2 JP 2981141 B2 JP2981141 B2 JP 2981141B2 JP 7018329 A JP7018329 A JP 7018329A JP 1832995 A JP1832995 A JP 1832995A JP 2981141 B2 JP2981141 B2 JP 2981141B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- metal pattern
- sheet
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12033—Gunn diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
スチックパッケージの製造方法に関する。
報には、パッドグリッドアレイ・プラスチックパッケー
ジが示されている。このパッケージは、回路を搭載した
樹脂基板を含み、その底面にコンタクトパッドのアレ
イ、および上面にICユニットが電気的かつ機械的に取
り付けられている。保護プラスチックカバーが、ICユ
ニットのまわりに転写モールドされており、基板の上面
のほとんどの部分を覆っている。ハンダボールがコンタ
クトパッド上に形成されて、主回路基板にハンダ付けさ
れるボールグリッドアレイを形成する。
は、広く用いられているが、ある欠点を有する転写モー
ルディングを利用する。転写モールディングにおいて、
プラスチック材料がゲートを通して、つくられるべきカ
バーの形状を決定する凹部を有する金型に圧力をかけて
入れられる。転写モールディングの主な欠点の1つは、
金型製造のコストおよび時間遅れである。
の金型を用意する必要がある場合、また1つの転写機構
に多数の金型ユニットを収容する必要がある場合に、特
に不利になる。また、加熱可塑性材料が液化することに
より、基板の上面の金属領域にICユニットを電気的に
接続するワイヤに対してダメージを与える可能性があ
る。また、プラスチック材料の硬化の過程での収縮によ
る基板の変形の可能性もある。
で、速やかにプロトタイプをつくるために社内でICと
の組立が可能なボールグリッドアレイ・プラスチックパ
ッケージが必要とされている。本発明は製造が容易なグ
リッドアレイ・プラスチックパッケージを提供すること
を目的とする。
ッドアレイ・プラスチックパッケージは、中央部に穴を
設けられたプラスチック積層体、この穴内に固定される
ICユニット、およびこの穴を封止するエポキシのよう
な有機ポリマー保護材を含む。積層体は、基板、および
この基板上の構造部材を含み、中央部に穴を有する。基
板は、平面状の両方の表面に設けられた金属パターン、
この金属パターンを電気的に接続する透孔、および金属
パターンに電気的に接続された、基板の底表面上のコン
タクトパッドのグリッドアレイを有する。
え、穴が有機ポリマー保護材で封止されたときにICユ
ニットを保護できるように十分に厚い。また、本願は、
穴、金属パターン、およびグリッドパッドアレイを含む
積層体を使ってパッケージを組み立てる方法も開示す
る。
ラスチックパッケージ1の一部切り欠き透視図である。
図2には、パッケージ1の底面が示されており、図3に
は、パッケージ1の断面が示されている。パッドにハン
ダボールをつけると、パッケージ1はボールグリッドア
レイ・プラスチックパッケージになる。
3、および保護材4を含む。積層体2は、プラスチック
基板5、硬化プラスチック樹脂浸透加工材6、およびプ
ラスチック構造部材7を含む。硬化プラスチック樹脂浸
透加工材6およびプラスチック構造部材7には、穴8が
設けられており、プラスチック基板5とともに穴9を形
成する。この実施例において、プラスチック基板5は、
両面基板であり、上側表面12、底側表面13の両方そ
れぞれに、金属領域10、11を有する。また、プラス
チック基板5には、金属ボンディングパッド14が設け
られている。しかし、電気的性能を改善するために、プ
ラスチック基板5は、さらに金属化層を含み、多層基板
を形成するようにしてもよい。
の金属領域11との間の電気的接続は、透孔15により
なされている。ICユニット3は、穴9内で金属ボンデ
ィングパッド14に接着されている。ICユニット3
は、接着剤16により金属ボンディングパッド14に取
り付けられている。ICユニット3は、金線17によ
り、基板の上側表面の個々の金属領域10に電気的に接
続されている。
の端部および透孔15を覆っており、穴9内の金属領域
10の一部だけが覆われないようになっている。保護材
4は、ICユニット3、金線17、およびプラスチック
構造部材7によって覆われない金属領域10の部分を封
入する。プラスチック構造部材7は、パッケージに強度
および剛性を与え、保護材4により金線17を完全に覆
うことを確実にする十分な厚さである。
ように、特定の形状をもつコンタクトパッド18のアレ
イを含む。コンタクトパッド18は、金属領域11によ
り透孔15に接続されている。コンタクトパッド18
は、代表的には円形であるが、他の形状であっても良
い。コンタクトパッド18は、グリッドアレイパッケー
ジと図示しない主回路基板との間の電気的な相互接続を
提供する。グリッドアレイパッケージが、主回路基板に
ハンダ付けされるべき場合、ハンダボール19がコンタ
クトパッド18上で使用され得る。ハンダマスク20
が、コンタクトパッド18を露出させるようにパッケー
ジの底側表面13上に置かれる。絶縁体材料のハンダマ
スク20は、金属領域11および透孔15を覆い、望ま
しくない金属化領域へのハンダの堆積を防止する。
を参照して説明する。図4には、接着されて積層体2に
なるべき材料シートが、プリアセンブリ21として示さ
れている。材料シートは、単一の操作で複数のパッケー
ジを製造するのに十分な大きさとすることができる。材
料シートのサイズは、プリアセンブリ21を積層体2に
重ね合わせるために使用されるプレス装置のサイズのみ
によって制限される。
ボンディングシート23、および構造部材シート24を
含む。基板シート22および構造部材シート24は、代
表的なCステージ・プリント配線基板(PWB)材料か
らなる。ボンディングシート23は、Bステージ材料ま
たは樹脂浸透加工材からなる。Bステージは、加圧およ
び加熱したときに材料が軟化するが全体的に溶けはしな
い熱硬化性樹脂の反応の中間的段階である。Bステージ
材料は、部分的な硬化状態のみにおいて、代表的に、C
ステージ材料と同じ材料である。
面金属領域11、透孔15、および金属ボンディングパ
ッド14を含む。基板シート22の底面は、金属領域1
1に電気的に接続されたコンタクトパッド18を含む。
ボンディングシート23および構造部材シート24の両
方に穴8が設けられている。穴8は、ICユニットを収
容するのに十分な大きさであり、金属領域10の端部の
十分な部分を露出させて、次の組立過程において、金線
17をボンディングすることを可能にする。
3、構造部材シート24からなるプリアセンブリ21
は、図示しないプレス装置中に置かれて、加圧および加
熱されて、図5に示す単一の積層体にシートを重ね合わ
せる。シートが複数の凹状の穴をもつ積層体を形成する
ようになっている場合、積層体は複数のパッケージユニ
ットに分割される。いずれの場合にも、各パッケージ積
層体は、ICユニット3と一緒に組み立てられ、ICユ
ニット3は、接着剤16により金属ボンディングパッド
14に取り付けられる。接着剤16は、ICユニット3
と金属ボンディングパッド14との間に選択的な電気的
接続を提供することが望ましいがどうかによって、導電
性接着剤または非導電性接着剤が使用される。
は、ボンディングの目的のみに使用される。しかし、他
のいくつかの場合、金属ボンディングパッド14は、I
Cユニット3からの熱を取り除くためのヒートシンクと
して、またはICユニット3のための接地として使用さ
れる。この場合、金属ボンディングパッド14は、透孔
15によりプラスチック基板5の底面のコンタクトパッ
ド18に接続される。
線17により金属領域10(図1、3を参照)に電気的
に接続される。穴9は、ICユニット3、金線17、I
Cユニットに近接した金属領域の部分を含み、適切な保
護材4で封止され、穴9を過酷な環境から密封し、IC
ユニット3を機械的に保護する。このステップは、適切
な量のプラスチックの保護材4を穴9に入れ、穴9を封
止し、保護材4を硬化させることにより行われる。
基板に組み立てることができる。組立は、例えば導電性
接着剤により、またはハンダボール(バンプ)19をコ
ンタクトパッド18上につけてボールグリッドアレイ
(BGA)を形成することにより行われる。コンタクト
パッド18にハンダバンプをつける方法は、米国特許出
願(Serial No.08/128492に開示さ
れている。
造が容易なグリッドアレイ・プラスチックパッケージを
提供することができる。
ジを示す一部切り欠き透視図。
ジの底面を示す平面図。
パッケージを示す断面図。
面を示す展開図。
図。
Claims (8)
- 【請求項1】 平板状の基板(5)と、中央部に穴
(9)が形成された平板状の構造部材(7)と、基板の
上側および底側表面に設けられた金属パターン(10、
11)と、基板の底面表面に設けられ、前記底側表面の
金属パターン(11)に接続されたコンタクトパッド
(18)のグリッドアレイと、このコンタクトパッドか
ら離れてそれぞれ配置され、基板の両側の金属パターン
(10、11)を接続する基板中に設けられた透孔(1
5)とを有するプラスチック積層体(2)と、 前記穴(9)内に取り付けられた電子デバイス(3)
と、 電子デバイスと金属パターンとを接続する複数の電気リ
ード(17)と、 穴(9)内に、電子デバイス、電気リード、および金属
パターンの内側部分を密封するポリマー保護部材(4)
と からなるパッドグリッドアレイ・プラスチックパッケー
ジを製造する方法において、 (A) 積層されて平板状の本体になるべき複数のシー
トを組み立ててプリアセンブリ(21)を構成するステ
ップと、前記プリアセンブリ(21)は、基板シート(5)と、
ボンディングシート(6)と、構造部材シート(7)と
を有し、 前記基板シート(5)は、上側表面(12)に設けられ
た金属パターン(10)と、底側表面(13)に設けら
れたコンタクトパッドのグリッドアレイ(18)と、底
側表面に設けられコンタクトパッド(14)に接続され
た金属パターン(11)と、および上側表面の個々の金
属パターンと底側表面の個々の金属パターンとを相互接
続する透孔(15)とを有し、 前記構造部材シート(7)及び前記ボンディングシート
(6)は、中央部に配設された穴(9)を有し、該穴
(9)は上側表面の金属パターン(10)の内側部分を
露出させるのに十分な大きさの穴である、 (B)積層体(2)と、ボンディングシートおよび構造
部材シートの穴の壁面と基板シートの上側表面とで穴
(9)とを形成するように、前記プリアセンブリを加熱
かつ加圧するステップと、 (C)穴(9)内の基板の上側表面(12)に電子デバ
イス(3)を接着するステップと、 (D)前記電子デバイス(3)を金属パターンの内側端
部に電気的に接続するステップと、 (E)穴(9)を合成有機ポリマー保護材(4)で封止
するステップとからなることを特徴とするグリッドアレ
イ・プラスチックパッケージを製造する方法。 - 【請求項2】 上側の金属パターン(10)は金属ボン
ディングパッド(14)を有し、前記電子デバイス
(3)は、前記ボンディングパッド(14)に電気的
に、かつ、機械的に取り付けられることを特徴とする請
求項1記載の方法。 - 【請求項3】 前記基板(5)及び前記構造部材シート
(7)はCステージ合成有機ポリマーであり、前記ボン
ディングシート(6)はBステージ合成有機ポリマーで
あることを特徴とする請求項1記載の方法。 - 【請求項4】 平板状の絶縁性材料の基板(5)と、こ
の基板の一方の面に接合された、中央部に穴(8)が形
成された平板状の絶縁性材料の構造部材(7)と、基板
の上側および底側表面に設けられた金属パターン(1
0、11)と、一方の表面上の金属パターンと反対側の
表面上の金属パターンとを電気的に接続する透孔(1
5)とからなる中央部に穴(9)をもつプラスチック積
層体(2)と、 前記穴(9)内に取り付けられた電子デバイス(3)
と、 この電子デバイスと一方の表面の金属パターンとを接続
する複数の電気リード(17)と、 前記反対側の表面に設けられ、金属パターンに接続され
たコンタクトパッドのグリッドアレイ(18)と、 大気から穴(9)を密封する、穴内のプラスチック保護
部材(4)とを有するパッドグリッドアレイ・プラスチ
ックパッケージであり、 前記基板(5)と構造部材(7)はBステージ合成有機
材料(6)によ り一緒に結合されていることを特徴とす
るパッドグリッドアレイ・プラスチックパッケージ。 - 【請求項5】 前記電子デバイス(3)は、IC半導体
チップ及びIC半導体モジュールから選択される集積回
路(IC)装置であることを特徴とする請求項4記載の
プラスチックパッケージ。 - 【請求項6】 前記絶縁性材料はCステージ合成有機材
料であることを特徴とする請求項4記載のプラスチック
パッケージ。 - 【請求項7】 前記有機材料はエポキシからなることを
特徴とする請求項4記載のプラスチックパッケージ。 - 【請求項8】 前記コンタクトパッド(18)には、他
の回路との相互接続ためのボールグリッドアレイを形成
するハンダバンプが配設されていることを特徴とする請
求項4記載のプラスチックパッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18024894A | 1994-01-12 | 1994-01-12 | |
US180248 | 1994-01-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07212002A JPH07212002A (ja) | 1995-08-11 |
JP2981141B2 true JP2981141B2 (ja) | 1999-11-22 |
Family
ID=22659765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7018329A Expired - Fee Related JP2981141B2 (ja) | 1994-01-12 | 1995-01-11 | グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5926696A (ja) |
EP (1) | EP0664562A1 (ja) |
JP (1) | JP2981141B2 (ja) |
KR (1) | KR950034711A (ja) |
CA (1) | CA2134257C (ja) |
SG (1) | SG52230A1 (ja) |
TW (1) | TW272311B (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465743B1 (en) * | 1994-12-05 | 2002-10-15 | Motorola, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
JPH09213829A (ja) * | 1995-06-06 | 1997-08-15 | Circuit Components Inc | Bga型i/oフォーマットを使用した高性能デジタルicパッケージ及びバイメタル充填バイア技術による単層セラミックス基板 |
KR100386061B1 (ko) * | 1995-10-24 | 2003-08-21 | 오끼 덴끼 고오교 가부시끼가이샤 | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 |
US5852870A (en) * | 1996-04-24 | 1998-12-29 | Amkor Technology, Inc. | Method of making grid array assembly |
US5859475A (en) * | 1996-04-24 | 1999-01-12 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array |
US5956601A (en) * | 1996-04-25 | 1999-09-21 | Kabushiki Kaisha Toshiba | Method of mounting a plurality of semiconductor devices in corresponding supporters |
US5776798A (en) * | 1996-09-04 | 1998-07-07 | Motorola, Inc. | Semiconductor package and method thereof |
KR100214544B1 (ko) * | 1996-12-28 | 1999-08-02 | 구본준 | 볼 그리드 어레이 반도체 패키지 |
EP0860876A3 (de) * | 1997-02-21 | 1999-09-22 | DaimlerChrysler AG | Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile |
US6172413B1 (en) | 1997-10-09 | 2001-01-09 | Micron Technology, Inc. | Chip leads constrained in dielectric media |
US5919329A (en) * | 1997-10-14 | 1999-07-06 | Gore Enterprise Holdings, Inc. | Method for assembling an integrated circuit chip package having at least one semiconductor device |
US6380001B1 (en) * | 1998-01-29 | 2002-04-30 | Vlsi Technology, Inc. | Flexible pin count package for semiconductor device |
US6232666B1 (en) * | 1998-12-04 | 2001-05-15 | Mciron Technology, Inc. | Interconnect for packaging semiconductor dice and fabricating BGA packages |
US6034425A (en) * | 1999-03-17 | 2000-03-07 | Chipmos Technologies Inc. | Flat multiple-chip module micro ball grid array packaging |
US6288905B1 (en) * | 1999-04-15 | 2001-09-11 | Amerasia International Technology Inc. | Contact module, as for a smart card, and method for making same |
WO2000070677A1 (fr) * | 1999-05-14 | 2000-11-23 | Seiko Epson Corporation | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique |
US6580159B1 (en) * | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
JP2001210755A (ja) * | 2000-01-28 | 2001-08-03 | Nec Corp | 半導体装置用基板および半導体装置の製造方法 |
DE10014380A1 (de) | 2000-03-23 | 2001-10-04 | Infineon Technologies Ag | Vorrichtung zum Verpacken von elektronischen Bauteilen |
KR20030021405A (ko) * | 2001-09-06 | 2003-03-15 | 엘지이노텍 주식회사 | 에어 캐비티를 가지는 플라스틱 패키지 |
US7224856B2 (en) | 2001-10-23 | 2007-05-29 | Digital Optics Corporation | Wafer based optical chassis and associated methods |
US7961989B2 (en) * | 2001-10-23 | 2011-06-14 | Tessera North America, Inc. | Optical chassis, camera having an optical chassis, and associated methods |
EP1953577B1 (en) * | 2003-03-26 | 2013-07-17 | DigitalOptics Corporation East | Package for optoelectronic device on wafer level |
US6940724B2 (en) * | 2003-04-24 | 2005-09-06 | Power-One Limited | DC-DC converter implemented in a land grid array package |
US7575955B2 (en) * | 2004-01-06 | 2009-08-18 | Ismat Corporation | Method for making electronic packages |
CN100377327C (zh) * | 2004-01-09 | 2008-03-26 | 威宇科技测试封装有限公司 | 对球栅阵列封装的集成电路的重新植球方法 |
US6888360B1 (en) * | 2004-02-20 | 2005-05-03 | Research In Motion Limited | Surface mount technology evaluation board having varied board pad characteristics |
US7172926B2 (en) * | 2004-04-21 | 2007-02-06 | Advanced Semiconductor Engineering, Inc. | Method for manufacturing an adhesive substrate with a die-cavity sidewall |
WO2006006048A1 (en) * | 2004-07-08 | 2006-01-19 | Costruzioni Strumenti Oftalmici C.S.O. S.R.L. | Reflection microscope for examination of the corneal endothelium and method of operating same |
US7344915B2 (en) * | 2005-03-14 | 2008-03-18 | Advanced Semiconductor Engineering, Inc. | Method for manufacturing a semiconductor package with a laminated chip cavity |
US20070164428A1 (en) * | 2006-01-18 | 2007-07-19 | Alan Elbanhawy | High power module with open frame package |
KR100677184B1 (ko) * | 2006-02-10 | 2007-02-02 | 삼성전기주식회사 | 캐비티가 형성된 기판 제조 방법 |
KR101409048B1 (ko) * | 2007-02-16 | 2014-06-18 | 스미토모 베이클리트 컴퍼니 리미티드 | 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치 |
KR20090061996A (ko) * | 2007-12-12 | 2009-06-17 | 삼성전자주식회사 | 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법 |
KR100982795B1 (ko) * | 2008-07-10 | 2010-09-16 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 제조방법 |
EP2461275A1 (en) * | 2010-12-02 | 2012-06-06 | Gemalto SA | Security Document and method of manufacturing security document |
US9299630B2 (en) * | 2012-07-30 | 2016-03-29 | General Electric Company | Diffusion barrier for surface mount modules |
US10269688B2 (en) | 2013-03-14 | 2019-04-23 | General Electric Company | Power overlay structure and method of making same |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51130866A (en) * | 1975-05-08 | 1976-11-13 | Seiko Instr & Electronics | Method of mounting electronic timekeeper circuits |
US4143456A (en) * | 1976-06-28 | 1979-03-13 | Citizen Watch Commpany Ltd. | Semiconductor device insulation method |
FR2439478A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Boitier plat pour dispositifs a circuits integres |
DE3248385A1 (de) * | 1982-12-28 | 1984-06-28 | GAO Gesellschaft für Automation und Organisation mbH, 8000 München | Ausweiskarte mit integriertem schaltkreis |
JPS59138339A (ja) * | 1983-01-28 | 1984-08-08 | Toshiba Corp | 半導体装置 |
US4819041A (en) * | 1983-12-30 | 1989-04-04 | Amp Incorporated | Surface mounted integrated circuit chip package and method for making same |
US4916522A (en) * | 1988-04-21 | 1990-04-10 | American Telephone And Telegraph Company , At & T Bell Laboratories | Integrated circuit package using plastic encapsulant |
US5258647A (en) * | 1989-07-03 | 1993-11-02 | General Electric Company | Electronic systems disposed in a high force environment |
FR2651923B1 (fr) * | 1989-09-14 | 1994-06-17 | Peugeot | Circuit integre de puissance. |
JPH03211757A (ja) * | 1989-12-21 | 1991-09-17 | General Electric Co <Ge> | 気密封じの物体 |
US5241133A (en) * | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
US5557142A (en) * | 1991-02-04 | 1996-09-17 | Motorola, Inc. | Shielded semiconductor device package |
US5102829A (en) * | 1991-07-22 | 1992-04-07 | At&T Bell Laboratories | Plastic pin grid array package |
JPH05109922A (ja) * | 1991-10-21 | 1993-04-30 | Nec Corp | 半導体装置 |
US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
US5371404A (en) * | 1993-02-04 | 1994-12-06 | Motorola, Inc. | Thermally conductive integrated circuit package with radio frequency shielding |
US5420460A (en) * | 1993-08-05 | 1995-05-30 | Vlsi Technology, Inc. | Thin cavity down ball grid array package based on wirebond technology |
US5455456A (en) * | 1993-09-15 | 1995-10-03 | Lsi Logic Corporation | Integrated circuit package lid |
-
1994
- 1994-10-11 TW TW083109384A patent/TW272311B/zh not_active IP Right Cessation
- 1994-10-25 CA CA002134257A patent/CA2134257C/en not_active Expired - Fee Related
- 1994-12-14 EP EP94309354A patent/EP0664562A1/en not_active Ceased
- 1994-12-14 SG SG1996000881A patent/SG52230A1/en unknown
-
1995
- 1995-01-11 KR KR1019950000383A patent/KR950034711A/ko not_active Application Discontinuation
- 1995-01-11 JP JP7018329A patent/JP2981141B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-30 US US08/655,509 patent/US5926696A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0664562A1 (en) | 1995-07-26 |
CA2134257C (en) | 1998-12-15 |
JPH07212002A (ja) | 1995-08-11 |
CA2134257A1 (en) | 1995-07-13 |
TW272311B (ja) | 1996-03-11 |
SG52230A1 (en) | 1998-09-28 |
US5926696A (en) | 1999-07-20 |
KR950034711A (ko) | 1995-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2981141B2 (ja) | グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法 | |
US7462510B2 (en) | Standoffs for centralizing internals in packaging process | |
US5241133A (en) | Leadless pad array chip carrier | |
US7618849B2 (en) | Integrated circuit package with etched leadframe for package-on-package interconnects | |
US6448111B1 (en) | Method of manufacturing a semiconductor device | |
EP0958605A2 (en) | Molded flex circuit ball grid array and method of making | |
KR20010076329A (ko) | 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치 | |
JP2002252303A (ja) | 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法 | |
US6894229B1 (en) | Mechanically enhanced package and method of making same | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
KR970011619B1 (ko) | 리드레스 패드 배열 칩 캐리어 패키지 및 그 제조방법 | |
WO1999054933A1 (en) | Semiconductor non-laminate package and method | |
JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
KR100475337B1 (ko) | 고전력칩스케일패키지및그제조방법 | |
JPH11317472A (ja) | 半導体装置およびその製造方法 | |
US20040173903A1 (en) | Thin type ball grid array package | |
EP1369919A1 (en) | Flip chip package | |
KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
KR20070079656A (ko) | 자외선 경화형 코팅층을 갖는 인쇄회로기판 및 그의 제조방법 | |
JPH08306818A (ja) | 半導体装置 | |
US20030205793A1 (en) | Wire-bonded chip on board package | |
EP1365450A1 (en) | An improved wire-bonded chip on board package | |
JP2002176124A (ja) | 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |