KR20090061996A - 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법 - Google Patents

칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법 Download PDF

Info

Publication number
KR20090061996A
KR20090061996A KR1020070129055A KR20070129055A KR20090061996A KR 20090061996 A KR20090061996 A KR 20090061996A KR 1020070129055 A KR1020070129055 A KR 1020070129055A KR 20070129055 A KR20070129055 A KR 20070129055A KR 20090061996 A KR20090061996 A KR 20090061996A
Authority
KR
South Korea
Prior art keywords
film
coating
coating film
semiconductor
manufacturing
Prior art date
Application number
KR1020070129055A
Other languages
English (en)
Inventor
김원근
이용관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070129055A priority Critical patent/KR20090061996A/ko
Priority to US12/314,361 priority patent/US20090155984A1/en
Publication of KR20090061996A publication Critical patent/KR20090061996A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

반도체 칩의 손상 및 이물질의 잔류를 방지할 수 있는 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법을 개시한다. 본 발명에 따른 반도체 패키지의 제조 방법은 비-스테이지 상태인 제2 코팅막의 제1 면에 씨-스테이지 상태인 제1 코팅막이 부착된 칩 뒷면 보호 필름을 준비하는 단계, 제2 코팅막의 제2 면에 환형 지지대 및 복수의 반도체 칩들을 포함하는 반도체 웨이퍼를 부착하되, 반도체 웨이퍼는 환형 지지대의 내부에 위치하도록 하는 부착 단계, 복수의 반도체 칩들의 사이에 칩간 공간이 형성되도록 반도체 웨이퍼를 개별 반도체 칩으로 분리하는 단계, 칩간 공간에 보호 물질층을 형성하는 단계 및 보호 물질층 및 칩 뒷면 보호 필름을 함께 절단하여 개별 반도체 칩을 각각 포함하는 반도체 패키지로 분리하는 단계를 포함한다.
반도체 패키지, 웨이퍼 레벨 패키지, 칩 뒷면 보호 필름, 밀봉

Description

칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법{Backside protection film, method for forming it and method of manufacturing semiconductor package using the same}
본 발명은 반도체 패키지 제조에 사용되는 칩 뒷면 보호 필름 및 그 제조 방법과 이용한 반도체 패키지 제조방법에 관한 것으로, 상세하게는 웨이퍼 레벨 패키지의 제조에 사용되는 칩 뒷면 보호 필름 및 그 제조 방법과 이를 이용한 웨이퍼 레벨 패키지의 제조 방법에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자기기는 더욱 더 소형화 및 경량화 되고 있으며 이에 따라 전자기기의 핵심 부품인 반도체 소자 또한 소형화 및 경량화가 요구되고 있다. 이와 더불어 반도체 패키지(package)의 크기를 최소화하기 위하여, 반도체 패키지의 크기를 반도체 칩(wafer chip), 즉 다이(die) 크기에 근접시키는 웨이퍼 레벨 패키지(wafer level package)가 도입되었다.
반도체 패키지를 제조하기 위하여 복수의 반도체 칩이 포함된 웨이퍼를 개별 반도체 칩으로 절삭하는 공정이 필요한데, 이를 다이싱(dicing) 공정이라 한다. 다이싱 공정중에 웨이퍼는 흔들리지 않게 유지되어야 하는데, 이 때 웨이퍼 고정을 위하여 사용되는 재료가 칩 뒷면 보호 필름이다. 일반적으로 웨이퍼를 개별 반도체 칩으로 절삭한 후 각 반도체 칩은 칩 뒷면 보호 필름으로부터 분리된다. 이 과정에서 반도체 칩으로부터 칩 뒷면 보호 필름이 완벽하게 분리되지 못하여 이물질로 남을 수 있고, 반대로 반도체 칩이 손상되는 문제가 발생할 수 있다.
또한 웨이퍼 레벨 패키지는 외부 충격으로부터 보호를 하기 위하여 밀봉(encapsulation)이 요구된다. 그러나 웨이퍼 레벨 패키지는 일반적으로 웨이퍼 상태에서 재배선과 외부와의 전기적 연결을 위한 범프 또는 볼과 같은 연결부가 형성된다. 따라서 연결부가 일부 외부로 노출되도록 하면서 웨이퍼 레벨 패키지를 밀봉하는 것은 매우 복잡한 공정을 요구한다.
더욱이 다이싱 공정에서 물리적으로 반도체 칩을 절삭하는 경우에는 반도체 칩에 크랙(crack) 등이 발생할 수 있는 문제점이 있다. 특히 웨이퍼 레벨 패키지는 다른 반도체 패키지와 달리, 밀봉 후에도 반도체 칩의 크기에 유사한 크기를 유지해야 한다. 따라서 다이싱 공정에서 발생한 크랙과 같은 손상부는 반도체 소자의 신뢰성에 더 나쁜 영향을 주게 된다.
본 발명이 해결하고자 하는 제1 기술적 과제는 반도체 패키지를 제조하는 데에 있어서, 상기한 문제점들을 해결하기 위하여 반도체 칩의 손상을 주지 않으며 밀봉을 쉽게 할 수 있도록 하는 칩 뒷면 보호 필름을 제공하는 데에 있다.
본 발명이 해결하고자 하는 제2 기술적 과제는 이러한 칩 뒷면 보호 필름의 제조 방법을 제공하는 데에 있다.
또한 본 발명이 해결하고자 하는 제3 기술적 과제는 상기한 문제점들을 해결하기 위하여 다이싱 공정에서 반도체 칩에 손상을 주지 않으며 밀봉을 쉽게 할 수 있는 반도체 패키지의 제조 방법을 제공하는 데에 있다.
상기 제1 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 칩 뒷면 보호 필름을 제공한다.
본 발명에 따른 칩 뒷면 보호 필름은 제1 물질막 상에 제2 물질이 코팅되어 형성된 이형 필름 상에 비-스테이지(B-stage) 상태의 제2 코팅막 및 씨-스테이지(C-stage) 상태의 제1 코팅막이 순차적으로 형성되어 있다.
상기 제1 코팅막 및 상기 제2 코팅막은 반도체 칩의 표면을 보호할 수 있는 물질로, 예를 들면 실리콘 수지, 에폭시 수지, 폴리이미드 수지 또는 아크릴계 수지로 포함하는 물질로 형성할 수 있다.
또한 상기 제1 코팅막 및 상기 제2 코팅막은 다이싱 공정에서 사용할 수 있 도록, 부착하고자 하는 반도체 웨이퍼의 넓이보다 큰 원판 형상을 가지도록 분리하는 것이 바람직하다.
상기 제2 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 칩 뒷면 보호 필름의 제조 방법을 제공한다.
본 발명에 따른 칩 뒷면 보호 필름의 제조 방법은 제1 물질막 상에 제2 물질을 코팅하여 형성한 제1 이형 필름 및 제2 이형 필름상에 각각 제1 코팅 물질 및 제2 코팅 물질을 코팅한 후, 각각 씨-스테이지 상태 및 비-스테이지 상태로 변형하여 제1 코팅막 및 제2 코팅막을 형성하고, 상기 제1 코팅막에 부착된 상기 제1 이형 필름을 분리한 후, 상기 제1 코팅막을 상기 제2 이형 필름 상에 부착된 상기 제2 코팅막 상에 부착한다.
상기 제1 코팅 물질 및 상기 제2 코팅 물질은 반도체 칩의 표면을 보호할 수 있는 물질로, 예를 들면 실리콘 수지, 에폭시 수지, 폴리이미드 수지 또는 아크릴계 수지를 포함할 수 있다.
상기 제3 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 반도체 패키지의 제조 방법은 비-스테이지 상태인 제2 코팅막의 제1 면에 씨-스테이지 상태인 제1 코팅막이 부착된 칩 뒷면 보호 필름을 준비하는 단계, 상기 제2 코팅막의 제2 면에 환형 지지대 및 복수의 반도체 칩들을 포함하는 반도체 웨이퍼를 부착하되, 상기 반도체 웨이퍼는 상기 환형 지지대의 내부에 위치하도록 하는 부착 단계, 상기 복수의 반도체 칩들의 사이에 칩간 공간이 형 성되도록 상기 반도체 웨이퍼를 개별 반도체 칩으로 분리하는 단계, 상기 칩간 공간에 보호 물질층을 형성하는 단계 및 상기 보호 물질층 및 상기 칩 뒷면 보호 필름을 함께 절단하여 상기 개별 반도체 칩을 각각 포함하는 반도체 패키지로 분리하는 단계를 포함한다.
상기 웨이퍼의 상면에는 상기 부착 단계 이전에, 상기 개별 반도체 칩을 외부 장치와 전기적으로 연결하기 위한 연결부를 형성할 수 있다.
상기 제1 코팅막 및 상기 제2 코팅막은 동일한 물질로 형성될 수 있으며, 예를 들면, 실리콘 수지, 에폭시 수지, 폴리이미드 수지 또는 아크릴계 수지를 포함할 수 있다
상기 보호 물질층을 형성하는 단계는, 상기 칩간 공간에 보호 물질을 주입하는 단계 및 상기 보호 물질을 경화하는 단계를 포함한다. 상기 제2 코팅막은, 개별 반도체 칩으로 분리하는 단계 후에 완전 경화하는 단계를 더 포함하거나, 상기 보호 물질을 경화하는 단계에서 완전 경화되어 상기 제1 막과 같은 씨-스테이지 상태로 변형된다. 이때는 상기 보호 물질을 경화하는 단계 및 상기 제2 코팅막을 완전 경화하는 단계는, 가열 또는 자외선(UV, Ultra Violet) 조사를 사용할 수 있다.
또한 상기 보호 물질층을 형성하는 단계는, 상기 개별 반도체 칩 상면의 외측부에 상기 보호 물질층을 함께 형성할 수 있다. 또는 상기 개별 반도체 칩의 상면에서 상기 연결부가 형성되어 있지 않은 부분 상에 상기 보호 물질층을 함께 형성할 수 있다.
상기 보호 물질을 주입하는 단계는, 디스펜싱(dispensing) 방식, 스크린 프 린팅(screen printing) 또는 스핀 코팅(spin coating) 방식을 사용할 수 있다.
상기 개별 반도체 칩으로 분리하는 단계는, 상기 부착 단계 전에 반도체 웨이퍼를 스크라이브 레인을 따라 부분적으로 절단하는 단계를 더 포함하고, 상기 칩 뒷면 보호 필름을 신장(伸張)시키는 단계를 포함할 수 있다. 또는 상기 개별 반도체 칩으로 분리하는 단계는, 상기 반도체 웨이퍼를 스크라이브 레인(scribe lane)을 따라 완전히 절단하는 단계를 포함할 수 있으며, 이 때 상기 제2 코팅막의 일부를 함께 절단할 수 있다. 그리고 상기 완전히 절단하는 단계 후에 상기 칩 뒷면 보호 필름을 신장시키는 단계를 더 포함할 수 있다.
상기 부분적으로 절단하는 단계는, 레이저 절단(laser saw), 레이저 스텔스 절단(laser stealth saw), 또는 블레이드 절단(blade saw)을 사용할 수 있다. 또한 상기 완전히 절단하는 단계는 레이저 절단 또는 블레이드 절단을 사용할 수 있다. 이
본 발명에 따른 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법은 반도체 패키지를 제조하는 과정에서 웨이퍼를 개별 반도체 칩으로 분리하는 다이싱 공정을 용이하게 할 수 있게 한다. 그리고 다이싱 공정 중에 발생할 수 있는 반도체 칩의 손상을 최소화할 수 있다.
그리고 칩 뒷면 보호 필름을 그대로 반도체 패키지의 밀봉재로 사용이 가능하다. 따라서 반도체 패키지의 밀봉 공정이 간단해지고 칩 뒷면 보호 필름의 제거 공정이 불필요하는 등 반도체 패키지의 제조 공정이 단순화해진다. 이를 통하여 생 산성의 향상 및 비용의 절감이 가능하다. 또한 칩 뒷면 보호 필름의 제거에서 발생할 수 있는 반도체 칩의 손상 및 이물질의 잔류 등의 문제점은 근본적으로 발생하지 않게 된다.
또한 반도체 패키지의 밀봉재가 실질적으로 단일막처럼 형성되므로, 반도체 패키지 내의 반도체 칩을 보다 안전하게 밀봉하여 외부 환경으로부터 보호할 수 있다.
이하에서는 바람직한 실시 예를 통해 당업자가 본 발명을 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다. 그러나 다음에 예시하는 본 발명의 실시 예는 동일한 발명의 범위 내에서 여러 가지 다른 형태로 변형될 수 있으며 본 발명의 범위가 다음에 상술하는 실시 예 및 첨부 도면에 도시된 바에 한정되는 것은 아니다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1은 본 발명의 실시 예에 따른 칩 뒷면 보호 필름의 평면도이고, 도 2는 도 1의 II-II' 선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 칩 뒷면 보호 필름(10)은 이형 필름(20b) 상에 제2 코팅막(32b) 및 제1 코팅막(32a)이 순차적으로 형성된 구조를 가지고 있다. 제1 코팅막(32a) 및 제2 코팅막(32b)은 반도체 칩의 표면을 보호하는 물질로 형성한다. 이형 필름(20b)은 제2 코팅막(32b) 상에 부착되어 있다가 용이하게 분리할 수 있도록 형성한다. 따라서 이형 필름(20b)은 제1 물질 필름에 제2 물질을 코팅하여 형성한다. 이형 필름(20b)은 예를 들면, 상기 제1 물질 필름으로 폴리에틸렌 테레프탈레이트(PET) 또는 폴리에틸렌-2,6-나프탈렌디카르복실레이트(PEN)와 같은 폴리에틸렌계 필름이나 폴리올리핀계 필름에 제2 물질로 실리콘(silicone) 또는 테프론(teflon)을 코딩하여 형성할 수 있다.
제1 코팅막(32a) 및 제2 코팅막(32b)은 재료 특성이 유사한 물질로부터 각각 형성된다. 바람직하게는 동일한 물질로부터 형성될 수 있다. 이때, 제1 코팅막(32a)은 씨-스테이지(C-stage) 상태, 제2 코팅막(32b)은 비-스테이지(B-stage) 상태를 가진다. 여기서 비-스테이지 상태란 열경화성 수지의 초기 반응 단계인 에이-스테이지(A-stage) 상태에서 솔벤트는 제거되었지만, 경화는 진행되지 않은 상태로, 용융하지 않고, 용제에 팽윤하지만, 용해하지 않는 상태를 말한다. 따라서 일반적으로 열처리를 통하여 에이-스테이지 상태에서 비-스테이지 상태를 만들게 된다. 또한 씨-스테이지 상태는 완전 경화가 된 상태를 의미한다.
따라서 비-스테이지 상태의 제2 코팅막(32b)은 접착성을 가지게 되나, 씨-스테이지 상태의 제1 코팅막(32a)은 완전 경화되어 접착성을 가지지 않게 된다. 즉 이형 필름(20b)과 완전 경화된 씨-스테이지 상태의 제1 코팅막(32a) 사이에 비-스 테이지 상태의 제2 코팅막(32b)에 들어있는 형태가 되어, 제1 코팅막(32a) 및 이형 필름(20b)이 접착성을 가지는 제2 코팅막(32b)을 보호하게 된다.
도 3은 본 발명의 실시 예의 변형에 따른 칩 뒷면 보호 필름의 평면도이고, 도 4는 도 3의 IV-IV' 선을 따라 절단한 단면도이다.
도 3 및 도 4를 참조하면, 칩 뒷면 보호 필름(10a)은 이형 필름(10a) 상에 원판 형상의 제2 코팅막(32b) 및 제1 코팅막(32a)이 순차적으로 형성된 구조를 가지고 있다. 즉 도 1 및 도 2에 보인 제1 코팅막(32a) 및 제2 코팅막(32b) 중 원판 형상을 제외한 부분을 제거하여 칩 뒷면 보호 필름(10a)을 형성한다. 칩 뒷면 보호 필름(10a)은 반도체 소자가 형성된 복수의 반도체 칩을 포함하는 반도체 웨이퍼에 부착되어 사용된다. 따라서 부착하고자 하는 반도체 웨이퍼의 형상과 유사한 원판 형상으로 가공되는 것이 편리하다. 이때 원판 형상의 제1 코팅막(32a) 및 제2 코팅막(32b)의 넓이는 부착하고자 하는 반도체 웨이퍼의 넓이보다 크도록 형성한다. 이는 후술할 지지대를 부착할 공간을 확보하기 위함이다.
도 5 내지 도 7은 본 발명의 실시 예에 따른 칩 뒷면 보호 필름의 제조 방법을 나타내는 개략도이다.
도 5는 본 발명의 실시 예에 따른 제1 코팅막을 형성하는 단계를 나타내는 개략도이다.
도 5를 참조하면, 에이-스테이지 상태인 제1 코팅 물질(30a)을 제1 이형 필름(20a)에 코팅한다. 코팅 후, 제1 열처리부(40a)에서 가열 또는 자외선(UV, Ultra Violet) 조사를 통하여 완전 경화된 씨-스테이지 상태인 제1 코팅막(32a)으로 변형 한다. 제1 코팅 물질(30a)은 예를 들면, 실리콘(silicone) 수지, 에폭시(epoxy) 수지, 폴리이미드(polyimide) 수지 또는 아크릴계 수지를 포함할 수 있다.
제1 이형 필름(20a)은 제1 코팅막(32a)으로부터 용이하게 분리할 수 있도록 형성한다. 따라서 제1 이형 필름(20a)은 제1 물질 필름에 제2 물질을 코팅하여 형성한다. 제1 이형 필름(20a)은 예를 들면, 상기 제1 물질 필름으로 폴리에틸렌 테레프탈레이트(PET) 또는 폴리에틸렌-2,6-나프탈렌디카르복실레이트(PEN)와 같은 폴리에틸렌계 필름이나 폴리올리핀계 필름에 실리콘(silicone) 또는 테프론(teflon)을 코딩하여 형성할 수 있다.
도 6은 본 발명의 실시 예에 따른 제2 코팅막을 형성하는 단계를 나타내는 개략도이다.
도 6를 참조하면, 에이-스테이지 상태인 제2 코팅 물질(30b)을 제2 이형 필름(20b)에 코팅한다. 코팅 후, 제2 열처리부(40b)에서 가열 또는 자외선 조사를 통하여 비-스테이지 상태인 제2 코팅막(32b)으로 변형한다. 제2 코팅막(32b)은 후술할 반도체 패키지 제조 공정에서 완전 경화되어 제1 코팅막(32a)과 같은 씨-스테이지로 변형된다. 이 과정을 통하여 제1 코팅막(32a)과 제2 코팅막(30b)은 하나의 막과 같이 변형된다. 따라서 제2 코팅 물질(30b)은 제1 코팅 물질(30a)과 재료 특성이 유사한 물질을 사용한다. 바람직하게는 제2 코팅 물질(30b)은 제1 코팅 물질(30a)과 동일한 물질이 사용될 수 있다. 따라서 제2 코팅 물질은(30b) 예를 들면, 실리콘(silicone) 수지, 에폭시(epoxy) 수지, 폴리이미드(polyimide) 수지 또는 아크릴계 수지를 포함할 수 있다.
제2 이형 필름(20b)은 제2 코팅막(32b)으로부터 용이하게 분리할 수 있도록 형성한다. 따라서 제2 이형 필름(20b)은 제1 이형 필름(20b)과 유사하거나 동일한 재료 특성을 가질 수 있다. 제2 이형 필름(20b)은 예를 들면, 폴리에틸렌 테레프탈레이트(PET) 또는 폴리에틸렌-2,6-나프탈렌디카르복실레이트(PEN)와 같은 폴리에틸렌계 필름이나 폴리올리핀계 필름에 실리콘(silicone) 또는 테프론(teflon)을 코딩하여 형성할 수 있다.
도 7은 본 발명의 실시 예에 따른 칩 뒷면 보호 필름을 형성하는 단계를 나타내는 개략도이다.
도 7을 참조하면, 제1 코팅막(32a)은 제1 이형 필름(20a)으로부터 분리된 후 제2 코팅막(32b)에 부착된다. 따라서 제2 코팅막(32b)의 일면에는 제2 이형 필름(20b)이 부착되고, 다른 일면에는 제1 코팅막(32a)이 부착되게 된다. 따라서 제2 이형 필름(20b)은 도 2 내지 도 4에서 설명한 이형 필름(20b)에 해당한다. 비-스테이지 상태인 제2 코팅막(32b)은 접착성을 가지고, 완전 경화된 상태가 아니므로, 이와 같이 제1 코팅막(32a) 및 제2 이형 필름(20b)에 의하여 양면이 보호되도록 한다.
도 8 내지 도 17b는 본 발명의 실시 예 및 실시 예의 변형에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다.
도 8은 반도체 패키지를 제조하기 위하여 칩 뒷면 보호 필름을 준비한 단계의 단면도이다.
도 8을 참조하면, 칩 뒷면 보호 필름(10)은 제1 코팅막(32a) 상에 제2 코팅 막(32b)이 형성되어 있고, 제2 코팅막(32b) 상에는 제2 코팅막(32b)을 보호하기 위한 이형 필름(20b)이 부착되어 있다. 이는 도 3 및 도 4에서 나타내는 칩 뒷면 보호 필름(10a)의 일부분의 뒤집어놓은 형태이다. 따라서 제1 코팅막(32a)은 완전 경화된 씨-스테이지 상태이며, 제2 코팅막(32b)은 완전 경화가 되지 않은 비-스테이지 상태를 가지고 있다. 따라서 제2 코팅막(32b)은 접착성을 가지며, 제1 면 및 제2 면에 각각 제1 코팅막(32a) 및 이형 필름(20b)이 부착되어 있다.
도 9는 제2 코팅막 상에 환형 지지대 및 반도체 웨이퍼를 부착한 단계의 단면도이다.
도 9를 참조하면, 칩 뒷면 보호 필름(10)에서 이형 필름(20b)을 제거하여 제2 코팅막(32b)의 제2 면을 노출시킨다. 그 후 제2 코팅막(32b)의 제2 면 상에 반도체 웨이퍼(100) 및 지지대(200)를 부착한다. 즉, 실제로 다이싱 공정에서 사용되는 부분은 이형 필름(20b)을 제거한 제1 코팅막(32a) 및 제2 코팅막(32b)이 된다. 지지대(200)는 반도체 웨이퍼(100)의 직경보다 큰 내경을 가지는 환형이 바람직하다. 환형인 지지대(200)를 사용할 경우, 반도체 웨이퍼(100)는 환형인 지지대(200)의 내부에 위치하게 된다.
반도체 웨이퍼(100)는 복수의 반도체 칩(110)들을 포함하고 있다. 반도체 웨이퍼(100) 상의 각 반도체 칩(110) 사이에는 스크라이브 레인(scribe lane, 미도시)이 형성될 수 있다. 또한 각 반도체 칩(110)의 상면에는 외부 장치와의 전기적 연결을 위한 복수의 연결부(120)가 형성될 수 있다. 연결부(120)는 예를 들면, 범프(bump) 또는 솔더 볼(solder ball)일 수 있다.
도 10은 제1 코팅막 및 제2 코팅막을 신장(伸張)시켜서 개별 반도체 칩(110)들을 서로 분리한 단계의 단면도이다.
도 10을 참조하면, 각 반도체 칩(110)들이 분리되어 사이에 칩간 공간(330)을 형성하게 된다. 반도체 웨이퍼(100)가 개별 반도체 칩(110)으로 분리되기 위하여 각 반도체 칩(110) 사이에 물리적인 흠집을 형성한다. 이러한 물리적인 흠집의 형성 방법에 대하여는 후술하도록 한다. 이후 제1 코팅막(32a) 및 제2 코팅막(32b)을 신장시켜, 상기 물리적인 흠집을 기준으로 반도체 웨이퍼(100)가 개별 반도체 칩(110)으로 분리된다. 따라서 제1 코팅막(32a) 및 제2 코팅막(32b)은 잘 늘어날 수 있는 물질로 형성되어야 하고, 제2 코팅막(32b)은 접착력을 가지고 있어야 한다. 지지대(200)는 제1 코팅막(32a) 및 제2 코팅막(32b)이 신장되어 늘어난 상태를 유지시켜줄 수 있다. 제2 코팅막(32b)은 신장된 상태에서 가열하거나 자외선 조사를 하여 제1 코팅막(32a)과 마찬가지로 완전 경화된 씨-스테이지 상태로 변형시킬 수 있다. 이를 통하여 제1 코팅막(32a) 및 제2 코팅막(32b)은 동일한 씨-스테이지의 단일막처럼 될 수 있다. 또는 제2 코팅막(32b)은 후술할 보호 물질의 완전 경화 단계에서 함께 완전 경화시켜 씨-스테이지 상태로 변형시킬 수 있다.
도 11a 및 도11b는 반도체 웨이퍼에 물리적인 흠집을 형성한 단계의 단면도이다.
도 11a 및 도 11b를 참조하면 반도체 웨이퍼(100)의 각 반도체 칩(110) 사이에 물리적인 흠집(310, 320)을 형성한다. 도 11a에 보인 내부 흠집(310)은 레이저를 이용하여 반도체 웨이퍼(100)의 각 반도체 칩(110) 사이의 내부에 초점을 맞추 어서 형성한다. 즉, 반도체 웨이퍼(100)의 스크라이브 레인의 하단 내부에 형성한다. 이와 같이 레이저를 이용하여 내부에 흠집을 형성하기 때문에 레이저 스텔스 절단(laser stealth saw)이라 부른다.
도 11b에 보인 표면 흠집(320)은 반도체 웨이퍼(100)의 각 반도체 칩(110) 상면의 사이에 형성한다. 즉, 반도체 웨이퍼(100)의 스크라이브 레인 상에 작은 흠집을 형성한다. 표면 흠집(320)은 예를 들면, 레이저 절단(laser saw) 또는 블레이드 절단(blade saw)을 이용하여 형성할 수 있다.
도 12a 및 도 12b는 반도체 웨이퍼를 개별 반도체 칩으로 분리하는 방법을 나타내는 개략도이다.
도 12a 및 도 12b를 참조하면, 반도체 웨이퍼(100)가 부착된 제1 코팅막(32a) 및 제2 코팅막(32b)을 신장시켜 각 반도체 칩(110) 사이에 형성된 흠집을 기준으로 하여 개별 반도체 칩(110)이 서로 분리되도록 한다. 반도체 웨이퍼(100)의 주된 부분은 단결정 구조를 가지므로, 힘이 가해지면 작은 흠집을 기준으로 하여 분리될 수 있다.
도 12a는 반도체 웨이퍼(100)의 주변에 고정된 환형 지지대(200)가 있는 상태에서 제1 코팅막(32a) 및 제2 코팅막(32b)에 반도체 웨이퍼(100)가 부착된 반대면에서 반도체 웨이퍼(100) 방향으로 힘을 주어 제1 코팅막(32a) 및 제2 코팅막(32b)을 신장시킨다. 예를 들면, 반도체 웨이퍼(100)의 직경보다는 크고, 환형 지지대(200)의 내경보다는 작은 원형의 단면을 가지는 지지판을 제1 코팅막(32a)이 노출된 면에서 반도체 밀어 올리거나, 상기 지지판을 제1 코팅막(32a)이 노출된 면 에 접촉시킨 후 환형 지지대(200)를 제1 코팅막(32a)이 노출된 면의 방향으로 밀어 내려서 제1 코팅막(32a) 및 제2 코팅막(32b)을 신장시킬 수 있다. 이를 통하여 환형 지지대(200)가 부착된 내부에 있는 제1 코팅막(32a) 및 제2 코팅막(32b)의 부분이 늘어나게 되면서, 흠집을 기준으로 반도체 웨이퍼(100)가 분리되어 개별 반도체 칩(110) 및 칩간 공간(330a)을 형성한다.
도 12b는 반도체 웨이퍼(100)의 주변에 부착된 지지대(200)가 반도체 웨이퍼(100)에 대하여 바깥 방향으로 이동되거나 확장되면서 제1 코팅막(32a) 및 제2 코팅막(32b)을 신장시킨다. 단, 이 경우 지지대(200)는 반도체 웨이퍼(100)에 대하여 바깥 방향으로 균일하게 힘을 줄 수 있도록 하는 것이 바람직하다. 이를 통하여 개별 반도체 칩(110)들은 분리되어 칩간 공간(330b)을 형성하게 된다.
제1 코팅막(32a) 및 제2 코팅막(32b)을 신장시키는 방법은 이러한 2가지 방법이 주로 사용될 수 있으나, 이에 제한되지 않는다. 제1 코팅막(32a) 및 제2 코팅막(32b)의 표면적이 증가하도록 반도체 웨이퍼(100)의 둘레에 대하여 반도체 웨이퍼(100)의 바깥 방향으로 일정하게 힘을 가해질 수 있는 방법은 모두 적용 가능하다.
도 13 및 도 14는 본 발명의 실시 예의 변형에 따른 반도체 웨이퍼를 개별 반도체 칩으로 분리하는 방법을 나타내는 개략도이다.
도 13을 참조하면, 반도체 웨이퍼(100)의 표면 또는 내부에 흠집을 만들지 않고, 바로 각 반도체 칩(110)의 사이를 완전히 절단하여 칩간 공간(330c)을 만든다. 이를 통하여 개별 반도체 칩(110)이 분리된다. 즉, 반도체 웨이퍼(100)의 스크 라이브 레인 상을 레이저 절단(laser saw) 또는 블레이드 절단(blade saw)을 이용하여 제2 코팅막(32b)이 노출될 때까지 절단한다. 또한 도 14를 참조하면, 제2 코팅막(32b)도 일부분이 함께 절단되어 칩간 공간(330c)을 만들 수 있다.
반도체 웨이퍼(100)를 완전히 절단하여 개별 반도체 칩(110)으로 분리한 후, 바로 칩간 공간(330c)에 후술할 보호 물질을 주입하는 단계를 진행할 수도 있다. 그러나 보호 물질이 주입될 충분한 공간을 확보하기 위하여, 도 12a 또는 도 12b에 도시한 것과 마찬가지로 제1 코팅막(32a) 및 제2 코팅막(32b)을 신장시켜서 각 반도체 칩(110) 사이의 칩간 공간(330c)을 넓힐 수도 있다.
도 15a 내지 도 15d, 도 16a 내지 도 16d, 그리고 도 17a 내지 도 17d는 각각 본 발명의 실시 예에 따른 반도체 패키지를 형성하기 위한 밀봉 방법을 나타내는 단면도이다.
도 15a를 참조하면, 칩간 공간(전술한 330, 330a, 330b 및 330c)에 보호 물질(34a)을 주입한다. 보호 물질(34a)의 주입은 예를 들면, 디스펜싱(dispensing) 방식, 스크린 프린팅(screen printing) 방식 또는 스핀 코팅(spin coating) 방식에 의하여 수행될 수 있다. 보호 물질(34a)은 페이스트(paste) 상태로, 경화 후 반도체 칩(110)의 표면을 보호하는 물질을 사용한다. 보호 물질(34a)은 예를 들면, 실리콘 수지, 에폭시 수지, 폴리이미드 수지 또는 아크릴계 수지를 포함할 수 있다. 보호 물질(34a)은 전술한 제1 코팅 물질(30a) 또는 제2 코팅 물질(30b)과 유사한 특성을 가지는 물질을 사용할 수 있다. 바람직하게는 보호 물질(34a)은 전술한 제1 코팅 물질(30a) 또는 제2 코팅 물질(30b)과 동일한 물질을 사용할 수 있다.
도 15b를 참조하면, 보호 물질(34a)을 가열하거나 자외선 조사를 하여 완전 경화된 씨-스테이지 상태로 변형시킨다. 만일 제2 코팅막(32b)이 아직 완전 경화되지 않은 비-스테이지 상태일 경우, 함께 완전 경화시켜 씨-스테이지 상태로 변형시킨다. 따라서 보호 물질(34a), 제1 코팅막(32a) 및 제2 코팅막(32b)은 모두 완전 경화된 씨-스테이지 상태가 되어 반도체 칩을 보호할 수 있다.
보호 물질(34a)이 완전 경화된 후, 보호 물질(34a)의 중심부를 절단하여 패키지간 공간(350)이 형성된다. 그 결과 개별 반도체 칩을 각각 포함하는 분리된 반도체 패키지(150a)들이 형성된다. 따라서 다이싱 공정에 사용된 제1 코팅막(32a) 및 제2 코팅막(32b)이 보호 물질(34a)과 함께 하나의 단일막처럼 반도체 칩(110)를 밀봉하여 보호한다.
또한 도 15c 및 도 15d를 참조하면, 도 14에서 보인 것과 같이, 제2 코팅막(32b)도 일부 절단되어 형성된 칩간 공간(330c)에 보호 물질(34a)을 주입한 후 완전 경화를 한다. 그 후 보호 물질(34a)의 중심부를 절단하여 개별 반도체 칩을 각각 포함하는 분리된 반도체 패키지(150a)들을 형성할 수 있다.
도 16a를 참조하면, 칩간 공간(전술한 330, 330a, 330b 및 330c)에 보호 물질(34b)을 주입한다. 이때 보호 물질은 각 반도체 칩(110)의 상면의 외측부에도 일부 형성된다.
도 16b를 참조하면, 보호 물질(34b)을 가열하거나 자외선 조사를 하여 완전 경화된 씨-스테이지 상태로 변형시킨다. 만일 제2 코팅막(32b)이 아직 완전 경화되지 않은 비-스테이지 상태일 경우, 함께 완전 경화시켜 씨-스테이지 상태로 변형시 킨다.
보호 물질(34b)이 완전 경화된 후, 보호 물질(34b)의 중심부를 절단하여, 개별 반도체 칩을 각각 포함하는 반도체 패키지(150b)들로 분리한다. 따라서 다이싱 공정에 사용된 제1 코팅막(32a) 및 제2 코팅막(32b)이 보호 물질(34b)과 함께 하나의 단일막처럼 반도체 칩(110)을 밀봉하여 보호환다. 또한 이 경우에는 반도체 칩(110)의 하면 및 측면 뿐만 아니라, 상면의 외곽부, 즉 상면의 모서리 부분을 함께 밀봉하여 준다.
또한 도 16c 및 도 16d를 참조하면, 도 14에서 보인 것과 같이, 제2 코팅막(32b)도 일부 절단되어 형성된 칩간 공간(330c) 및 각 반도체 칩(110)의 상면의 외측부의 일부에 보호 물질(34b)을 주입한 후 완전 경화를 한다. 그 후 보호 물질(34b)의 중심부를 절단하여 개별 반도체 칩을 각각 포함하는 분리된 반도체 패키지(150b)들을 형성할 수 있다.
일반적으로 반도체 칩(110)을 제조하는 단계에서 반도체 칩(110)의 상면에는 보호층(미도시)이 형성된다. 그러나 전자기기의 제조 과정에서 반도체 패키지(150b)는 외부의 물리적 충격을 받기 쉽고, 이 경우 반도체 칩(110)의 상면 모서리는 손상을 쉽게 받을 수 있다. 따라서 반도체 칩(110)의 상면의 외곽부에도 보호 물질(34b)을 형성하면 이러한 외부 충격에 의한 손상을 방지할 수 있다.
도 17a를 참조하면, 칩간 공간(전술한 330, 330a, 330b 및 330c)에 보호 물질(34c)을 주입한다. 이때 보호 물질(34c)을 각 반도체 칩(110)의 상면에 부착된 연결부(120)만 일부분이 노출되고, 연결부(120)가 부착되지 않아 노출된 반도체 칩(110)의 상면은 모두 덮히도록 형성한다.
도 17b를 참조하면, 보호 물질(34c)을 가열하거나 자외선 조사를 하여 완전 경화된 씨-스테이지 상태로 변형시킨다. 만일 제2 코팅막(32b)이 아직 완전 경화되지 않은 비-스테이지 상태일 경우, 함께 완전 경화시켜 씨-스테이지 상태로 변형시킨다.
보호 물질(34c)이 완전 경화된 후, 보호 물질(34c)의 중심부를 절단하여, 개별 반도체 칩을 각각 포함하는 반도체 패키지(150c)들로 분리한다. 따라서 다이싱 공정에 사용된 제1 코팅막(32a) 및 제2 코팅막(32b)이 보호 물질(34c)과 함께 반도체 패키지(150a)의 밀봉재로 사용된다. 또한 이 경우에는 반도체 칩(110)의 하면 및 측면 뿐만 아니라, 상면을 함께 밀봉하여 준다.
또한 도 17c 및 도 17d를 참조하면, 도 14에서 보인 것과 같이, 제2 코팅막(32b)도 일부 절단되어 형성된 칩간 공간(330c) 및 연결부(120)가 부착되지 않아 노출된 반도체 칩(110)의 상면에 보호 물질(34c)을 주입한 후 완전 경화를 한다. 그 후 보호 물질(34c)의 중심부를 절단하여 개별 반도체 칩을 각각 포함하는 분리된 반도체 패키지(150c)들을 형성할 수 있다.
전술한 바와 같이, 보호 물질(34c), 제1 코팅막(32a) 및 제2 코팅막(32b)은 하나의 단일막처럼 반도체 칩(110)을 밀봉하므로, 반도체 칩(110)은 완전하게 외부로부터 보호된다. 따라서 외부의 물리적인 충격뿐만 아니라 외부의 환경으로 기인하는 화학적인 영향도 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 칩 뒷면 보호 필름의 평면도이다.
도 2는 도 1의 II-II' 선을 따라 절단한 단면도이다.
도 3은 본 발명의 실시 예의 변형에 따른 칩 뒷면 보호 필름의 평면도이다.
도 4는 도 3의 IV-IV' 선을 따라 절단한 단면도이다.
도 5는 본 발명의 실시 예에 따른 제1 코팅막을 형성하는 단계를 나타내는 개략도이다.
도 6은 본 발명의 실시 예에 따른 제2 코팅막을 형성하는 단계를 나타내는 개략도이다.
도 7은 본 발명의 실시 예에 따른 칩 뒷면 보호 필름을 형성하는 단계를 나타내는 개략도이다.
도 8은 반도체 패키지를 제조하기 위하여 칩 뒷면 보호 필름을 준비한 단계의 단면도이다.
도 9는 제2 코팅막 상에 환형 지지대 및 반도체 웨이퍼를 부착한 단계의 단면도이다.
도 10은 제1 코팅막 및 제2 코팅막을 신장(伸張)시켜서 개별 반도체 칩(110)들을 서로 분리한 단계의 단면도이다.
도 11a 및 도11b는 반도체 웨이퍼에 물리적인 흠집을 형성한 단계의 단면도이다.
도 12a 및 도 12b는 반도체 웨이퍼를 개별 반도체 칩으로 분리하는 방법을 나타내는 개략도이다.
도 13 및 도 14는 본 발명의 실시 예의 변형에 따른 반도체 웨이퍼를 개별 반도체 칩으로 분리하는 방법을 나타내는 개략도이다.
도 15a 내지 도 15d, 도 16a 내지 도 16d, 그리고 도 17a 내지 도 17d는 각각 본 발명의 실시 예에 따른 반도체 패키지를 형성하기 위한 밀봉 방법을 나타내는 단면도이다.
<도면의 주요부분에 대한 설명>
10(10a) : 칩 뒷면 보호 필름 20a, 20b : 이형 필름
30a : 제1 코팅 물질 30b : 제2 코팅 물질
32a : 제1 코팅막 32b : 제2 코팅막
34a, 34b, 34c : 보호 물질 40a : 제1 열처리부
40b : 제2 열처리부 100 : 반도체 웨이퍼
110 : 반도체 칩 120 : 연결부
150a, 150b, 150c : 반도체 패키지 200 : 지지대
310, 320 : 작은 흠집 330 : 칩간 공간

Claims (23)

  1. 제1 이형 필름 상에 부착된 제1 코팅막을 상기 제1 이형 필름으로부터 분리하는 단계; 및
    제2 이형 필름 상에 부착된 제2 코팅막 상에 상기 제1 코팅막을 부착하는 단계를 포함하고,
    상기 제1 이형 필름은 및 상기 제2 이형 필름은 각각 제1 물질막 상에 제2 물질을 코팅하여 형성하고, 상기 제1 코팅막은 제1 이형 필름 상에 제1 코팅 물질을 코팅한 후 상기 제1 접착 용액을 씨-스테이지(C-stage) 상태로 변형하여 형성하고, 상기 제2 코팅막은 제2 이형 필름 상에 제2 코팅 물질을 코팅한 후 상기 제2 접착 용액을 비-스테이지(B-stage) 상태로 변형하여 형성하는 것을 특징으로 하는 칩 뒷면 보호 필름의 제조 방법.
  2. 제1 항에 있어서,
    상기 제1 코팅 물질 및 상기 제2 코팅 물질은 동일한 물질인 것을 특징으로 하는 칩 뒷면 보호 필름의 제조 방법.
  3. 제1 항에 있어서,
    상기 제1 코팅 물질 및 상기 제2 코팅 물질은 실리콘 수지, 에폭시 수지, 폴리이미드 수지 또는 아크릴계 수지를 포함하는 것을 특징으로 하는 칩 뒷면 보호 필름의 제조 방법.
  4. 비-스테이지 상태인 제2 코팅막의 제1 면에 씨-스테이지 상태인 제1 코팅막이 부착된 칩 뒷면 보호 필름을 준비하는 단계;
    상기 제2 코팅막의 제2 면에 환형 지지대 및 복수의 반도체 칩들을 포함하는 반도체 웨이퍼를 부착하되, 상기 반도체 웨이퍼는 상기 환형 지지대의 내부에 위치하도록 하는 부착 단계;
    상기 복수의 반도체 칩들의 사이에 칩간 공간이 형성되도록 상기 반도체 웨이퍼를 개별 반도체 칩으로 분리하는 단계;
    상기 칩간 공간에 보호 물질층을 형성하는 단계; 및
    상기 보호 물질층 및 상기 칩 뒷면 보호 필름을 함께 절단하여 상기 개별 반도체 칩을 각각 포함하는 반도체 패키지로 분리하는 단계;를 포함하는 반도체 패키지의 제조 방법.
  5. 제4 항에 있어서,
    상기 개별 반도체 칩으로 분리하는 단계 후에,
    상기 제2 코팅막을 완전 경화하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제4 항에 있어서,
    상기 부착 단계 전에,
    상기 반도체 웨이퍼를 스크라이브 레인을 따라 부분적으로 절단하는 단계;를 더 포함하고,
    상기 개별 반도체 칩으로 분리하는 단계는,
    상기 칩 뒷면 보호 필름을 신장(伸張)시키는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제4 항에 있어서,
    상기 개별 반도체 칩으로 분리하는 단계는,
    상기 반도체 웨이퍼를 스크라이브 레인(scribe lane)을 따라 완전히 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 제7 항에 있어서,
    상기 완전히 절단하는 단계 후에,
    상기 칩 뒷면 보호 필름을 신장시키는 단계;를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  9. 제6 항에 있어서,
    상기 부분적으로 절단하는 단계는,
    레이저 절단(laser saw), 레이저 스텔스 절단(laser stealth saw), 또는 블 레이드 절단(blade saw)을 사용하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 제7 항에 있어서,
    상기 완전히 절단하는 단계는,
    상기 제2 코팅막의 일부를 함께 절단하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  11. 제4 항에 있어서,
    상기 보호 물질층을 형성하는 단계는,
    상기 칩간 공간에 보호 물질을 주입하는 단계; 및
    상기 보호 물질을 경화하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  12. 제4 항에 있어서,
    상기 제1 코팅막 및 상기 제2 코팅막은 동일한 물질로 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.
  13. 제4 항에 있어서,
    상기 제1 코팅막 및 상기 제2 코팅막은 실리콘 수지, 에폭시 수지, 폴리이미 드 수지 또는 아크릴계 수지를 포함하는 물질로 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.
  14. 제7 항에 있어서,
    상기 완전히 절단하는 단계는,
    레이저 절단 또는 블레이드 절단을 사용하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  15. 제11 항에 있어서,
    상기 보호 물질을 주입하는 단계는,
    디스펜싱(dispensing) 방식, 스크린 프린팅(screen printing) 방식 또는 스핀 코팅(spin coating) 방식을 사용하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  16. 제5 항에 있어서,
    상기 제2 코팅막을 완전 경화하는 단계는,
    가열 또는 자외선(UV, Ultra Violet) 조사를 사용하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  17. 제11 항에 있어서,
    상기 보호 물질을 경화하는 단계는,
    가열 또는 자외선(UV, Ultra Violet) 조사를 사용하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  18. 제4 항에 있어서,
    상기 부착 단계 이전에, 상기 웨이퍼의 상면에 상기 개별 반도체 칩을 외부 장치와 전기적으로 연결하기 위한 연결부를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  19. 제4 항에 있어서,
    상기 보호 물질층을 형성하는 단계는,
    상기 개별 반도체 칩 상면의 외측부에 상기 보호 물질층을 함께 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  20. 제18 항에 있어서,
    상기 보호 물질층을 형성하는 단계는,
    상기 개별 반도체 칩의 상면 중 상기 연결부가 부착되지 않아 노출된 모든 표면 상에 상기 보호 물질층을 함께 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  21. 제1 물질막 상에 제2 물질이 형성된 이형 필름, 상기 이형 필름 상에 부착된 비-스테이지(B-stage) 상태의 제2 코팅막 및 상기 제2 코팅막 상에 형성된 씨-스테이지(C-stage) 상태의 제1 코팅막을 포함하는 것을 특징으로 하는 칩 뒷면 보호 필름.
  22. 제21 항에 있어서,
    상기 제1 코팅막 및 상기 제2 코팅막은 실리콘 수지, 에폭시 수지, 폴리이미드 수지 또는 아크릴계 수지를 포함하는 물질로 형성한 것을 특징으로 하는 칩 뒷면 보호 필름.
  23. 제21 항에 있어서,
    상기 제1 코팅막 및 상기 제2 코팅막은 부착하고자 하는 반도체 웨이퍼의 넓이보다 큰 원판 형상으로 분리된 것을 특징으로 하는 칩 뒷면 보호 필름.
KR1020070129055A 2007-12-12 2007-12-12 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법 KR20090061996A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070129055A KR20090061996A (ko) 2007-12-12 2007-12-12 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법
US12/314,361 US20090155984A1 (en) 2007-12-12 2008-12-09 Backside protection film, method of forming the same and method of manufacturing a semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070129055A KR20090061996A (ko) 2007-12-12 2007-12-12 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090061996A true KR20090061996A (ko) 2009-06-17

Family

ID=40753827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070129055A KR20090061996A (ko) 2007-12-12 2007-12-12 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법

Country Status (2)

Country Link
US (1) US20090155984A1 (ko)
KR (1) KR20090061996A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200800584A (en) * 2006-04-03 2008-01-01 Gunze Kk Surface protective tape used for back grinding of semiconductor wafer and base film for the surface protective tape
US9070679B2 (en) * 2009-11-24 2015-06-30 Marvell World Trade Ltd. Semiconductor package with a semiconductor die embedded within substrates
KR20120032254A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 적층 패키지 및 이의 제조 방법
JP6091182B2 (ja) * 2012-11-22 2017-03-08 株式会社ディスコ 光デバイスウエーハの分割方法
US9425084B2 (en) * 2013-10-17 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming protection layer on back side of wafer
KR102487563B1 (ko) 2015-12-31 2023-01-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10269756B2 (en) * 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
DE102020110896A1 (de) 2020-04-22 2021-10-28 Infineon Technologies Ag Elektronische Komponente mit einem Halbleiterchip, der einen niederohmigen Teil mit einem aktiven Bereich und einen hochohmigen Teil auf einer dielektrischen Schicht aufweist

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW272311B (ko) * 1994-01-12 1996-03-11 At & T Corp
US6770380B2 (en) * 1998-08-11 2004-08-03 Nikko Materials Usa, Inc. Resin/copper/metal laminate and method of producing same
US7101620B1 (en) * 2004-09-07 2006-09-05 National Semiconductor Corporation Thermal release wafer mount tape with B-stage adhesive
US20070275237A1 (en) * 2006-05-24 2007-11-29 Syh-Tau Yeh Electromagnetic shielding tape

Also Published As

Publication number Publication date
US20090155984A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
KR20090061996A (ko) 칩 뒷면 보호 필름, 그 제조 방법 및 이를 이용한 반도체패키지의 제조 방법
TWI455215B (zh) 半導體封裝件及其之製造方法
TWI442485B (zh) 半導體裝置之製造方法
US20070066184A1 (en) Surface-protecting sheet and semiconductor wafer lapping method
KR100843217B1 (ko) 웨이퍼 후면 액상접착제 도포를 이용한 반도체 패키지 제조용 인라인 시스템
KR102061695B1 (ko) 웨이퍼 가공 방법
US8796076B2 (en) Stacked semiconductor devices and fabrication method/equipment for the same
KR20100022717A (ko) 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법
US8828803B2 (en) Resin sealing method for semiconductor chips
JP2019125785A (ja) ウェハの処理方法
JP7317187B2 (ja) 半導体装置の製造方法
JP2010027685A (ja) 半導体ウエハの研削方法
TWI421956B (zh) 晶片尺寸封裝件及其製法
US8652939B2 (en) Method and apparatus for die assembly
US9497862B2 (en) Packaging structure
US9324583B2 (en) Packaging method
JP6438791B2 (ja) 半導体装置の製造方法
US10872802B2 (en) Method of debonding a carrier substrate from a device substrate, apparatus for performing the same, and method of singulating semiconductor chips including the same
JP2015153828A (ja) 半導体装置の製造方法
KR102536590B1 (ko) 반도체 패키지 제조 방법
CN109300794B (zh) 封装结构及其形成方法
JP2008016606A (ja) 半導体装置及びその製造方法
US10345373B2 (en) Method for inspecting semiconductor device structure
KR20080114036A (ko) 반도체 칩의 개별화 방법
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid