JP7317187B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7317187B2
JP7317187B2 JP2022096710A JP2022096710A JP7317187B2 JP 7317187 B2 JP7317187 B2 JP 7317187B2 JP 2022096710 A JP2022096710 A JP 2022096710A JP 2022096710 A JP2022096710 A JP 2022096710A JP 7317187 B2 JP7317187 B2 JP 7317187B2
Authority
JP
Japan
Prior art keywords
sealing body
manufacturing
semiconductor device
protective film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022096710A
Other languages
English (en)
Other versions
JP2022123045A (ja
Inventor
智則 篠田
拓 根本
勇人 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Publication of JP2022123045A publication Critical patent/JP2022123045A/ja
Application granted granted Critical
Publication of JP7317187B2 publication Critical patent/JP7317187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、半導体装置の製造方法に関する。
近年、電子機器の小型化、軽量化、及び高機能化が進んでいる。電子機器に搭載される半導体装置にも、小型化、薄型化、及び高密度化が求められている。半導体チップ（単に、チップと称する場合がある。）は、そのサイズに近いパッケージに実装されることがある。このようなパッケージは、チップスケールパッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ；ＣＳＰ）と称されることもある。ＣＳＰを製造するプロセスの一つとして、ウエハレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ；ＷＬＰ）が挙げられる。ＷＬＰにおいては、ダイシングによりパッケージを個片化する前に、チップ回路形成面に外部電極などを形成し、最終的にはチップを含むパッケージウエハをダイシングして、個片化する。ＷＬＰとしては、ファンイン（Ｆａｎ－Ｉｎ）型とファンアウト（Ｆａｎ－Ｏｕｔ）型が挙げられる。ファンアウト型のＷＬＰ（以下、ＦＯ－ＷＬＰと略記する場合がある。）においては、半導体チップを、チップサイズよりも大きな領域となるように封止部材で覆って半導体チップ封止体を形成し、再配線層や外部電極を、半導体チップの回路面だけでなく封止部材の表面領域においても形成する。
例えば、特許文献１には、チップ仮固定用の粘着テープを用いたＷＬＰなどの製造方法が記載されている。特許文献１の方法においては、チップの回路面を、基板上の粘着テープの粘着剤層に向けて貼着する方式（フェイスダウン方式と称する場合がある。）によって、チップを貼着している。
特開２０１２－６２３７２号公報
特許文献１の方法においては、チップを樹脂封止した後に、粘着テープ及び基板を、チップを樹脂により封止してなる層（チップ封止層と称する場合がある。）から剥離し、露出した回路面に電極を形成している。このように、特許文献１の方法においては、チップ回路面に電極を形成する際にチップ封止層は基板によって支持されていないため、封止樹脂の硬化に伴う応力によって、チップ封止層の反りが発生するおそれがある。チップ封止層の反りが発生すると、チップ回路面に再配線層及び電極を形成し難い。
本発明の目的は、封止体の反りを抑制できる半導体装置の製造方法を提供することである。
本発明の一態様に係る半導体装置の製造方法は、回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、前記保護膜形成層を硬化させて保護膜を形成する工程と、を含む、ことを特徴とする。
本発明の一態様に係る半導体装置の製造方法において、前記保護膜を形成した後に、前記封止体を第一の支持シートに貼着する工程と、前記第一の支持シートに貼着された前記封止体を個片化する工程と、をさらに含む、ことが好ましい。
本発明の一態様に係る半導体装置の製造方法において、前記半導体素子と前記外部端子電極とを電気的に接続させた後であって、前記支持基板を前記封止体から剥離する前に、前記封止体を第二の支持シートに貼着する工程をさらに含み、前記封止体の前記外部端子電極を前記第二の支持シートに向けて貼着する、ことが好ましい。
本発明の一態様に係る半導体装置の製造方法において、前記封止体を前記第二の支持シートに貼着し、前記支持基板を前記封止体から剥離した後に、露出した前記半導体素子の前記素子裏面に前記保護膜形成層を形成する、ことが好ましい。
本発明の一態様に係る半導体装置の製造方法において、前記保護膜を形成した後に、前記第二の支持シートに貼着された前記封止体を個片化する工程をさらに含む、ことが好ましい。
本発明の一態様に係る半導体装置の製造方法において、前記保護膜を形成した後に、前記封止体を前記第二の支持シートから剥離して、第三の支持シートに貼着する工程と、前記第三の支持シートに貼着された前記封止体を個片化する工程と、をさらに含む、ことが好ましい。
本発明の一態様によれば、封止体の反りを抑制できる半導体装置の製造方法を提供することができる。
第一実施形態に係る半導体装置の製造方法を説明する断面図である。 第一実施形態に係る半導体装置の製造方法を説明する断面図である。 第一実施形態に係る半導体装置の製造方法を説明する断面図である。 図１Ａ、図１Ｂ及び図１Ｃに続いて、第一実施形態に係る製造方法を説明する断面図である。 図１Ａ、図１Ｂ及び図１Ｃに続いて、第一実施形態に係る製造方法を説明する断面図である。 図１Ａ、図１Ｂ及び図１Ｃに続いて、第一実施形態に係る製造方法を説明する断面図である。 図１Ａ、図１Ｂ及び図１Ｃに続いて、第一実施形態に係る製造方法を説明する断面図である。 図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄに続いて、第一実施形態に係る製造方法を説明する断面図である。 図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄに続いて、第一実施形態に係る製造方法を説明する断面図である。 第一実施形態で用いる両面粘着シートの断面図である。 第二実施形態に係る半導体装置の製造方法を説明する断面図である。 第二実施形態に係る半導体装置の製造方法を説明する断面図である。 第二実施形態に係る半導体装置の製造方法を説明する断面図である。 第二実施形態に係る半導体装置の製造方法を説明する断面図である。 第三実施形態に係る半導体装置の製造方法を説明する断面図である。 第三実施形態に係る半導体装置の製造方法を説明する断面図である。
〔第一実施形態〕
以下、本実施形態に係る半導体装置の製造方法について説明する。
本実施形態に係る半導体装置の製造方法は、
回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、
前記保護膜を形成した後に、前記封止体を第一の支持シートに貼着する工程と、
前記第一の支持シートに貼着された前記封止体を個片化する工程と、を含む。
図１（図１Ａ、図１Ｂ及び図１Ｃ）、図２（図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄ）及び図３（図３Ａ及び図３Ｂ）は、本実施形態に係る半導体装置の製造方法の一例を示す図である。
（半導体チップ貼着工程）
図１Ａ及び図１Ｂには、粘着剤層を有する支持基板１０に、半導体素子としての半導体チップＣＰを貼着させる工程（半導体チップ貼着工程と称する場合がある。）を説明する断面概略図が示されている。なお、図１Ａには、半導体チップＣＰが１つ示されているが、本実施形態では、図１Ｂに示すように複数の半導体チップＣＰを粘着剤層に貼着させる。半導体チップＣＰを貼着させる際は、１つずつ貼着させてもよいし、複数の半導体チップＣＰを同時に貼着させてもよい。
本実施形態では、支持基板１０に貼着された両面粘着シート２０が備える粘着剤層に半導体チップＣＰが貼着される。
・両面粘着シート
図４には、両面粘着シート２０の断面概略図が示されている。
両面粘着シート２０は、基材２１と、第一の粘着剤層２２と、第二の粘着剤層２３とを、有する。基材２１は、第一の基材面２１１と、第一の基材面２１１とは反対側の第二の基材面２１２とを有する。
第一の粘着剤層２２は、第一の基材面２１１に形成されている。
第二の粘着剤層２３は、第二の基材面２１２に形成されている。
本実施形態では、第一の粘着剤層２２に半導体チップＣＰが貼着され、第二の粘着剤層２３が支持基板１０に貼着される。
図１に示すように、本実施形態で用いる半導体チップＣＰは、接続端子Ｗ３が設けられた回路面Ｗ１と、回路面Ｗ１とは反対側の素子裏面Ｗ２とを有する。本実施形態では、素子裏面Ｗ２を第一の粘着剤層２２に貼着させる。このように、回路面Ｗ１を上に向けて第一の粘着剤層２２に貼着させる方式を、フェイスアップ方式と称する場合がある。
第一の粘着剤層２２は、粘着剤を含有している。第一の粘着剤層２２に含まれる粘着剤は、特に限定されず、様々な種類の粘着剤を第一の粘着剤層２２に適用できる。第一の粘着剤層２２に含まれる粘着剤としては、例えば、ゴム系、アクリル系、シリコーン系、ポリエステル系、及びウレタン系等からなる群から選択される粘着剤が挙げられる。なお、粘着剤の種類は、用途及び貼着される被着体の種類等を考慮して選択される。第一の粘着剤層２２にエネルギー線重合性化合物が配合されている場合には、第一の粘着剤層２２に支持基板１０側からエネルギー線を照射し、エネルギー線重合性化合物を硬化させる。エネルギー線重合性化合物を硬化させると、第一の粘着剤層２２の凝集力が高まり、第一の粘着剤層２２と半導体チップＣＰとの間の粘着力、並びに第一の粘着剤層２２と封止部材との間の粘着力を低下、又は消失させることができる。エネルギー線としては、例えば、紫外線（ＵＶ）及び電子線（ＥＢ）等が挙げられ、紫外線が好ましい。
第一の粘着剤層２２は、加熱によって発泡する発泡剤を含有しても良い。この場合、加熱によって発泡剤を発泡させることにより、第一の粘着剤層２２と半導体チップＣＰとの間の粘着力、並びに第一の粘着剤層２２と封止部材との間の粘着力を低下、又は消失させることができる。
第二の粘着剤層２３も、粘着剤を含有している。第二の粘着剤層２３に含まれる粘着剤は特に限定されず、支持基板１０と両面粘着シート２０とを固定できる材質であればよい。第二の粘着剤層２３に含まれる粘着剤は、必要に応じて両面粘着シート２０を支持基板１０から剥離できるような粘着剤であることが好ましい。
・支持基板
支持基板１０は、半導体チップＣＰ及び封止体を支持するための基板である。支持基板１０は、半導体チップＣＰ及び封止体を支持することができる材質で形成されていれば特に限定されない。支持基板１０は、硬質材料で形成されていることが好ましい。本実施形態において、支持基板１０は、ガラス製であることが好ましい。また、支持基板１０は、硬質プラスチックフィルム製であることも好ましい。
（封止工程）
図１Ｃには、複数の半導体チップＣＰを封止する工程（封止工程と称する場合がある。）を説明する断面概略図が示されている。
封止部材３０を用いて複数の半導体チップＣＰを封止する方法は、特に限定されない。本実施形態では、半導体チップＣＰの回路面Ｗ１側が封止部材３０で覆われないように、封止部材３０を用いて封止することにより封止体３が形成される。複数の半導体チップＣＰの間にも封止部材３０が充填されている。図１Ｃに示すように、封止体３の表面において、半導体チップＣＰの回路面Ｗ１及び接続端子Ｗ３が露出する。
封止部材３０の材質としては、樹脂製であることが好ましく、例えば、エポキシ樹脂などが挙げられる。封止部材３０として用いられるエポキシ樹脂には、例えば、フェノール樹脂、エラストマー、無機充填材、及び硬化促進剤などが含まれていてもよい。例えば、液状の封止樹脂を用いて半導体チップＣＰの回路面Ｗ１側が封止部材３０で覆われないように封止できる。
封止工程と次の工程との間に封止部材３０をさらに硬化させる工程（追加の硬化工程と称する場合がある。）を実施してもよい。この工程では、封止樹脂層を加熱して硬化を促進させる方法が例として挙げられる。なお、追加の硬化工程を実施せずに封止工程における加熱によって封止部材３０を十分に硬化させてもよい。
（再配線層形成工程）
図２Ａには、半導体チップＣＰと電気的に接続する再配線層４を形成する工程（再配線層形成工程と称する場合がある。）を説明する断面概略図が示されている。
本実施形態では、再配線層４と、封止体３の表面に露出している接続端子Ｗ３とを電気的に接続させる。本実施形態においては、再配線層４を、回路面Ｗ１及び封止体３の面の上に形成する。再配線層４を形成する方法は、従来公知の方法を採用することができる。
再配線層４は、外部端子電極を接続させるための外部電極パッド４１を有する。本実施形態では、複数の外部電極パッド４１が、再配線層４の表面側に形成されている。
（外部端子電極接続工程）
図２Ｂには、再配線層４に外部端子電極５を電気的に接続させる工程（外部端子電極接続工程と称する場合がある。）を説明する断面概略図が示されている。この外部端子電極接続工程により、半導体チップＣＰと外部端子電極５とが電気的に接続される。
本実施形態では、外部電極パッド４１に、はんだボール等の外部端子電極５を載置し、はんだ接合などにより、外部端子電極５と外部電極パッド４１とを電気的に接続させる。はんだボールの材質は、特に限定されない。はんだボールの材質としては、例えば、含鉛はんだ及び無鉛はんだ等が挙げられる。
（支持基板剥離工程）
図２Ｃには、支持基板１０を封止体３から剥離して半導体チップＣＰの素子裏面Ｗ２を露出させる工程（支持基板剥離工程と称する場合がある。）を説明する断面概略図が示されている。
支持基板１０を封止体３から剥離する方法は特に限定されない。支持基板剥離工程の方法としては、支持基板１０を両面粘着シート２０から剥離した後に、両面粘着シート２０を封止体３から剥離する方法が挙げられる。また、支持基板剥離工程の方法としては、支持基板１０と両面粘着シート２０とを一体として封止体３から剥離する方法が挙げられる。
第一の粘着剤層２２にエネルギー線重合性化合物が配合されている場合には、第一の粘着剤層２２に支持基板１０側からエネルギー線を照射し、エネルギー線重合性化合物を硬化させる。エネルギー線重合性化合物を硬化させると、第一の粘着剤層２２の凝集力が高まり、第一の粘着剤層２２と封止体３との間の粘着力を低下、又は消失させることができる。エネルギー線としては、例えば、紫外線（ＵＶ）及び電子線（ＥＢ）等が挙げられ、紫外線が好ましい。第一の粘着剤層２２と封止体３との間の粘着力を低下、又は消失させる方法は、エネルギー線照射に限定されない。この粘着力を低下させる方法、又は消失させる方法としては、例えば、加熱による方法、加熱及びエネルギー線照射による方法、並びに冷却による方法が挙げられる。
（保護膜形成層形成工程）
図２Ｄには、露出した半導体チップＣＰの素子裏面Ｗ２に硬化性の保護膜形成層６０を形成する工程（保護膜形成層形成工程と称する場合がある。）を説明する断面概略図が示されている。本実施形態では、封止体３の裏面（再配線層４等が形成されている面とは反対側の面）側に、保護膜形成層６０を形成することで、素子裏面Ｗ２を覆う。
本実施形態における保護膜形成層６０としては、例えば、熱硬化性、及びエネルギー線硬化性のいずれかの保護膜形成層を用いることができる。本実施形態における保護膜形成層６０は、外部からエネルギーを受けて硬化する硬化性の接着剤組成物を含有する材料を用いて形成されることが好ましい。当該硬化性の接着剤組成物を含有する接着シートを封止体３の裏面に貼付し、保護膜形成層６０を形成して、素子裏面Ｗ２を覆うことがより好ましい。
外部から供給されるエネルギーとしては、例えば、紫外線、電子線、及び熱などが挙げられる。保護膜形成層６０は、紫外線硬化型接着剤、及び熱硬化型接着剤の少なくともいずれか一種を含有していることが好ましい。保護膜形成層６０は、熱硬化型接着剤を含有する熱硬化性の層であることも好ましく、紫外線硬化型接着剤を含有する紫外線硬化性の層であることも好ましい。
保護膜形成層６０を形成した後、保護膜形成層６０を硬化させて保護膜６０Ａ（図３Ａ参照）を形成する工程（保護膜形成工程と称する場合がある。）を実施する。
（第一の支持シート貼着工程）
図３Ａには、保護膜形成層６０を硬化させて保護膜６０Ａを形成した後、リングフレームＲＦが貼着された第一の支持シート７０に封止体３を貼着する工程（第一の支持シート貼着工程と称する場合がある。）を説明する断面概略図が示されている。
本実施形態における第一の支持シート７０は、半導体装置の製造工程で使用されるダイシングシートであることが好ましい。ダイシングシートとしての第一の支持シート７０は、基材フィルム及び粘着剤層を有することが好ましい。保護膜６０Ａを第一の支持シート７０の粘着剤層に向けて、第一の支持シート７０に封止体３を貼着する。この場合、第一の支持シート７０の粘着剤層の上に、リングフレームＲＦを載置し、リングフレームＲＦを軽く押圧し、リングフレームＲＦと第一の支持シート７０とを固定する。その後、リングフレームＲＦの環形状の内側にて露出する粘着剤層を封止体３の保護膜６０Ａに押し当てて、第一の支持シート７０に封止体３を固定する。
（個片化工程）
図３Ｂには、第一の支持シート７０に貼着された封止体３を個片化する工程（個片化工程と称する場合がある。）を説明する断面概略図が示されている。
本実施形態では、封止体３を半導体チップＣＰ単位で個片化する。封止体３を個片化する方法は、特に限定されない。個片化する方法としては、例えば、ダイシングソーなどの切断手段を用いて個片化する方法、及びレーザー照射法などが挙げられる。
封止体３を個片化することで、半導体装置としての半導体パッケージ１が製造される。
本実施形態の半導体装置の製造方法は、半導体パッケージ１を、プリント配線基板等に実装する工程（実装工程と称する場合がある。）を含むことも好ましい。半導体パッケージ１は、素子裏面Ｗ２に保護膜６０Ａが付いたまま第一の支持シート７０からピックアップされる。
・実施形態の効果
本実施形態によれば、封止工程において、支持基板１０によって半導体チップＣＰが支持されているので、封止部材３０で半導体チップＣＰを封止した際の反りを抑制できる。
本実施形態によれば、支持基板１０で封止体３を支持したままで、再配線層形成工程及び外部端子電極接続工程を実施できる。封止体が反っていると封止体の表面が湾曲し、再配線層及び外部端子電極を形成し難いが、封止体３の反りが抑制されているので、封止体３中の複数の半導体チップＣＰに対して再配線層４及び外部端子電極５を精度良く形成できる。
また、封止体３は、支持基板１０で支持されているので、封止体３のハンドリング性が向上する。特に、半導体チップＣＰの厚み及び封止体３の厚みが薄い場合には、本実施形態に係る半導体素子の製造方法は有効である。
〔第二実施形態〕
次に、本発明の第二実施形態について説明する。
本実施形態に係る半導体装置の製造方法は、
回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記封止体を前記第二の支持シートに貼着する工程と、
前記封止体を前記第二の支持シートに貼着した後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、
前記第二の支持シートに貼着された前記封止体を個片化する工程と、を含む。
前記封止体は、前記外部端子電極を第二の支持シートに向けて第二の支持シートに貼着される。
本実施形態に係る半導体装置の製造方法において、第一実施形態の半導体チップ貼着工程から外部端子電極接続工程までと同様の工程が実施される。
本実施形態に係る半導体装置の製造方法は、外部端子電極接続工程の後の工程が、第一実施形態と主に相違する。第二実施形態は、その他の点において第一実施形態と同様であるため、説明を省略又は簡略化する。
図５（図５Ａ、図５Ｂ、図５Ｃ及び図５Ｄ）は、本実施形態に係る半導体装置の製造方法の一例を示す図である。
（第二の支持シート貼着工程）
図５Ａには、半導体チップＣＰに外部端子電極５を電気的に接続させた後であって、支持基板１０を封止体３から剥離する前に、封止体３を第二の支持シート７１に貼着する工程（第二の支持シート貼着工程と称する場合がある。）を説明する断面概略図が示されている。
第二の支持シート貼着工程では、支持基板１０で支持された状態の封止体３を第二の支持シート７１に貼着する。封止体３は、外部端子電極５を第二の支持シート７１に向けて貼着される。本実施形態においても、第二の支持シート７１は、基材フィルム及び粘着剤層を有することが好ましい。本実施形態においても、リングフレームＲＦが貼着された第二の支持シート７１に封止体３を支持させることが好ましい。また、第二の支持シート７１は、半導体装置の製造工程で使用されるダイシングシートであることが好ましい。
（支持基板剥離工程）
図５Ｂには、封止体３を第二の支持シート７１に貼着した後に、支持基板１０を封止体３から剥離して半導体チップＣＰの素子裏面Ｗ２を露出させる工程（支持基板剥離工程）を説明する断面概略図が示されている。
本実施形態においても、支持基板１０を封止体３から剥離する方法は、特に限定されない。例えば、第一実施形態で説明した方法などを採用できる。本実施形態の支持基板剥離工程の方法としては、支持基板１０を両面粘着シート２０から剥離した後に、両面粘着シート２０を封止体３から剥離する方法が挙げられる。また、本実施形態の支持基板剥離工程の方法としては、支持基板１０と両面粘着シート２０とを一体として封止体３から剥離する方法が挙げられる。
（保護膜形成層形成工程）
図５Ｃには、露出した半導体チップＣＰの素子裏面Ｗ２に硬化性の保護膜形成層６０を形成する工程（保護膜形成層形成工程）を説明する断面概略図が示されている。
本実施形態においては、第二の支持シート７１に支持された封止体３に保護膜形成層６０を形成する。封止体３の裏面（再配線層４等が形成されている面とは反対側の面）側に、保護膜形成層６０を形成することで、素子裏面Ｗ２を覆う。
本実施形態の保護膜形成層６０の形成方法は、第一実施形態の保護膜形成層６０の場合と同様である。第二の支持シート７１が、耐熱性を備えている場合は、熱硬化時の残存応力の発生、及び糊残りなどを抑制できることから、保護膜形成層６０は、熱硬化型接着剤を含有する熱硬化性の層であることが好ましい。保護膜形成層６０は、紫外線硬化型接着剤を含有する紫外線硬化性の層であることも好ましい。
本実施形態においても、第二の支持シート７１に支持された封止体３の保護膜形成層６０を硬化させて保護膜６０Ａ（図５Ｄ参照）を形成する工程（保護膜形成工程）を実施する。保護膜形成層６０を硬化させる方法は、第一実施形態と同様である。
（個片化工程）
図５Ｄには、第二の支持シート７１に貼着された封止体３を個片化する工程（個片化工程）を説明する断面概略図が示されている。
本実施形態においても、第一実施形態と同様に封止体３を個片化する。封止体３を個片化することで、半導体装置としての半導体パッケージ１が製造される。
本実施形態の半導体装置の製造方法は、半導体パッケージ１を、プリント配線基板等に実装する工程（実装工程と称する場合がある。）を含むことも好ましい。半導体パッケージ１は、素子裏面Ｗ２に保護膜６０Ａが付いたまま第二の支持シート７１からピックアップされる。
・実施形態の効果
本実施形態によれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態によれば、支持基板剥離工程は、第二の支持シート７１に支持された封止体３に対して実施できるので、支持基板１０を封止体３から剥離し易くなる。
さらに、本実施形態によれば、支持基板１０を剥離した後の封止体３は、第二の支持シート７１に支持されているので、保護膜形成層形成工程を実施し易い。
第二の支持シート７１がダイシングシートである場合、支持基板剥離工程から個片化工程まで、封止体３を第二の支持シート７１で支持したままで実施できるので、半導体装置の製造工程を簡略化できる。
〔第三実施形態〕
次に、本発明の第三実施形態について説明する。
本実施形態に係る半導体装置の製造方法は、
回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記封止体を前記第二の支持シートに貼着する工程と、
前記封止体を前記第二の支持シートに貼着した後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、
前記保護膜を形成した後に、前記封止体を前記第二の支持シートから剥離して、第三の支持シートに貼着する工程と、
前記第三の支持シートに貼着された前記封止体を個片化する工程と、を含む。
前記封止体を前記第二の支持シートに貼着する際、前記封止体は、前記外部端子電極を第二の支持シートに向けて貼着される。
前記封止体を前記第三の支持シートに貼着する際、前記封止体は、前記保護膜を前記第三の支持シートに向けて貼着される。
本実施形態に係る半導体装置の製造方法において、第一実施形態の半導体チップ貼着工程から外部端子電極接続工程までと同様の工程が実施される。
また、本実施形態に係る半導体装置の製造方法において、外部端子電極接続工程の後、第二実施形態の第二の支持シート貼着工程から保護膜形成工程までと同様の工程が実施される。
本実施形態に係る半導体装置の製造方法は、保護膜形成工程の後の工程が、第一実施形態及び第二実施形態と主に相違する。第三実施形態は、その他の点において第一実施形態及び第二実施形態と同様であるため、説明を省略又は簡略化する。
図６（図６Ａ及び図６Ｂ）は、本実施形態に係る半導体装置の製造方法の一例を示す図である。
（第三の支持シート貼着工程）
図６Ａには、保護膜６０Ａを形成した後に、封止体３を第二の支持シート７１から剥離して、第三の支持シート７２に貼着する工程（第三の支持シート貼着工程と称する場合がある。）を説明する断面概略図が示されている。
第三の支持シート貼着工程では、保護膜６０Ａを形成した封止体３を第三の支持シート７２に貼着する。封止体３は、保護膜６０Ａを第三の支持シート７２に向けて貼着される。本実施形態における第三の支持シート７２も、第一実施形態と同様、半導体装置の製造工程で使用されるダイシングシートであることが好ましい。本実施形態においても、リングフレームＲＦ２が貼着された第三の支持シート７２に封止体３を支持させることが好ましい。
（個片化工程）
図６Ｂには、第三の支持シート７２に貼着された封止体３を個片化する工程（個片化工程）を説明する断面概略図が示されている。
本実施形態においても、第一実施形態と同様に封止体３を個片化する。封止体３を個片化することで、半導体装置としての半導体パッケージ１が製造される。
本実施形態の半導体装置の製造方法は、半導体パッケージ１を、プリント配線基板等に実装する工程（実装工程と称する場合がある。）を含むことも好ましい。半導体パッケージ１は、素子裏面Ｗ２に保護膜６０Ａが付いたまま第三の支持シート７２からピックアップされる。
・実施形態の効果
本実施形態によれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態においても、第二実施形態と同様、支持基板剥離工程は、第二の支持シート７１に支持された封止体３に対して実施できるので、支持基板１０を封止体３から剥離し易くなる。
さらに、本実施形態においても、第二実施形態と同様、支持基板１０を剥離した後の封止体３は、第二の支持シート７１に支持されているので、保護膜形成層形成工程を実施し易い。
本実施形態によれば、第二の支持シート７１がダイシングシートとしての特性を有していない場合でも、ダイシングシートとしての第三の支持シート７２に封止体３を貼着することで封止体３を個片化し、半導体パッケージ１を得ることができる。
〔実施形態の変形〕
本発明は、前記実施形態に何ら限定されない。本発明は、本発明の目的を達成できる範囲で、前記実施形態を変形した態様などを含む。
前記実施形態に係る半導体装置の製造方法のいずれかにおいて、保護膜にレーザー印字する工程（レーザー印字工程と称する場合がある。）を実施してもよい。
レーザー印字はレーザーマーキング法により行われ、レーザー光の照射により保護膜の表面を削り取ることで保護膜に品番等をマーキングする。
レーザー印字工程においては、保護膜に、直接、レーザー光を照射してもよいし、支持シート越しにレーザー光を照射してもよい。
例えば、前記実施形態に係る半導体装置の製造方法のいずれかにおいては、レーザー印字工程は、保護膜を形成した後であって、支持シートに貼着された封止体を個片化する工程よりも前に実施することが好ましい。前記実施形態に係る半導体装置の製造方法のいずれかによれば封止体の反りが抑制できるため、レーザー印字工程を実施する場合にレーザー光の焦点が正確に定まり、精度よくマーキングできる。
前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかにおいて、支持基板剥離工程と保護膜形成層形成工程との間に、封止体の露出した素子裏面側を研削する工程（封止体研削工程と称する場合がある。）を実施してもよい。この研削工程を実施することにより、封止体の厚みを薄くすることができ、半導体装置の薄型化を図ることができる。封止体研削工程を実施した場合、封止体の研削面に保護膜形成層を形成する。
前記実施形態においては、支持基板１０に両面粘着シート２０を貼付し、両面粘着シート２０が有する第一の粘着剤層２２に半導体チップＣＰを貼着させる態様を例に挙げて説明したが、本発明はこのような態様に限定されない。
例えば、前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかにおいて、支持基板の表面に粘着剤層を形成し、この粘着剤層に半導体素子を貼着させてもよい。この場合の粘着剤層は、第一の粘着剤層２２と同様の粘着剤を含有していることが好ましい。
封止部材を用いて複数の半導体チップＣＰを封止する方法は、前記実施形態で説明した方法に限定されない。例えば、前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかにおいて、支持基板１０に支持された状態の複数の半導体チップＣＰを金型内に載置し、金型内に流動性を有する封止樹脂材料を注入し、封止樹脂材料を加熱硬化させて封止樹脂層を形成する方法を採用してもよい。
また、前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかにおいて、シート状の封止樹脂を複数の半導体チップＣＰの回路面Ｗ１を覆うように載置し、シート状の封止樹脂を半導体チップＣＰを覆うように載置し、封止樹脂を加熱硬化させて、封止樹脂層を形成する方法を採用してもよい。
シート状の封止樹脂を用いる場合には、真空ラミネート法により半導体チップＣＰを封止することが好ましい。
前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかの封止工程においては、封止部材３０で半導体チップＣＰの回路面Ｗ１側を覆ってもよい。この場合、封止体３の表面に半導体チップＣＰの接続端子Ｗ３を露出させる工程（接続端子露出工程と称する場合がある。）を実施する。
この接続端子露出工程では、半導体チップＣＰの回路面Ｗ１や接続端子Ｗ３を覆う封止体３の表面側の封止樹脂層の一部又は全体を除去して接続端子Ｗ３を露出させる。半導体チップＣＰの接続端子Ｗ３を露出させる方法は特に限定されない。半導体チップＣＰの接続端子Ｗ３を露出させる方法としては、例えば、封止樹脂層を研削して接続端子Ｗ３を露出させる方法、封止樹脂層をレーザー照射等の方法により除去して接続端子Ｗ３を露出させる方法、及び封止樹脂層をエッチング法により除去して接続端子Ｗ３を露出させる方法などが挙げられる。接続端子Ｗ３と、再配線層４及び外部端子電極５とが電気的に接続可能であれば、接続端子Ｗ３の全体を露出させてもよいし、接続端子Ｗ３の一部を露出させてもよい。
半導体パッケージは、前記実施形態、並びに実施形態の変形において説明した態様に限定されない。封止体における半導体素子の領域外に外部電極パッドをファンアウトさせ、当該外部電極パッドに外部端子電極を接続させたＦＯ－ＷＬＰ型の半導体パッケージであってもよい。
前記実施形態、並びに実施形態の変形では、封止体を半導体素子単位で個片化する態様を例に挙げて説明したが、本発明はこのような態様に限定されない。例えば、複数の半導体素子を含むように封止体を個片化することにより、複数の半導体素子を含んだ半導体パッケージを製造してもよい。
１…半導体パッケージ（半導体装置）、３…封止体、５…外部端子電極、１０…支持基板、２２…第一の粘着剤層（粘着剤層）、３０…封止部材、６０…保護膜形成層、６０Ａ…保護膜、７０…第一の支持シート、７１…第二の支持シート、７２…第三の支持シート、ＣＰ…半導体チップ（半導体素子）、Ｗ１…回路面、Ｗ２…素子裏面、Ｗ３…接続端子。

Claims (7)

  1. 回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
    前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
    外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
    前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
    露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
    前記保護膜形成層を硬化させて保護膜を形成する工程と、を含む、
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記保護膜を形成した後に、前記封止体を第一の支持シートに貼着する工程と、
    前記第一の支持シートに貼着された前記封止体を個片化する工程と、をさらに含む、
    ことを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記第一の支持シートは、ダイシングシートである、
    ことを特徴とする半導体装置の製造方法。
  4. 請求項２又は請求項３に記載の半導体装置の製造方法において、
    前記第一の支持シートは、基材フィルム及び粘着剤層を有する、
    ことを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において
    前記保護膜を前記第一の支持シートの前記粘着剤層に貼着する、
    ことを特徴とする半導体装置の製造方法。
  6. 請求項４又は請求項５に記載の半導体装置の製造方法において、
    前記第一の支持シートの前記粘着剤層の上に、リングフレームを載置し、前記リングフレームと前記第一の支持シートとを固定し、
    前記リングフレームの環形状の内側にて露出する前記粘着剤層を前記封止体の前記保護膜に押し当てて、前記第一の支持シートに前記封止体を固定する、
    ことを特徴とする半導体装置の製造方法。
  7. 請求項１～請求項６のいずれか一項に記載の半導体装置の製造方法において、
    前記保護膜形成層が、紫外線硬化型接着剤、及び熱硬化型接着剤の少なくともいずれか一種を含有する、
    ことを特徴とする半導体装置の製造方法。
JP2022096710A 2016-08-31 2022-06-15 半導体装置の製造方法 Active JP7317187B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016169152 2016-08-31
JP2016169152 2016-08-31
PCT/JP2017/027956 WO2018043008A1 (ja) 2016-08-31 2017-08-02 半導体装置の製造方法
JP2018537054A JP7096766B2 (ja) 2016-08-31 2017-08-02 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018537054A Division JP7096766B2 (ja) 2016-08-31 2017-08-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022123045A JP2022123045A (ja) 2022-08-23
JP7317187B2 true JP7317187B2 (ja) 2023-07-28

Family

ID=61301917

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018537054A Active JP7096766B2 (ja) 2016-08-31 2017-08-02 半導体装置の製造方法
JP2022096710A Active JP7317187B2 (ja) 2016-08-31 2022-06-15 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018537054A Active JP7096766B2 (ja) 2016-08-31 2017-08-02 半導体装置の製造方法

Country Status (5)

Country Link
JP (2) JP7096766B2 (ja)
KR (2) KR102385965B1 (ja)
CN (1) CN109463007B (ja)
TW (2) TWI773341B (ja)
WO (1) WO2018043008A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238301B2 (ja) * 2018-09-05 2023-03-14 株式会社レゾナック 材料の選定方法及びパネルの製造方法
JP7395898B2 (ja) * 2019-09-18 2023-12-12 大日本印刷株式会社 半導体多面付け基板用部材、半導体多面付け基板、および半導体部材
WO2022185489A1 (ja) * 2021-03-04 2022-09-09 昭和電工マテリアルズ株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332643A (ja) 2000-05-19 2001-11-30 Iep Technologies:Kk 半導体装置およびその製造方法
JP2006222164A (ja) 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2013128060A (ja) 2011-12-19 2013-06-27 Nitto Denko Corp 半導体装置の製造方法
JP2014197568A (ja) 2011-10-19 2014-10-16 パナソニック株式会社 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5718005B2 (ja) 2010-09-14 2015-05-13 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
US9082825B2 (en) * 2011-10-19 2015-07-14 Panasonic Corporation Manufacturing method for semiconductor package, semiconductor package, and semiconductor device
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN103887251B (zh) * 2014-04-02 2016-08-24 华进半导体封装先导技术研发中心有限公司 扇出型晶圆级封装结构及制造工艺
CN104103528A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体芯片封装工艺
JP6417142B2 (ja) * 2014-07-23 2018-10-31 株式会社ジェイデバイス 半導体装置及びその製造方法
CN204497228U (zh) * 2015-03-16 2015-07-22 苏州晶方半导体科技股份有限公司 芯片封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332643A (ja) 2000-05-19 2001-11-30 Iep Technologies:Kk 半導体装置およびその製造方法
JP2006222164A (ja) 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2014197568A (ja) 2011-10-19 2014-10-16 パナソニック株式会社 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
JP2013128060A (ja) 2011-12-19 2013-06-27 Nitto Denko Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI732921B (zh) 2021-07-11
JP7096766B2 (ja) 2022-07-06
TWI773341B (zh) 2022-08-01
CN109463007A (zh) 2019-03-12
KR20190045091A (ko) 2019-05-02
JPWO2018043008A1 (ja) 2019-06-24
KR20220045255A (ko) 2022-04-12
KR102487681B1 (ko) 2023-01-11
JP2022123045A (ja) 2022-08-23
TW202137340A (zh) 2021-10-01
KR102385965B1 (ko) 2022-04-12
TW201826405A (zh) 2018-07-16
WO2018043008A1 (ja) 2018-03-08
CN109463007B (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
JP7317187B2 (ja) 半導体装置の製造方法
JP5095113B2 (ja) 固体撮像装置の製造方法、及び固体撮像装置
KR100517075B1 (ko) 반도체 소자 제조 방법
TWI414027B (zh) 晶片尺寸封裝件及其製法
KR100693664B1 (ko) Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스
US8124471B2 (en) Method of post-mold grinding a semiconductor package
JP4757398B2 (ja) 半導体装置の製造方法
US8796076B2 (en) Stacked semiconductor devices and fabrication method/equipment for the same
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
TWI676210B (zh) 半導體裝置之製造方法
JPH11204551A (ja) 半導体装置の製造方法
JP6482866B2 (ja) 半導体装置の製造方法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
TWI421956B (zh) 晶片尺寸封裝件及其製法
KR20140107141A (ko) 반도체 칩의 제조 방법
KR20100066384A (ko) 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법
JP6698647B2 (ja) 半導体装置の製造方法
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
JP2000228465A (ja) 半導体装置及びその製造方法
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법
JP7243934B2 (ja) 半導体装置の製造方法
JP2010147358A (ja) 半導体装置の製造方法
JP2009027127A (ja) 大型パネルサイズ採用による半導体パッケージ製造方法
JP2010147356A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230718

R150 Certificate of patent or registration of utility model

Ref document number: 7317187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150