TW201826405A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW201826405A
TW201826405A TW106127072A TW106127072A TW201826405A TW 201826405 A TW201826405 A TW 201826405A TW 106127072 A TW106127072 A TW 106127072A TW 106127072 A TW106127072 A TW 106127072A TW 201826405 A TW201826405 A TW 201826405A
Authority
TW
Taiwan
Prior art keywords
sealing body
protective film
manufacturing
semiconductor
semiconductor device
Prior art date
Application number
TW106127072A
Other languages
English (en)
Other versions
TWI732921B (zh
Inventor
篠田智則
根本拓
中西勇人
Original Assignee
日商琳得科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商琳得科股份有限公司 filed Critical 日商琳得科股份有限公司
Publication of TW201826405A publication Critical patent/TW201826405A/zh
Application granted granted Critical
Publication of TWI732921B publication Critical patent/TWI732921B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

一種半導體裝置的製造方法，其特徵為包含： 　　將元件背面(W2)朝向黏著劑層，使具有電路面(W1)及前述元件背面(W2)之複數的半導體元件貼著於具有前述黏著劑層的支撐基板(10)的前述黏著劑層之工程； 　　將被貼著於支撐基板(10)的前述半導體元件密封，而形成密封體(3)之工程； 　　將外部端子電極形成於密封體(3)，而使被貼著於支撐基板(10)的前述半導體元件與前述外部端子電極電性連接之工程； 　　在使前述半導體元件與前述外部端子電極電性連接之後，從密封體(3)剝離支撐基板(10)，而使前述半導體元件的元件背面(W2)露出之工程； 　　在露出的前述半導體元件的元件背面(W2)形成硬化性的保護膜形成層之工程；及 　　使前述保護膜形成層硬化而形成保護膜之工程。

Description

半導體裝置的製造方法
本發明是有關半導體裝置的製造方法。
近年來，電子機器的小型化、輕量化、及高機能化進展。被搭載於電子機器的半導體裝置也被要求小型化、薄型化、及高密度化。半導體晶片(有時只稱晶片)是有被安裝於接近其大小的封裝的情形。如此的封裝亦有被稱為晶片規模封裝(Chip Scale Package；CSP)的情形。作為製造CSP的製程之一，可舉晶圓水準封裝(Wafer Level Package；WLP)。在WLP中是在藉由切割來使封裝小片化之前，在晶片電路形成面形成外部電極等，最後切割包含晶片的封裝晶圓，而使小片化。作為WLP是可舉扇入(Fan-In)型及扇出(Fan-Out)型。在扇出型的WLP(以下有時簡稱為FO-WLP)中，以能成為比晶片大小更大的領域之方式，使用密封構件來覆蓋半導體晶片，而形成半導體晶片密封體，不僅半導體晶片的電路面，在密封構件的表面領域中也形成再配線層或外部電極。 　　例如，在文獻1(日本特開2012-62372號公報)中記載有使用晶片暫時固定用的黏著膠帶的WLP等的製造方法。在文獻1的方法中，藉由將晶片的電路面朝向基板上的黏著膠帶的黏著劑層貼著的方式(有時稱為面朝下方式)來貼著晶片。 　　在文獻1的方法中，在樹脂密封晶片之後，從藉由樹脂來密封晶片而成的層(有時稱為晶片密封層)剝離黏著膠帶及基板，在露出的電路面形成電極。如此，在文獻1的方法中，由於在晶片電路面形成電極時，晶片密封層是未藉由基板來支撐，因此藉由伴隨密封樹脂的硬化之應力，恐有發生晶片密封層的彎曲之虞。一旦發生晶片密封層的彎曲，則難以在晶片電路面形成再配線層及電極。
本發明的目的是在於提供一種可抑制密封體的彎曲之半導體裝置的製造方法。 　　本發明之一形態的半導體裝置的製造方法的特徵是包含： 　　將元件背面朝向黏著劑層，使具有電路面及與前述電路面相反側的前述元件背面之複數的半導體元件貼著於具有前述黏著劑層的支撐基板的前述黏著劑層之工程； 　　將被貼著於前述支撐基板的前述半導體元件密封，而形成密封體之工程； 　　將外部端子電極形成於前述密封體，而使被貼著於前述支撐基板的前述半導體元件與前述外部端子電極電性連接之工程； 　　在使前述半導體元件與前述外部端子電極電性連接之後，從前述密封體剝離前述支撐基板，而使前述半導體元件的前述元件背面露出之工程； 　　在露出的前述半導體元件的前述元件背面形成硬化性的保護膜形成層之工程； 　　使前述保護膜形成層硬化而形成保護膜之工程。 　　在本發明之一形態的半導體裝置的製造方法中，較理想是更包含： 　　在形成前述保護膜之後，將前述密封體貼著於第一支撐薄板之工程；及 　　使被貼著於前述第一支撐薄板的前述密封體小片化之工程。 　　在本發明之一形態的半導體裝置的製造方法中，較理想是更包含： 　　使前述半導體元件與前述外部端子電極電性連接之後，從前述密封體剝離前述支撐基板之前，將前述密封體貼著於第二支撐薄板之工程， 　　將前述密封體的前述外部端子電極朝前述第二支撐薄板貼著。 　　在本發明之一形態的半導體裝置的製造方法中，較理想是將前述密封體貼著於前述第二支撐薄板，從前述密封體剝離前述支撐基板之後，在露出的前述半導體元件的前述元件背面形成前述保護膜形成層。 　　在本發明之一形態的半導體裝置的製造方法中，較理想是更包含： 　　在形成前述保護膜之後，使被貼著於前述第二支撐薄板的前述密封體小片化之工程。 　　在本發明之一形態的半導體裝置的製造方法中，較理想是更包含： 　　在形成前述保護膜之後，從前述第二支撐薄板剝離前述密封體，而貼著於第三支撐薄板之工程； 　　使被貼著於前述第三支撐薄板的前述密封體小片化之工程。 　　若根據本發明之一形態，則可提供一種能夠抑制密封體的彎曲之半導體裝置的製造方法。
[第一實施形態] 　　以下，說明有關本實施形態的半導體裝置的製造方法。 　　本實施形態的半導體裝置的製造方法是包含： 　　將元件背面朝向黏著劑層，使具有電路面及與前述電路面相反側的前述元件背面之複數的半導體元件貼著於具有前述黏著劑層的支撐基板的前述黏著劑層之工程； 　　將被貼著於前述支撐基板的前述半導體元件密封，而形成密封體之工程； 　　將外部端子電極形成於前述密封體，而使被貼著於前述支撐基板的前述半導體元件與前述外部端子電極電性連接之工程； 　　在使前述半導體元件與前述外部端子電極電性連接之後，從前述密封體剝離前述支撐基板，而使前述半導體元件的前述元件背面露出之工程； 　　在露出的前述半導體元件的前述元件背面形成硬化性的保護膜形成層之工程； 　　使前述保護膜形成層硬化而形成保護膜之工程； 　　在形成前述保護膜之後，將前述密封體貼著於第一支撐薄板之工程；及 　　使被貼著於前述第一支撐薄板的前述密封體小片化之工程。 　　圖1(圖1A、圖1B及圖1C)、圖2(圖2A、圖2B、圖2C及圖2D)及圖3(圖3A及圖3B)是表示本實施形態的半導體裝置的製造方法之一例的圖。 (半導體晶片貼著工程) 　　在圖1A及圖1B是表示說明使作為半導體元件的半導體晶片CP貼著於具有黏著劑層的支撐基板10的工程(有時稱為半導體晶片貼著工程)的剖面概略圖。另外，在圖1A是顯示有1個半導體晶片CP，但在本實施形態是如圖1B所示般使複數的半導體晶片CP貼著於黏著劑層。使半導體晶片CP貼著時，亦可使1個1個貼著，或使複數的半導體晶片CP同時貼著。 　　在本實施形態中，半導體晶片CP會被貼著於兩面黏著薄板20所具備的黏著劑層，該兩面黏著薄板20是被貼著於支撐基板10。 ･兩面黏著薄板 　　在圖4是表示兩面黏著薄板20的剖面概略圖。 　　兩面黏著薄板20是具有基材21、第一黏著劑層22及第二黏著劑層23。基材21是具有第一基材面211及與第一基材面211相反側的第二基材面212。 　　第一黏著劑層22是形成於第一基材面211。 　　第二黏著劑層23是形成於第二基材面212。 　　在本實施形態中，半導體晶片CP會被貼著於第一黏著劑層22，第二黏著劑層23會被貼著於支撐基板10。 　　如圖1所示般，在本實施形態所使用的半導體晶片CP是具有：設有連接端子W3的電路面W1，及與電路面W1相反側的元件背面W2。在本實施形態中，使元件背面W2貼著於第一黏著劑層22。如此，將電路面W1朝上來使貼著於第一黏著劑層22的方式，有時稱為面朝上方式。 　　第一黏著劑層22是含有黏著劑。在第一黏著劑層22中所含的黏著劑並未特別加以限定，可將各種種類的黏著劑適用於第一黏著劑層22。作為在第一黏著劑層22中所含的黏著劑，例如可舉由橡膠系、丙烯酸系、矽酮系、聚酯系、及聚氨酯系等所成的群來選擇的黏著劑。另外，黏著劑的種類是考慮用途及所被貼著的被著體的種類等來選擇。在第一黏著劑層22調配有能量線重合性化合物時，從支撐基板10側照射能量線至第一黏著劑層22，使能量線重合性化合物硬化。一旦使能量線重合性化合物硬化，則第一黏著劑層22的凝集力變高，可使第一黏著劑層22與半導體晶片CP之間的黏著力，及第一黏著劑層22與密封構件之間的黏著力降低或消失。例如可舉紫外線(UV)及電子線(EB)等作為能量線，較理想是紫外線。 　　第一黏著劑層22是亦可含有藉由加熱來發泡的發泡劑。此情況，藉由加熱來使發泡劑發泡，可使第一黏著劑層22與半導體晶片CP之間的黏著力，及第一黏著劑層22與密封構件之間的黏著力降低或消失。 　　第二黏著劑層23也含有黏著劑。在第二黏著劑層23中所含的黏著劑並未特別加以限定，只要是可固定支撐基板10與兩面黏著薄板20的材質即可。在第二黏著劑層23中所含的黏著劑是可因應所需從支撐基板10剝離兩面黏著薄板20之類的黏著劑為理想。 ･支撐基板 　　支撐基板10是用以支撐半導體晶片CP及密封體的基板。支撐基板10並無特別加以限定，只要是以能支撐半導體晶片CP及密封體的材質所形成即可。支撐基板10是以硬質材料所形成為理想。在本實施形態中，支撐基板10是玻璃製為理想。又，支撐基板10是硬質塑料薄膜製為理想。 (密封工程) 　　在圖1C是表示說明密封複數的半導體晶片CP的工程(有時稱為密封工程)的剖面概略圖。 　　使用密封構件30來密封複數的半導體晶片CP的方法並無特別加以限定。在本實施形態中，以半導體晶片CP的電路面W1側不會被密封構件30覆蓋的方式，使用密封構件30來密封，藉此形成密封體3。在複數的半導體晶片CP之間也充填有密封構件30。如圖1C所示般，在密封體3的表面中，半導體晶片CP的電路面W1及連接端子W3會露出。 　　密封構件30的材質是樹脂製為理想，例如可舉環氧樹脂等。在作為密封構件30使用的環氧樹脂中，例如亦可含有苯酚樹脂、彈性體、無機充填材及硬化促進劑等。例如，可使用液狀的密封樹脂來以半導體晶片CP的電路面W1側不會被密封構件30覆蓋的方式密封。 　　亦可在密封工程與其次的工程之間實施更使密封構件30硬化的工程(有時稱為追加的硬化工程)。在此工程中，可舉加熱密封樹脂層來使硬化促進的方法為例。另外，亦可不實施追加的硬化工程，藉由密封工程的加熱來使密封構件30充分地硬化。 (再配線層形成工程) 　　在圖2A是表示說明形成與半導體晶片CP電性連接的再配線層4的工程(有時稱為再配線層形成工程)的剖面概略圖。 　　在本實施形態中，使再配線層4與露出於密封體3的表面的連接端子W3電性連接。在本實施形態中是將再配線層4形成於電路面W1及密封體3的面之上。形成再配線層4的方法是可採用以往周知的方法。 　　再配線層4是具有用以使外部端子電極連接的外部電極焊墊41。在本實施形態中，複數的外部電極焊墊41會被形成於再配線層4的表面側。 (外部端子電極連接工程) 　　在圖2B是表示說明使外部端子電極5電性連接至再配線層4的工程(有時稱為外部端子電極連接工程)的剖面概略圖。藉由此外部端子電極連接工程，半導體晶片CP與外部端子電極5會被電性連接。 　　本實施形態是在外部電極焊墊41載置焊錫球等的外部端子電極5，藉由焊錫接合等來使外部端子電極5與外部電極焊墊41電性連接。焊錫球的材質並未特別加以限定。焊錫球的材質是例如可舉含鉛焊錫及無鉛焊錫等。 (支撐基板剝離工程) 　　在圖2C是表示說明從密封體3剝離支撐基板10而使半導體晶片CP的元件背面W2露出的工程(有時稱為支撐基板剝離工程)的剖面概略圖。 　　從密封體3剝離支撐基板10的方法並未特別加以限定。作為支撐基板剝離工程的方法是可舉在將支撐基板10從兩面黏著薄板20剝離之後，從密封體3剝離兩面黏著薄板20的方法。又，作為支撐基板剝離工程的方法是可舉將支撐基板10及兩面黏著薄板20設為一體來從密封體3剝離的方法。 　　在第一黏著劑層22中調配有能量線重合性化合物時，從支撐基板10側照射能量線至第一黏著劑層22，使能量線重合性化合物硬化。一旦使能量線重合性化合物硬化，則第一黏著劑層22的凝集力變高，可使第一黏著劑層22與密封體3之間的黏著力降低或消失。例如可舉紫外線(UV)及電子線(EB)等作為能量線，較理想是紫外線。使第一黏著劑層22與密封體3之間的黏著力降低或消失的方法是不限於能量線照射。作為使此黏著力降低的方法或消失的方法是例如可舉藉由加熱的方法、藉由加熱及能量線照射的方法、以及藉由冷卻的方法。 (保護膜形成層形成工程) 　　在圖2D是表示說明在露出的半導體晶片CP的元件背面W2形成硬化性的保護膜形成層60的工程(有時稱為保護膜形成層形成工程)的剖面概略圖。本實施形態是在密封體3的背面(與形成有再配線層4等的面相反側的面)側形成保護膜形成層60，藉此覆蓋元件背面W2。 　　作為本實施形態的保護膜形成層60是例如可使用熱硬化性及能量線硬化性的任一方的保護膜形成層。本實施形態的保護膜形成層60是使用含有從外部接受能量而硬化的硬化性的黏著劑組成物之材料來形成為理想。將含有該硬化性的黏著劑組成物之黏著薄板貼附於密封體3的背面，形成保護膜形成層60，而來覆蓋元件背面W2更為理想。 　　作為從外部供給的能量是例如可舉紫外線、電子線及熱等。保護膜形成層60是含有紫外線硬化型黏著劑及熱硬化型黏著劑的至少任一種為理想。保護膜形成層60是含有熱硬化型黏著劑的熱硬化性的層也為理想，含有紫外線硬化型黏著劑的紫外線硬化性的層也為理想。 　　形成保護膜形成層60之後，實施使保護膜形成層60硬化而形成保護膜60A(參照圖3A)的工程(有時稱為保護膜形成工程)。 (第一支撐薄板貼著工程) 　　在圖3A是表示說明使保護膜形成層60硬化而形成保護膜60A之後，在貼著有環框RF的第一支撐薄板70貼著密封體3的工程(有時稱為第一支撐薄板貼著工程)的剖面概略圖。 　　本實施形態的第一支撐薄板70是被使用在半導體裝置的製造工程之切割薄板為理想。作為切割薄板的第一支撐薄板70是具有基材薄膜及黏著劑層為理想。將保護膜60A朝向第一支撐薄板70的黏著劑層，而把密封體3貼著於第一支撐薄板70。此情況，在第一支撐薄板70的黏著劑層之上載置環框RF，輕輕推壓環框RF，將環框RF及第一支撐薄板70固定。然後，將在環框RF的環形狀的內側露出的黏著劑層推到密封體3的保護膜60A上，而把密封體3固定於第一支撐薄板70。 (小片化工程) 　　在圖3B是表示使被貼著於第一支撐薄板70的密封體3小片化的工程(有時稱為小片化工程)的剖面概略圖。 　　在本實施形態中，使密封體3以半導體晶片CP單位來小片化。使密封體3小片化的方法是未特別加以限定。作為小片化的方法是例如可舉使用切割鋸等的切斷手段來小片化的方法、及雷射照射法等。 　　藉由使密封體3小片化，作為半導體裝置的半導體封裝1會被製造。 　　本實施形態的半導體裝置的製造方法是包含將半導體封裝1安裝於印刷配線基板等的工程(有時稱為安裝工程)也為理想。半導體封裝1是在元件背面W2維持附有保護膜60A的情形下從第一支撐薄板70拾取。 ･實施形態的效果 　　若根據本實施形態，則由於在密封工程中，藉由支撐基板10來支撐半導體晶片CP，因此可抑制以密封構件30來密封半導體晶片CP時的彎曲。 　　若根據本實施形態，則可在維持以支撐基板10來支撐密封體3的情形下，實施再配線層形成工程及外部端子電極連接工程。一旦密封體彎曲，則密封體的表面彎曲，難以形成再配線層及外部端子電極，但由於密封體3的彎曲會被抑制，因此對於密封體3中的複數的半導體晶片CP可精度佳形成再配線層4及外部端子電極5。 　　又，由於密封體3是以支撐基板10所支撐，因此密封體3的操縱(handling)性會提升。特別是當半導體晶片CP的厚度及密封體3的厚度薄時，本實施形態的半導體元件的製造方法有效。 [第二實施形態] 　　其次，說明有關本發明的第二實施形態。 　　本實施形態的半導體裝置的製造方法是包含： 　　將元件背面朝向黏著劑層，使具有電路面及與前述電路面相反側的前述元件背面之複數的半導體元件貼著於具有前述黏著劑層的支撐基板的前述黏著劑層之工程； 　　將被貼著於前述支撐基板的前述半導體元件密封，而形成密封體之工程； 　　將外部端子電極形成於前述密封體，而使被貼著於前述支撐基板的前述半導體元件與前述外部端子電極電性連接之工程； 　　在使前述半導體元件與前述外部端子電極電性連接之後，將前述密封體貼著於前述第二支撐薄板之工程； 　　在將前述密封體貼著於前述第二支撐薄板之後，從前述密封體剝離前述支撐基板，而使前述半導體元件的前述元件背面露出之工程； 　　在露出的前述半導體元件的前述元件背面形成硬化性的保護膜形成層之工程； 　　使前述保護膜形成層硬化而形成保護膜之工程；及 　　使被貼著於前述第二支撐薄板的前述密封體小片化之工程。 　　前述密封體是使前述外部端子電極朝向第二支撐薄板來貼著於第二支撐薄板。 　　在本實施形態的半導體裝置的製造方法中，與從第一實施形態的半導體晶片貼著工程到外部端子電極連接工程為止同樣的工程會被實施。 　　本實施形態的半導體裝置的製造方法是主要外部端子電極連接工程的後的工程會與第一實施形態不同。第二實施形態是在其他的點與第一實施形態同樣，因此省略說明或簡略化。 　　圖5(圖5A、圖5B、圖5C及圖5D)是表示本實施形態的半導體裝置的製造方法之一例的圖。 (第二支撐薄板貼著工程) 　　在圖5A是表示說明使外部端子電極5電性連接至半導體晶片CP之後，從密封體3剝離支撐基板10之前，將密封體3貼著於第二支撐薄板71的工程(有時稱為第二支撐薄板貼著工程)的剖面概略圖。 　　在第二支撐薄板貼著工程中，將以支撐基板10所支撐的狀態的密封體3貼著於第二支撐薄板71。密封體3是將外部端子電極5朝向第二支撐薄板71而貼著。在本實施形態中也是第二支撐薄板71具有基材薄膜及黏著劑層為理想。在本實施形態中也是使密封體3支撐於貼著有環框RF的第二支撐薄板71為理想。又，第二支撐薄板71是被使用在半導體裝置的製造工程的切割薄板為理想。 (支撐基板剝離工程) 　　在圖5B是表示說明將密封體3貼著於第二支撐薄板71之後，從密封體3剝離支撐基板10而使半導體晶片CP的元件背面W2露出的工程(支撐基板剝離工程)的剖面概略圖。 　　在本實施形態中也是從密封體3剝離支撐基板10的方法未被特別加以限定。例如，可採用在第一實施形態說明的方法等。作為本實施形態的支撐基板剝離工程的方法是可舉在將支撐基板10從兩面黏著薄板20剝離之後，從密封體3剝離兩面黏著薄板20的方法。並且，作為本實施形態的支撐基板剝離工程的方法是可舉將支撐基板10及兩面黏著薄板20設為一體來從密封體3剝離的方法。 (保護膜形成層形成工程) 　　在圖5C是表示說明在露出的半導體晶片CP的元件背面W2形成硬化性的保護膜形成層60的工程(保護膜形成層形成工程)的剖面概略圖。 　　在本實施形態中是在被第二支撐薄板71支撐的密封體3形成保護膜形成層60。藉由在密封體3的背面(與形成有再配線層4等的面相反側的面)側形成保護膜形成層60，來覆蓋元件背面W2。 　　本實施形態的保護膜形成層60的形成方法是與第一實施形態的保護膜形成層60的情況同樣。當第二支撐薄板71為具備耐熱性時，因為可抑制熱硬化時的殘留應力的發生及殘膠等，所以保護膜形成層60是含有熱硬化型黏著劑的熱硬化性的層為理想。保護膜形成層60是含有紫外線硬化型黏著劑的紫外線硬化性的層為理想。 　　在本實施形態中也是實施使被第二支撐薄板71支撐的密封體3的保護膜形成層60硬化而形成保護膜60A(參照圖5D)的工程(保護膜形成工程)。使保護膜形成層60硬化的方法是與第一實施形態同樣。 (小片化工程) 　　在圖5D是表示說明被貼著於第二支撐薄板71的密封體3小片化的工程(小片化工程)的剖面概略圖。 　　在本實施形態中也與第一實施形態同樣地使密封體3小片化。藉由使密封體3小片化，作為半導體裝置的半導體封裝1會被製造。 　　本實施形態的半導體裝置的製造方法是包含將半導體封裝1安裝於印刷配線基板等的工程(有時稱為安裝工程)也為理想。半導體封裝1是在元件背面W2維持附有保護膜60A的情形下從第二支撐薄板71拾取。 ･實施形態的效果 　　若根據本實施形態，則可取得與第一實施形態同樣的效果。 　　而且，若根據本實施形態，則由於支撐基板剝離工程是可對於被第二支撐薄板71支撐的密封體3實施，因此可容易從密封體3剝離支撐基板10。 　　而且，若根據本實施形態，則由於剝離支撐基板10後的密封體3是被第二支撐薄板71支撐，因此容易實施保護膜形成層形成工程。 　　當第二支撐薄板71為切割薄板時，從支撐基板剝離工程到小片化工程，由於可在維持以第二支撐薄板71來支撐密封體3的情形下實施，因此可使半導體裝置的製造工程簡略化。 [第三實施形態] 　　其次，說明有關本發明的第三實施形態。 　　本實施形態的半導體裝置的製造方法是包含： 　　將元件背面朝向黏著劑層，使具有電路面及與前述電路面相反側的前述元件背面之複數的半導體元件貼著於具有前述黏著劑層的支撐基板的前述黏著劑層之工程； 　　將被貼著於前述支撐基板的前述半導體元件密封，而形成密封體之工程； 　　將外部端子電極形成於前述密封體，而使被貼著於前述支撐基板的前述半導體元件與前述外部端子電極電性連接之工程； 　　在使前述半導體元件與前述外部端子電極電性連接之後，將前述密封體貼著於前述第二支撐薄板之工程； 　　在將前述密封體貼著於前述第二支撐薄板之後，從前述密封體剝離前述支撐基板，而使前述半導體元件的前述元件背面露出之工程； 　　在露出的前述半導體元件的前述元件背面形成硬化性的保護膜形成層之工程； 　　使前述保護膜形成層硬化而形成保護膜之工程； 　　在形成前述保護膜之後，從前述第二支撐薄板剝離前述密封體，而貼著於第三支撐薄板之工程；及 　　使被貼著於前述第三支撐薄板的前述密封體小片化之工程。 　　將前述密封體貼著於前述第二支撐薄板時，前述密封體是將前述外部端子電極朝向第二支撐薄板而貼著。 　　將前述密封體貼著於前述第三支撐薄板時，前述密封體是將前述保護膜朝向前述第三支撐薄板而貼著。 　　在本實施形態的半導體裝置的製造方法中，與從第一實施形態的半導體晶片貼著工程到外部端子電極連接工程為止同樣的工程會被實施。 　　並且，在本實施形態的半導體裝置的製造方法中，外部端子電極連接工程之後，與從第二實施形態的第二支撐薄板貼著工程到保護膜形成工程為止同樣的工程會被實施。 　　本實施形態的半導體裝置的製造方法主要是保護膜形成工程之後的工程會與第一實施形態及第二實施形態不同。由於第三實施形態在其他的點是與第一實施形態及第二實施形態同樣，因此將說明省略或簡略化。 　　圖6(圖6A及圖6B)是表示本實施形態的半導體裝置的製造方法之一例的圖。 (第三支撐薄板貼著工程) 　　在圖6A是表示說明在形成保護膜60A之後，從第二支撐薄板71剝離密封體3，而貼著於第三支撐薄板72的工程(有時稱為第三支撐薄板貼著工程)的剖面概略圖。 　　在第三支撐薄板貼著工程中，將形成保護膜60A後的密封體3貼著於第三支撐薄板72。密封體3是將保護膜60A朝向第三支撐薄板72而貼著。本實施形態的第三支撐薄板72也是與第一實施形態同樣，被使用在半導體裝置的製造工程的切割薄板為理想。在本實施形態中也是使密封體3支撐於貼著有環框RF2的第三支撐薄板72為理想。 (小片化工程) 　　在圖6B是表示說明使被貼著於第三支撐薄板72的密封體3小片化的工程(小片化工程)的剖面概略圖。 　　在本實施形態中也與第一實施形態同樣地使密封體3小片化。藉由使密封體3小片化，作為半導體裝置的半導體封裝1會被製造。 　　本實施形態的半導體裝置的製造方法是包含將半導體封裝1安裝於印刷配線基板等的工程(有時稱為安裝工程)也為理想。 　　半導體封裝1是在元件背面W2維持附有保護膜60A的情形下從第三支撐薄板72拾取。 ･實施形態的效果 　　若根據本實施形態，則取得與第一實施形態同樣的效果。 　　而且，在本實施形態中也是與第二實施形態同樣，由於支撐基板剝離工程是可對於被第二支撐薄板71支撐的密封體3實施，因此可容易從密封體3剝離支撐基板10。 　　而且，在本實施形態中也是與第二實施形態同樣，由於剝離支撐基板10後的密封體3是被第二支撐薄板71支撐，因此可容易實施保護膜形成層形成工程。 　　若根據本實施形態，則即使第二支撐薄板71未具有作為切割薄板的特性，還是可藉由在作為切割薄板的第三支撐薄板72貼著密封體3，來使密封體3小片化，可取得半導體封裝1。 [實施形態的變形] 　　本發明是不限於前述實施形態。本發明是包含在可達成本發明的目的之範圍將前述實施形態變形後的形態等。 　　在前述實施形態的半導體裝置的製造方法的任一中，亦可實施雷射印字於保護膜的工程(有時稱雷射印字工程)。 　　雷射印字是藉由雷射標記法來進行，藉由雷射光的照射來削掉保護膜的表面，藉此在保護膜標記產品的編號等。 　　在雷射印字工程中，亦可直接照射雷射光至保護膜，或隔著支撐薄板照射雷射光。 　　例如，在前述實施形態的半導體裝置的製造方法的任一中，雷射印字工程是在形成保護膜之後，比使被貼著於支撐薄板的密封體小片化的工程更前面實施為理想。若根據前述實施形態的半導體裝置的製造方法的任一，則可抑制密封體的彎曲，因此在實施雷射印字工程時，雷射光的焦點會正確地確定，可精度佳標記。 　　在前述實施形態的半導體裝置的製造方法及實施形態的變形的半導體裝置的製造方法的任一中，亦可在支撐基板剝離工程與保護膜形成層形成工程之間實施將密封體的露出的元件背面側研削的工程(有時稱為密封體研削工程)。藉由實施此研削工程，可將密封體的厚度形成薄，可謀求半導體裝置的薄型化。實施密封體研削工程時，在密封體的研削面形成保護膜形成層。 　　在前述實施形態中，是舉在支撐基板10貼附兩面黏著薄板20，使半導體晶片CP貼著於兩面黏著薄板20所具有的第一黏著劑層22的形態為例進行說明，但本發明是不限於如此的形態。 　　例如，在前述實施形態的半導體裝置的製造方法及實施形態的變形的半導體裝置的製造方法的任一中，亦可在支撐基板的表面形成黏著劑層，使半導體元件貼著於此黏著劑層。此情況的黏著劑層是含有與第一黏著劑層22同樣的黏著劑為理想。 　　利用密封構件來密封複數的半導體晶片CP的方法是不限於在前述實施形態說明的方法。例如，在前述實施形態的半導體裝置的製造方法及實施形態的變形的半導體裝置的製造方法的任一中，亦可採用將被支撐於支撐基板10的狀態的複數的半導體晶片CP載置於金屬模具內，在金屬模具內注入具有流動性的密封樹脂材料，使密封樹脂材料加熱硬化而形成密封樹脂層的方法。 　　並且，在前述實施形態的半導體裝置的製造方法及實施形態的變形的半導體裝置的製造方法的任一中，亦可採用將薄板狀的密封樹脂載置成覆蓋複數的半導體晶片CP的電路面W1，將薄板狀的密封樹脂載置成覆蓋半導體晶片CP，使密封樹脂加熱硬化，而形成密封樹脂層的方法。 　　在使用薄板狀的密封樹脂時，是藉由真空層壓法來密封半導體晶片CP為理想。 　　在前述實施形態的半導體裝置的製造方法及實施形態的變形的半導體裝置的製造方法的任一密封工程中，亦可用密封構件30來覆蓋半導體晶片CP的電路面W1側。此情況，實行使半導體晶片CP的連接端子W3露出於密封體3的表面的工程(有時稱為連接端子露出工程)。 　　在此連接端子露出工程中，除去覆蓋半導體晶片CP的電路面W1或連接端子W3的密封體3的表面側的密封樹脂層的一部分或全體來使連接端子W3露出。使半導體晶片CP的連接端子W3露出的方法並未被特別加以限定。作為使半導體晶片CP的連接端子W3露出的方法是例如可舉將密封樹脂層研削而使連接端子W3露出的方法，藉由雷射照射等的方法來除去密封樹脂層而使連接端子W3露出的方法，及藉由蝕刻法來除去密封樹脂層而使連接端子W3露出的方法等。只要連接端子W3與再配線層4及外部端子電極5能夠電性連接，亦可使連接端子W3的全體露出，或使連接端子W3的一部分露出。 　　半導體封裝是不限於在前述實施形態及實施形態的變形中說明的形態。亦可為使外部電極焊墊扇出於密封體的半導體元件的領域外，使外部端子電極連接至該外部電極焊墊的FO-WLP型的半導體封裝。 　　在前述實施形態及實施形態的變形是舉以半導體元件單位來使密封體小片化的形態為例進行說明，但本發明並非限於如此的形態。例如，亦可如包含複數的半導體元件之方式使密封體小片化，藉此製造包含複數的半導體元件的半導體封裝。
1‧‧‧半導體封裝
3‧‧‧密封體
4‧‧‧再配線層
5‧‧‧外部端子電極
10‧‧‧支撐基板
20‧‧‧兩面黏著薄板
21‧‧‧基材
22‧‧‧第一黏著劑層
23‧‧‧第二黏著劑層
30‧‧‧密封構件
41‧‧‧外部電極焊墊
60‧‧‧保護膜形成層
60A‧‧‧保護膜
70‧‧‧第一支撐薄板
71‧‧‧第二支撐薄板
72‧‧‧第三支撐薄板
211‧‧‧第一基材面
212‧‧‧第二基材面
CP‧‧‧半導體晶片
W1‧‧‧電路面
W2‧‧‧元件背面
W3‧‧‧連接端子
RF‧‧‧環框
圖1A是說明第一實施形態的半導體裝置的製造方法的剖面圖。 　　圖1B是說明第一實施形態的半導體裝置的製造方法的剖面圖。 　　圖1C是說明第一實施形態的半導體裝置的製造方法的剖面圖。 　　圖2A是接續於圖1A、圖1B及圖1C，說明第一實施形態的製造方法的剖面圖。 　　圖2B是接續於圖1A、圖1B及圖1C，說明第一實施形態的製造方法的剖面圖。 　　圖2C是接續於圖1A、圖1B及圖1C，說明第一實施形態的製造方法的剖面圖。 　　圖2D是接續於圖1A、圖1B及圖1C，說明第一實施形態的製造方法的剖面圖。 　　圖3A是接續於圖2A、圖2B、圖2C及圖2D，說明第一實施形態的製造方法的剖面圖。 　　圖3B是接續於圖2A、圖2B、圖2C及圖2D，說明第一實施形態的製造方法的剖面圖。 　　圖4是使用在第一實施形態的兩面黏著薄板的剖面圖。 　　圖5A是說明第二實施形態的半導體裝置的製造方法的剖面圖。 　　圖5B是說明第二實施形態的半導體裝置的製造方法的剖面圖。 　　圖5C是說明第二實施形態的半導體裝置的製造方法的剖面圖。 　　圖5D是說明第二實施形態的半導體裝置的製造方法的剖面圖。 　　圖6A是說明第三實施形態的半導體裝置的製造方法的剖面圖。 　　圖6B是說明第三實施形態的半導體裝置的製造方法的剖面圖。

Claims (6)

  1. 一種半導體裝置的製造方法，其特徵為包含： 　　將元件背面朝向黏著劑層，使具有電路面及與前述電路面相反側的前述元件背面之複數的半導體元件貼著於具有前述黏著劑層的支撐基板的前述黏著劑層之工程； 　　將被貼著於前述支撐基板的前述半導體元件密封，而形成密封體之工程； 　　將外部端子電極形成於前述密封體，而使被貼著於前述支撐基板的前述半導體元件與前述外部端子電極電性連接之工程； 　　在使前述半導體元件與前述外部端子電極電性連接之後，從前述密封體剝離前述支撐基板，而使前述半導體元件的前述元件背面露出之工程； 　　在露出的前述半導體元件的前述元件背面形成硬化性的保護膜形成層之工程； 　　使前述保護膜形成層硬化而形成保護膜之工程。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，更包含： 　　在形成前述保護膜之後，將前述密封體貼著於第一支撐薄板之工程；及 　　使被貼著於前述第一支撐薄板的前述密封體小片化之工程。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中，更包含： 　　使前述半導體元件與前述外部端子電極電性連接之後，從前述密封體剝離前述支撐基板之前，將前述密封體貼著於第二支撐薄板之工程， 　　將前述密封體的前述外部端子電極朝前述第二支撐薄板貼著。
  4. 如申請專利範圍第3項之半導體裝置的製造方法，其中，將前述密封體貼著於前述第二支撐薄板，從前述密封體剝離前述支撐基板之後，在露出的前述半導體元件的前述元件背面形成前述保護膜形成層。
  5. 如申請專利範圍第4項之半導體裝置的製造方法，其中，更包含： 　　在形成前述保護膜之後，使被貼著於前述第二支撐薄板的前述密封體小片化之工程。
  6. 如申請專利範圍第4項之半導體裝置的製造方法，其中，更包含： 　　在形成前述保護膜之後，從前述第二支撐薄板剝離前述密封體，而貼著於第三支撐薄板之工程； 　　使被貼著於前述第三支撐薄板的前述密封體小片化之工程。
TW106127072A 2016-08-31 2017-08-10 半導體裝置的製造方法 TWI732921B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016169152 2016-08-31
JP2016-169152 2016-08-31

Publications (2)

Publication Number Publication Date
TW201826405A true TW201826405A (zh) 2018-07-16
TWI732921B TWI732921B (zh) 2021-07-11

Family

ID=61301917

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106127072A TWI732921B (zh) 2016-08-31 2017-08-10 半導體裝置的製造方法
TW110119011A TWI773341B (zh) 2016-08-31 2017-08-10 半導體裝置的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110119011A TWI773341B (zh) 2016-08-31 2017-08-10 半導體裝置的製造方法

Country Status (5)

Country Link
JP (2) JP7096766B2 (zh)
KR (2) KR102385965B1 (zh)
CN (1) CN109463007B (zh)
TW (2) TWI732921B (zh)
WO (1) WO2018043008A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238301B2 (ja) * 2018-09-05 2023-03-14 株式会社レゾナック 材料の選定方法及びパネルの製造方法
JP7395898B2 (ja) 2019-09-18 2023-12-12 大日本印刷株式会社 半導体多面付け基板用部材、半導体多面付け基板、および半導体部材
WO2022185489A1 (ja) * 2021-03-04 2022-09-09 昭和電工マテリアルズ株式会社 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
JP3455948B2 (ja) * 2000-05-19 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5718005B2 (ja) 2010-09-14 2015-05-13 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
WO2013057949A2 (en) * 2011-10-19 2013-04-25 Panasonic Corporation Manufacturing method for semiconductor package, semiconductor package, and semiconductor device
JP2014197568A (ja) * 2011-10-19 2014-10-16 パナソニック株式会社 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
JP5892780B2 (ja) * 2011-12-19 2016-03-23 日東電工株式会社 半導体装置の製造方法
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN103887251B (zh) * 2014-04-02 2016-08-24 华进半导体封装先导技术研发中心有限公司 扇出型晶圆级封装结构及制造工艺
CN104103528A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体芯片封装工艺
JP6417142B2 (ja) * 2014-07-23 2018-10-31 株式会社ジェイデバイス 半導体装置及びその製造方法
CN204497228U (zh) * 2015-03-16 2015-07-22 苏州晶方半导体科技股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
KR102487681B1 (ko) 2023-01-11
TWI773341B (zh) 2022-08-01
KR20220045255A (ko) 2022-04-12
KR102385965B1 (ko) 2022-04-12
JP2022123045A (ja) 2022-08-23
CN109463007A (zh) 2019-03-12
JPWO2018043008A1 (ja) 2019-06-24
TW202137340A (zh) 2021-10-01
JP7317187B2 (ja) 2023-07-28
JP7096766B2 (ja) 2022-07-06
WO2018043008A1 (ja) 2018-03-08
KR20190045091A (ko) 2019-05-02
CN109463007B (zh) 2022-11-08
TWI732921B (zh) 2021-07-11

Similar Documents

Publication Publication Date Title
JP7317187B2 (ja) 半導体装置の製造方法
US8796076B2 (en) Stacked semiconductor devices and fabrication method/equipment for the same
JP2004207306A (ja) 半導体装置およびその製造方法
JP2005064499A (ja) 半導体素子製造方法
TWI521585B (zh) Semiconductor device and manufacturing method thereof
JPH11204551A (ja) 半導体装置の製造方法
US20100144097A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP2011159694A (ja) 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いるダイシングフィルム一体型チップ保護フィルム
US20100144096A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
TWI646616B (zh) 半導體用保護膜、半導體裝置以及複合片
JP4862986B2 (ja) 半導体装置の製造方法
JP6438791B2 (ja) 半導体装置の製造方法
KR100608185B1 (ko) 반도체 장치 및 그 제조 방법
JP7226664B2 (ja) 半導体装置の製造方法
JP7226669B2 (ja) 半導体装置の製造方法
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법
JP2010147358A (ja) 半導体装置の製造方法
JP2008130705A (ja) 半導体装置の製造方法
JP2010147293A (ja) 半導体装置の製造方法
JP2010147353A (ja) 半導体装置の製造方法
JP2010147356A (ja) 半導体装置の製造方法
JP2009187969A (ja) 基板の加工方法