JP2009187969A - 基板の加工方法 - Google Patents

基板の加工方法 Download PDF

Info

Publication number
JP2009187969A
JP2009187969A JP2008022994A JP2008022994A JP2009187969A JP 2009187969 A JP2009187969 A JP 2009187969A JP 2008022994 A JP2008022994 A JP 2008022994A JP 2008022994 A JP2008022994 A JP 2008022994A JP 2009187969 A JP2009187969 A JP 2009187969A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor wafer
holding
semiconductor
holding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008022994A
Other languages
English (en)
Inventor
Kiyofumi Tanaka
清文 田中
Hajime Tsujihana
一 辻葩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd, Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP2008022994A priority Critical patent/JP2009187969A/ja
Publication of JP2009187969A publication Critical patent/JP2009187969A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】基板の薄化と必要な剛性確保を両立でき、使用の度に接着剤等を塗布する必要性を排除し、基板に悪影響を及ぼすおそれが少なく、しかも、環境に対する負荷の少ない基板の加工方法を提供する。
【解決手段】薄化された半導体ウェーハ1を、耐熱性を有する保持治具10の変形可能な保持層14に粘着保持させ、この半導体ウェーハ1に複数の半導体チップ24をダイアタッチ材25を介して積層し、これらを所定の温度環境下に配置してダイアタッチ材25の硬化により半導体ウェーハ1と複数の半導体チップ24とを接着させ、その後、保持治具10の保持層14を変形させて半導体ウェーハ1を取り外す。薄化した半導体ウェーハ1と保持治具10を一体化するので、必要な剛性を確保でき、ハンドリング、加熱時の保持、冷却作業に支障を来たすことがない。
【選択図】図7

Description

本発明は、半導体ウェーハ等の基板に半導体チップをダイアタッチ材を介して接着する基板の加工方法に関するものである。
従来、半導体ウェーハ等の基板に半導体チップをダイアタッチ材を介して接着する場合には、図示しない半導体ウェーハにフィルム状あるいはペースト状のダイアタッチ材を積層して半導体ウェーハを個片化することにより半導体チップとし、実装基板あるいは半導体ウェーハからなる基板に個片化した半導体チップをダイアタッチ材を介して積層し、その後、これらを所定の温度環境下、具体的には150℃の環境下に1時間放置してダイアタッチ材を完全に硬化させることにより基板と半導体チップとを接着している(特許文献1、2参照)。
従来の半導体ウェーハは、φ200mmの場合には725μmの厚さ、φ300mmの場合には775μmの厚肉に形成され、ハンドリング、加熱時の保持、冷却作業に支障を来たさないよう剛性が付与されている。
しかしながら、近年の半導体ウェーハは、半導体パッケージに軽薄短小化が要求されている関係上、従来よりも薄化が強く求められている。具体的には、DRAM等のメモリ容量増加のため、複数枚の半導体ウェーハを積層する手法が多用されている関係上、一枚の半導体ウェーハには、従来の50〜100μmの薄さに対して25μmの薄さが求められている。この場合、半導体ウェーハは、薄化を実現することができるものの、必要な剛性に欠けることになるので、ハンドリング、加熱時の保持、冷却作業に支障を来たすという問題が新たに生じる。
このような問題を解消する手段として、ガラス等の硬質基板上にレジスト等の接着剤を塗布して半導体ウェーハを載置し、この状態で半導体ウェーハをバックグラインドしてダイアタッチ材を形成するとともに、ダイシングテープ等を貼り合わせてダイシングし、個片化した半導体チップを実装基板あるいは別の半導体ウェーハからなる基板に載置し、ダイアタッチ材を加熱して硬化させる方法が提案されている。
特開2006‐255926号公報 特開2003‐273138号公報
しかし、係る方法を採用する場合には、ガラス等の硬質基板を繰り返し使用することができるものの、使用の度に接着剤を塗布しなければならない。また、半導体ウェーハのバックグラインド後に接着剤を溶剤を用いて剥離しなければならず、半導体ウェーハの回路に悪影響を及ぼすおそれがあり、しかも、環境に対する負荷が大きいという問題がある。
本発明は上記に鑑みなされたもので、基板の薄化と必要な剛性確保とを両立することができ、使用の度に接着剤等を塗布する必要性を排除し、基板に悪影響を及ぼすおそれが少なく、しかも、環境に対する負荷の少ない基板の加工方法を提供することを目的としている。
本発明においては上記課題を解決するため、基板に半導体チップをダイアタッチ材を介して接着する基板の加工方法であって、
薄化された基板を、耐熱性を有する保持治具の変形可能な保持層に粘着保持させ、この基板に半導体チップをダイアタッチ材を介して積層し、これらを所定の温度環境下に配置してダイアタッチ材の硬化により基板と半導体チップとを接着させ、その後、保持治具の保持層を変形させて基板を取り外すことを特徴としている。
なお、基板に接着された半導体チップを、フレームの中空部を覆うテープに粘着し、保持治具の保持層を変形させて基板を取り外し、半導体チップに応じて基板を分割することができる。
また、保持治具は、耐熱性を有する基材の表面の凹み穴内に配列された複数の突起を耐熱性の保持層により被覆し、基材に、凹み穴に連通(通し連なる)する排気孔を設けると良い。
ここで、特許請求の範囲における基板には、各種の実装基板、液晶基板、半導体ウェーハ(例えばφ200、300、450mm)が含まれる。半導体チップは、単数複数を特に問うものではない。ダイアタッチ材は、基板と半導体チップとを接着する接着機能を有するのであれば、フィルム状でも良いし、ペースト状でも良く、エポキシ系やシリコーン系の材質等に限定されるものではない。
本発明によれば、基板の薄化と必要な剛性確保とを両立することができるという効果がある。また、使用の度に接着剤等を塗布する必要性を排除し、基板に悪影響を及ぼすおそれが少なく、しかも、環境に対する負荷を減少させることができる。
また、基板に接着された半導体チップを、フレームの中空部を覆うテープに粘着し、保持治具の保持層を変形させて基板を取り外し、半導体チップに応じて基板を分割すれば、基板が半導体ウェーハの場合、半導体のパッケージング工程に移載する積層個片チップを得ることができる。
さらに、耐熱性を有する基材の表面の凹み穴内に配列された複数の突起を耐熱性の保持層により被覆し、基材に、凹み穴に連通する排気孔を設ければ、凹み穴内の気体を排気孔から外部に排気することにより、保持層が変形して保持状態の基板との間に気体流入用の隙間を形成し、保持層から基板を取り外すことができる。
以下、図面を参照して本発明に係る基板の加工方法の好ましい実施形態を説明すると、本実施形態における基板の加工方法は、図1ないし図15に示すように、薄化された半導体ウェーハ1を、耐熱性を有する保持治具10の保持層14に粘着保持させ、この半導体ウェーハ1に複数の半導体チップ24をダイアタッチ材25を介して積層し、これらを所定の温度環境下に配置してダイアタッチ材25の硬化により半導体ウェーハ1と複数の半導体チップ24とを接着させ、その後、保持治具10の保持層14を変形させて半導体ウェーハ1を取り外すようにしている。
半導体ウェーハ1は、図1に示すように、例えばφ200mmあるいはφ300mmのシリコンウェーハからなり、表面に所定の回路パターンが形成されており、裏面がバックグラインド装置によりバックグラインドされることにより25μm程度の薄さに薄化される。この半導体ウェーハ1の表面には、半導体ウェーハ1の薄化の前に、回路パターンを保護する保護シート2が着脱自在に粘着される。また、半導体ウェーハ1の裏面は、バックグラインド装置により粗研削と仕上げ研削とが順次施され、エッチング又はポリッシュでダメージ層が除去されることによりバックグラインドされる。
保持治具10は、図1に示すように、耐熱性や剛性を有する薄い基材11を備え、この基材11の平坦な表面に平面円形の凹み穴12が穿孔されてその内部には複数の突起13が配列形成されており、基材11の表面周縁部には、凹み穴12や複数の突起13を被覆する耐熱性の保持層14が弾性変形可能に接着される。
保持治具10の基材11は、例えばガラス、PPS等の耐熱性の結晶性樹脂、フェノール等の熱硬化性樹脂を使用して半導体ウェーハ1や保持層14よりも拡径の平面円形に形成され、凹み穴12に連通する排気孔15が厚さ方向に穿孔されており、この排気孔15に真空ポンプ16が着脱自在に接続される。
複数の突起13は、間隔をおいて形成され、各突起13が円柱形や円錐台形等に形成されており、この突起13の平坦な上面に保持層14が耐熱性の接着剤を介して接着される。保持層14は、耐熱性を有する所定の薄いエラストマー(例えば、シリコーンゴムやフッ素ゴム等)を使用して半導体ウェーハ1よりも拡径の平面円形に形成され、平坦な状態で半導体ウェーハ1の保護シート2に密着するとともに、真空ポンプ16の駆動に基づき複数の突起13に応じて凹凸に変形し、半導体ウェーハ1との密着を解除する。
上記において、半導体ウェーハ1に複数の半導体チップ24をダイアタッチ材25を介して積層接着する場合には、先ず、バックグラインド装置により25μm程度に薄化された半導体ウェーハ1の保護シート2を多孔質の吸着プレート20に真空吸着して半導体ウェーハ1の裏面を露出させ、この半導体ウェーハ1の裏面に搬送用の吸着パッド21を上方から真空吸着し(図2参照)、この吸着パッド21により半導体ウェーハ1を耐熱性の保持治具10に搬送してその保持層14上に粘着保持させる(図3参照)。
こうして保持治具10の保持層14に半導体ウェーハ1を保持させたら、半導体ウェーハ1と吸着パッド21の真空吸着を解除(図4参照)し、半導体ウェーハ1と一体化した保持治具10を搬送用のアーム22によりフロントオープンの収納ケース23に搬送して収納・保管する(図5参照)。
次いで、半導体ウェーハ1と一体化した保持治具10を収納ケース23から選択的に取り出し(図5、図6参照)、半導体ウェーハ1上に複数の半導体チップ24を耐熱性のダイアタッチ材25を介して積層(図7参照)し、これらを所定の温度環境、具体的には、加熱オーブン26の150℃の環境下に1時間放置してダイアタッチ材25の接着成分の硬化により半導体ウェーハ1と各半導体チップ24とを完全に接着させる(図8参照)。
こうして完全に接着したら、半導体ウェーハ1に複数の半導体チップ24を積層接着してウェーハのマウント工程に移載することができる(図9参照)。ダイアタッチ材25としては、例えば粘着性を有する専用のダイアタッチフィルム(DAF)等が好適に使用される。
次に、上記半導体ウェーハ1を使用して積層個片チップ33を形成する場合には、先ず、半導体ウェーハ1に接着された複数の半導体チップ24を、テープフレーム30の中空部を覆うダイシングテープ31に粘着(図10参照)し、保持治具10の排気孔15に真空ポンプ16を接続・駆動して(図11参照)保持層14を凹凸に変形させ、保持層14から密着していた半導体ウェーハ1を取り外す(図12参照)。
保持治具10から半導体ウェーハ1を取り外したら、テープフレーム30を上下逆に反転させて半導体ウェーハ1の表面から保護シート2を剥離し(図13参照)、各半導体チップ24の大きさや数に応じて半導体ウェーハ1をダイサーのブレード32で切断して複数の積層個片チップ33を形成すれば、(図14、図15参照)、ダイシングテープ31から剥離した積層個片チップ33をパッケージング工程に移載することができる(図15参照)。
上記によれば、25μm程度の厚さに薄化した半導体ウェーハ1を剛性の保持治具10と一体化するので、必要な剛性を容易に確保することができ、ハンドリング、加熱時の保持、冷却作業に何ら支障を来たすことがない。また、ガラス等の硬質基板を使用する必要性が全くないので、使用の度に接着剤を塗布する必要がなく、作業の円滑化や簡素化等を図ることができる。
また、半導体ウェーハ1のバックグラインド後に接着剤を溶剤を介し剥離する必要性がないので、半導体ウェーハ1の回路に何ら悪影響を及ぼすおそれがなく、環境に対する負荷を低減することができる。さらに、耐熱性を有する保持治具10を使用するので、上記したDAFの加熱硬化工程においても、保持治具10の損傷、変形、割れ等を確実に防止することができる。
なお、上記実施形態では半導体ウェーハ1に保護シート2を粘着したが、半導体ウェーハ1から保護シート2を剥離した後、半導体ウェーハ1に半導体チップ24をダイアタッチ材25を介して積層しても良い。また、保持治具10の保持層14に負圧を利用して半導体ウェーハ1を保持させても良いが、保持層14に半導体ウェーハ1をローラを用いて保持させても良い。
本発明に係る基板の加工方法の実施形態における保持治具を模式的に示す断面説明図である。 本発明に係る基板の加工方法の実施形態における半導体ウェーハに吸着パッドを真空吸着する状態を模式的に示す説明図である。 図2の吸着パッドにより半導体ウェーハを保持治具に搬送して保持層に保持させる状態を模式的に示す説明図である。 図3の半導体ウェーハと吸着パッドの真空吸着を解除する状態を模式的に示す説明図である。 図4の半導体ウェーハと一体化した保持治具を搬送アームにより収納ケースに収納する状態を模式的に示す説明図である。 図5の半導体ウェーハと一体化した保持治具を収納ケースから取り出す状態を模式的に示す説明図である。 図6の半導体ウェーハ上に複数の半導体チップをダイアタッチ材を介して積層する状態を模式的に示す説明図である。 図7のダイアタッチ材の硬化により半導体ウェーハと各半導体チップとを接着させた状態を模式的に示す説明図である。 図8の半導体ウェーハと各半導体チップとをウェーハのマウント工程に移載する状態を模式的に示す説明図である。 半導体ウェーハに接着された複数の半導体チップを、テープフレームのダイシングテープに粘着する状態を模式的に示す説明図である。 図10の保持治具の排気孔に真空ポンプを接続して排気する状態を模式的に示す説明図である。 図11の保持層から半導体ウェーハを取り外す状態を模式的に示す説明図である。 図12のテープフレームを反転させて半導体ウェーハから保護シートを剥離する状態を模式的に示す説明図である。 図13の半導体ウェーハをダイサーのブレードで分割して積層個片チップを形成する状態を模式的に示す説明図である。 図14の積層個片チップをパッケージング工程に移載する状態を模式的に示す説明図である。
符号の説明
1 半導体ウェーハ(基板)
2 保護シート
10 保持治具
11 基材
12 凹み穴
13 突起
14 保持層
15 排気孔
16 真空ポンプ
24 半導体チップ
26 加熱オーブン
25 ダイアタッチ材
30 テープフレーム(フレーム)
31 ダイシングテープ(テープ)
32 ブレード
33 積層個片チップ

Claims (3)

  1. 基板に半導体チップをダイアタッチ材を介して接着する基板の加工方法であって、薄化された基板を、耐熱性を有する保持治具の変形可能な保持層に粘着保持させ、この基板に半導体チップをダイアタッチ材を介して積層し、これらを所定の温度環境下に配置してダイアタッチ材の硬化により基板と半導体チップとを接着させ、その後、保持治具の保持層を変形させて基板を取り外すことを特徴とする基板の加工方法。
  2. 基板に接着された半導体チップを、フレームの中空部を覆うテープに粘着し、保持治具の保持層を変形させて基板を取り外し、半導体チップに応じて基板を分割する請求項1記載の基板の加工方法。
  3. 保持治具は、耐熱性を有する基材の表面の凹み穴内に配列された複数の突起を耐熱性の保持層により被覆し、基材に、凹み穴に連通する排気孔を設けた請求項1又は2記載の基板の加工方法。
JP2008022994A 2008-02-01 2008-02-01 基板の加工方法 Pending JP2009187969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008022994A JP2009187969A (ja) 2008-02-01 2008-02-01 基板の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008022994A JP2009187969A (ja) 2008-02-01 2008-02-01 基板の加工方法

Publications (1)

Publication Number Publication Date
JP2009187969A true JP2009187969A (ja) 2009-08-20

Family

ID=41070965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008022994A Pending JP2009187969A (ja) 2008-02-01 2008-02-01 基板の加工方法

Country Status (1)

Country Link
JP (1) JP2009187969A (ja)

Similar Documents

Publication Publication Date Title
TWI470727B (zh) 附有接著劑之晶片的製造方法
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
JP2008103494A (ja) 固定ジグおよびチップのピックアップ方法並びにピックアップ装置
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JP2008103493A (ja) チップのピックアップ方法及びピックアップ装置
TW200411755A (en) Method of processing a semiconductor wafer
JP5663126B2 (ja) ワーク搬送方法及びワーク受渡し機構を有する装置
TWI730129B (zh) 半導體裝置之製造方法
CN110858564B (zh) 加工基板的方法
JP2012033737A (ja) 半導体ウェーハの取り扱い方法
US9281182B2 (en) Pre-cut wafer applied underfill film
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
TW201030863A (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP4462940B2 (ja) 半導体装置の製造方法
US20070221318A1 (en) Adhesion tape and method for mounting a chip onto a substrate
JP2004273639A (ja) 半導体装置の製造方法
JP2009187969A (ja) 基板の加工方法
JP7317482B2 (ja) ウエーハの加工方法
JP4342340B2 (ja) 半導体装置の製造方法
JP2005243910A (ja) 半導体チップの製造方法
JP5551457B2 (ja) 接着シート用支持媒体および支持フレーム
JP4801644B2 (ja) 基板保持装置、基板処理装置および基板処理方法
KR102585352B1 (ko) 발포 테이프를 이용한 박형 웨이퍼 취급 방법
WO2004012247A1 (ja) 半導体装置の製造方法
JP3858719B2 (ja) 半導体装置用の補強材