TWI521585B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI521585B
TWI521585B TW102129170A TW102129170A TWI521585B TW I521585 B TWI521585 B TW I521585B TW 102129170 A TW102129170 A TW 102129170A TW 102129170 A TW102129170 A TW 102129170A TW I521585 B TWI521585 B TW I521585B
Authority
TW
Taiwan
Prior art keywords
adhesive layer
semiconductor
semiconductor element
wafer
semiconductor wafer
Prior art date
Application number
TW102129170A
Other languages
English (en)
Other versions
TW201438080A (zh
Inventor
Atsushi Yoshimura
Ryoji Matsushima
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201438080A publication Critical patent/TW201438080A/zh
Application granted granted Critical
Publication of TWI521585B publication Critical patent/TWI521585B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

半導體裝置及其製造方法 [關聯申請]
本申請案享受以日本專利申請2013-60693號(申請日：2013年3月22日)為基礎申請之優先權。本申請案藉由參照該基礎申請而包含基礎申請之所有內容。
本發明之實施形態係關於一種半導體裝置及其製造方法。
已揭示有一種於半導體晶片之電路元件形成面上使用兼具表面保護與接著之接著保護用樹脂而積層半導體晶片之技術(例如日本專利公開公報2002-246539號)。其製造方法係將未塗佈保護材之第1半導體晶片背面接著固定於基板上，其次，於第1半導體晶片正面上使用兼具表面保護膜與接著之接著保護用樹脂，隔著該接著保護用樹脂而積層第2半導體晶片。
然而，於該情形時，第1半導體晶片正面之與電性連接用焊墊(例如打線接合用)對應之區域上無開口，使用低成本之電性連接方法時存在無法進行半導體晶片間或半導體晶片與基板之電性連接之問題。 又，由於切割部亦存在接著劑，故而於單片化時會引起切割刀片之堵塞，成為碎屑增大之要因。
又，將正面塗佈有表面保護膜兼接著劑層之第1半導體晶片之未 塗佈表面保護膜兼接著劑層之背面側固定於基板上時，必須塗佈接著劑膜(DAF，Die Attach Film，晶粒黏著膜)等之接著劑。於第1半導體晶片正面上已形成有表面保護膜兼接著劑層，於進行朝基板之固定時，存在被賦予熱歷程後接著性降低之問題。
該問題於僅在接合區域依序使半導體晶片錯開並積層之構造之情形時亦同樣會產生。亦即，位於折返部之半導體晶片正面之表面保護膜兼接著劑層藉由打線接合而被賦予熱歷程，故而存在與積層於其上層之半導體晶片之接著性降低之問題。
本發明之一實施形態之目的在於提供一種於半導體元件與基材、或半導體元件間之連接時抑制接著性之劣化、且薄型而可靠性較高之半導體裝置。
根據本發明之一實施形態，其特徵在於包括以下步驟：將半導體元件依序接著於經加熱之平台上之基材或下段之半導體元件之特定位置上之晶粒接合步驟；將形成於上述半導體元件之開口部上之端子、與形成於上述基材上之端子藉由接合線而連接之步驟；及將上述半導體元件與接合線加以密封之步驟；上述晶粒接合步驟係於上述基材或下段之半導體元件之特定位置上，使用半硬化接著劑、半硬化膜、或具有B階段之液狀接著劑進行接著之步驟。
1‧‧‧半導體晶圓
1A‧‧‧第1面
1B‧‧‧第2面
1S、1SA、1SB、1SC、1SD、1SE‧‧‧半導體晶片
2、2A、2B、2C、2D‧‧‧具有感光性之表面保護膜兼接著劑層
3‧‧‧開口部
4‧‧‧電極焊墊
5‧‧‧切割槽
6‧‧‧保護帶
8‧‧‧支持片材
9‧‧‧吸附筒夾
9a‧‧‧吸附面
10‧‧‧配線基板
11‧‧‧平台
12‧‧‧含有光聚合起始劑且具有光硬化性之熱硬化型接著膜
13‧‧‧連接焊墊
14‧‧‧接合線
15‧‧‧密封樹脂
16、20‧‧‧半導體裝置
21‧‧‧接著劑層
40‧‧‧焊錫球
50‧‧‧引線框架
51‧‧‧晶粒焊墊
52‧‧‧引導端子
BP‧‧‧電性連接用焊墊區域
C‧‧‧曲線
D‧‧‧切割區域
S1、S2‧‧‧直線
X‧‧‧晶片區域
圖1(a)~(f)係表示第1實施形態之半導體裝置之製造方法之自感光性表面保護膜兼接著劑層之形成步驟至半導體晶圓之切割步驟為止之圖。
圖2(a)~(d)係表示第1實施形態之半導體裝置之製造方法之自第1半導體晶片之拾取步驟至第2半導體晶片之接著步驟為止之圖。
圖3係將圖1所示之半導體裝置之製造方法中之半導體晶圓之晶 片區域及切割區域放大而表示之圖。
圖4係表示使用第1實施形態之製造方法而製作之半導體裝置之圖。
圖5係表示對表面保護膜兼接著劑層之接著(黏著)時黏度與黏著溫度(℃)之關係進行測定後之結果之圖。
圖6係表示對升溫且進行回流焊時之回流焊剝離率進行測定後之結果之圖。
圖7係表示對回流焊剝離率與晶粒剪切強度之關係進行測定後之結果之圖。
圖8係表示對吸水率與回流焊剝離率之關係進行測定後之結果之圖。
圖9係表示對半導體元件之彎曲量與彈性模數之關係進行測定後之結果之圖。
圖10係表示使用第2實施形態之半導體裝置之製造方法而製作之半導體裝置之剖面圖。
圖11(a)~(c)係表示第2實施形態之半導體裝置之製造方法之圖。
圖12係表示使用第3實施形態之半導體裝置之製造方法而製作之半導體裝置之剖面圖。
圖13係表示使用第4實施形態之半導體裝置之製造方法而製作之半導體裝置之剖面圖。
以下，參照隨附圖式，詳細地說明實施形態之半導體裝置之製造方法。再者，並非藉由該等實施形態而限定本發明。
(第1實施形態)
圖1(a)~(f)係表示第1實施形態之半導體裝置之製造方法之自感光性表面保護膜兼接著劑層之形成步驟至半導體晶圓之切割步驟為止 之圖，圖2係表示第1實施形態之半導體裝置之製造方法之自第1半導體晶片之拾取步驟至第2半導體晶片之接著步驟為止之圖。圖3係將圖1所示之半導體裝置之製造方法中之半導體晶圓之晶片區域及切割區域放大而表示之圖，圖4係表地示使用第1實施形態之製造方法而製作之半導體裝置之圖。本實施形態之方法中，對使用具有感光性並為正型且按晶圓級塗佈有表面保護膜兼接著劑之晶圓之例進行說明。對該感光性之表面保護膜兼接著劑進行曝光/顯影。此時，於電性連接用焊墊區域BP及單片化用道(此處為切割道)上形成開口。此處所謂切割道，係指切割區域D及其周邊有可能因切割而受損，可避免與半導體裝置之功能無關之電路(例如特性確認用之測試電路或圖案化尺寸確認用之虛擬電路)除外之電路形成之區域。此處為了簡化，將切割區域假定為與切割道相同寬度而進行說明。而且，本實施之形態之特徵在於：包括以下步驟：將半導體元件依序接著於經加熱之平台上之基材或下段之半導體元件之特定位置上之晶粒接合步驟；將形成於半導體元件之開口部上之端子、與形成於基材上之端子藉由接合線而連接之步驟；及將半導體元件與接合線加以密封之步驟；上述晶粒接合步驟係於上述基材或下段之半導體元件之特定位置上，使用半硬化接著劑、半硬化膜、或液狀接著劑(B階段型接著劑)進行接著之步驟。
首先，如圖1(a)所示，於半導體晶圓1之第1面(正面)1A上塗佈具有感光性之表面保護膜兼接著劑層2。然後，於熱板上以110℃進行3分鐘之預烤，使表面保護膜兼接著劑層2之殘存溶劑量成為10%以下。使表面保護膜兼接著劑層2相對於半導體晶圓1之第1面1A而均勻地形成。半導體晶圓1包含複數個晶片區域X，於各晶片區域X之第1面1A上形成有包含電晶體等之半導體元件或配線層等之半導體元件部(未圖示)。於複數個晶片區域X間，分別設置有切割區域D。如下所述，將半導體晶圓1沿著切割區域D進行切割。切割半導體晶圓1以使 晶片區域X單片化，藉此製作與複數個晶片區域X相當之複數個半導體晶片。
表面保護膜兼接著劑層2保護晶片區域X之第1面(正面)1A，並且在將基於晶片區域X之半導體晶片與其他半導體晶片積層時作為接著劑而發揮功能。由於表面保護膜兼接著劑層2具有感光性，故而可使用酚系樹脂或聚醯亞胺樹脂等之熱固性樹脂。酚系樹脂或聚醯亞胺樹脂等之熱固性樹脂於曝光‧顯影步驟中可進行圖案化。對此種具有感光性之表面保護膜兼接著劑層2而言，具有可執行曝光‧顯影步驟之感光性，且具有可進行半導體晶片間之接著之接著性。表面保護膜兼接著劑層2亦可由具有感光性之熱可塑性樹脂而形成。
例如，將具有感光性或接著性等之樹脂組合物(感光性接著劑樹脂組合物)藉由噴墨或旋轉塗佈等而塗佈於半導體晶圓1之第1面1A上。使該樹脂組合物之塗佈膜乾燥而形成表面保護膜兼接著層2。作為表面保護膜兼接著劑層2之形成材料，例如可列舉：含有20~40質量%之酚系樹脂、10質量%以下之感光劑、10質量%以下之界面活性劑、及30~80質量%之溶劑之樹脂組合物；或含有30~80質量%之酚系樹脂、10質量%以下之感光劑、20~40質量%之交聯劑、及10質量%以下之界面活性劑之樹脂組合物等。
於形成表面保護膜兼接著劑層2時，感光性接著劑樹脂組合物之黏度(塗佈時之黏度)較佳為1Pa‧s(25℃)以下。雖亦取決於感光性接著劑樹脂組合物之塗佈方法，但藉由使用25℃時之黏度為1Pa‧s以下之感光性接著劑樹脂組合物(液狀組合物)，而可使表面保護膜兼接著劑層2之形成性提高，並且可抑制空隙之產生等。液狀樹脂組合物之黏度係表示利用B型黏度計(JIS K7117-2)測定之值者。於乾燥後之表面保護膜兼接著劑層2中殘存之揮發成分量較佳為30質量%以下，進而更佳為15質量%以下。藉此，亦可抑制表面保護膜兼接著劑層2 中之空隙。又，進而可抑制與曝光遮罩接觸時產生表面保護膜兼接著劑層2之膜厚不均等。
其次，如圖1(b)所示，使用具有所期望之圖案之光罩(未圖示)對經預烤之表面保護膜兼接著劑層2進行曝光後，以與表面保護膜兼接著劑層2之種類等相應之顯影液進行顯影處理，藉此於表面保護膜兼接著劑層2上形成開口部3。具有感光性之表面保護膜兼接著劑層2可為負型及正型之任一者。於使用正型之表面保護膜兼接著劑層2之情形時，於顯影之後進行後曝光以使表面保護膜兼接著劑層2硬化。再者，藉由反應性離子蝕刻(RIE，Reactive ion etching)而去除半導體晶圓1面上之金屬等之殘渣之後，藉由使用有氧O2之灰化而去除氟化合物或有機系之殘渣。此後，一面以85℃進行1.5小時之熱處理，一面進行探針測試(晶片篩選)。又，於使用熱固性樹脂作為表面保護膜兼接著劑層2之情形時，較佳為於半導體晶圓1之切割步驟之前進行熱處理(例如120℃×1小時)而形成半硬化狀態(B階段狀態)。
開口部3係以使半導體晶圓1之切割區域D露出之方式而形成。進而，於各晶片區域X之第1面上，如圖3所示設置有電極焊墊4。電極焊墊4成為與其他半導體晶片或配線基板、引線框架等之電路基材之連接部。因此，於表面保護膜兼接著劑層2上，形成有除使切割區域D露出外、亦使電極焊墊4露出之開口部3。於圖3中，將電極焊墊4沿著基於晶片區域X之半導體晶片之至少1條外形邊而配置。
於該實施形態之製造方法中，使用具有感光性之表面保護膜兼接著劑層2。因此，於包含複數個晶片區域X之半導體晶圓1之整個表面上形成有表面保護膜兼接著劑層2之後，可於曝光‧顯影步驟中形成開口部3而使切割區域D及電極焊墊4露出。藉由使切割區域D露出，而可抑制於後步驟之半導體晶圓1之切割步驟中切割刀片之堵塞或隨之而產生碎屑，進而可抑制產生由樹脂之飛散而導致之不良等。 進而，藉由使電極焊墊4露出，可穩定地實施與電路基材之電性連接步驟。
其次，如圖1(c)所示，於半導體晶圓1上自第1面1A側形成半切狀態之槽5。槽5係將藉由開口部3而使表面保護膜兼接著劑層2去除後之切割區域D利用具有與其寬度相應之刀厚之刀片進行切削而形成。槽5之深度設定為較半導體晶圓1之厚度淺、且較半導體晶片完成時之厚度深。槽5亦可藉由蝕刻等而形成。藉由於半導體晶圓1上形成此種深度之槽(切割槽)5，而將複數個晶片區域X以與各個半導體晶片之完成厚度相應之狀態而區分。
如圖1(d)所示，於形成有半切狀態之槽5之半導體晶圓1之第1面(正面)1A上，隔著表面保護膜兼接著劑層2而貼附保護帶6。保護帶6係於後步驟中對半導體晶圓1之非電路面即第2面1B進行研削時，保護半導體晶圓1之第1面1A，並且於第2面1B之研削步驟中維持使晶片區域X單片化後之半導體晶圓1之形狀(晶圓形狀)者。作為保護帶6，可使用各種樹脂帶等。
其次，如圖1(e)所示，對由保護帶6所保持之半導體晶圓1之非電路面即第2面1B進行研削及研磨。半導體晶圓1之第2面1B例如係使用精研定盤進行機械研削，繼而使用研磨定盤進行研磨(例如乾式拋光)。半導體晶圓1之第2面1B之研削‧研磨步驟係以到達自第1面1A側形成之切割槽5之方式而實施。如此，藉由對半導體晶圓1之第2面1B進行研削，而將各晶片區域X分割以單片化。
如圖1(e)所示，將複數個晶片區域X分別單片化，藉此製作複數個半導體晶片1S。但是，由於半導體晶圓1之整體形狀係由保護帶6而保持，故而維持晶圓形狀。於單片化之半導體晶片1S之正面上，分別設置有表面保護膜兼接著劑層2。表面保護膜兼接著劑層2係以使設置於半導體晶片1S上之電極焊墊4露出之方式而形成。此後，如圖1(f)所 示，於包含單片化之半導體晶片1S之半導體晶圓1之第2面1B上貼附拾取用之支持片材8之後，剝離保護帶6。
如圖1(f)所示，複數個半導體晶片1S藉由貼附於半導體晶圓1之第2面1B上之支持片材8而維持晶圓形狀。將包含複數個半導體晶片1S、且作為整體藉由支持片材8而維持晶圓形狀之半導體晶圓1傳送至下一步驟之拾取步驟中。作為支持片材8，可使用例如紫外線硬化型黏著帶。紫外線硬化型黏著帶例如係於使用如聚乙烯或聚丙烯之聚烯烴樹脂、聚氯乙烯樹脂等之基材片材上使用紫外線硬化型樹脂形成黏著層之帶。
圖1(c)~(f)表示作為半導體晶圓1之切割步驟之所謂先切割步驟。半導體晶圓1之切割步驟並不限於先切割步驟，亦可使用通常之切割步驟。即，於包含形成有開口部3之表面保護膜兼接著劑層2之半導體晶圓1(圖1(b))之非電路面即第2面1B上，貼附兼作切割帶之支持片材8。其次，自半導體晶圓1之電路面即第1面1A側沿切割區域D，利用刀片等而切割半導體晶圓1。藉由此種切割步驟，亦可切割半導體晶圓1而製作複數個半導體晶片1S。
其次，如圖2(a)所示，準備經過自上述表面保護膜兼接著劑層2之形成步驟至切割步驟為止之半導體晶圓1，即，準備貼附於支持片材8上之包含複數個半導體晶片1S之半導體晶圓1，自支持片材8上依序拾取複數個半導體晶片1S。半導體晶片1S之拾取例如係對支持片材8照射紫外線而使黏著層硬化以降低黏著力之後實施。首先，將第1半導體晶片1SA由吸附筒夾9保持且自支持片材8上拾取。吸附筒夾9具有吸附並保持半導體晶片1S之吸附面9a。
另一方面，如圖2(b)所示，於平台(加熱平台)11上準備配線基板10。然後，貼合含有光聚合起始劑、且具有光硬化性之熱硬化型接著膜(以下，亦稱為熱硬化型接著膜，DAF)12，以120℃進行1小時加 熱，形成B階段。
將自支持片材8上拾取之第1半導體晶片1SA傳送至下一步驟之安裝步驟中。在將第1半導體晶片1SA搭載於電路基材上時，如圖2(c)所示，將如配線基板10之電路基材載置於包含加熱機構之平台11上。搭載半導體晶片1S之電路基材並不限於配線基板10，亦可為引線框架等。本實施形態中，將自支持片材8上拾取之第1半導體晶片1SA配置於載置於加熱平台11上之配線基板10之特定之位置上。於配線基板10之晶片搭載位置上，預先形成有熱硬化型接著膜12。該熱硬化型接著膜12並不限定於藉由膜之貼附而形成者，亦可係藉由接著劑之塗佈等而形成者。
在將第1半導體晶片1SA接著於配線基板10上時，將配線基板10預先藉由加熱平台11而加熱至特定之溫度。加熱溫度係根據熱硬化型接著膜12之接著溫度而設定。由於熱硬化型接著膜12係使用熱固性樹脂，故而加熱至例如B階段之熱固性樹脂加熱流動之溫度為止。然後，一面將配線基板10上之熱硬化型接著膜12加熱至特定之溫度，一面由吸附筒夾9將第1半導體晶片1SA推壓至熱硬化型接著膜12上，藉此將第1半導體晶片1SA接著於配線基板10上。
其次，如圖2(d)所示，將第2半導體晶片1SB接著於第1半導體晶片1SA上。首先，以與圖2(a)所示之步驟相同之方式，將第2半導體晶片1SB由吸附筒夾9保持且自支持片材8上拾取。將自支持片材8上拾取之第2半導體晶片1SB配置於第1半導體晶片1SA之特定之位置上。第1半導體晶片1SA與第2半導體晶片1SB之接著係藉由形成於第1半導體晶片1SA之第1面上之第1表面保護膜兼接著劑層2A而實施。
在將第2半導體晶片1SB接著於第1半導體晶片1SA上時，第1半導體晶片1SA係介隔配線基板10而藉由加熱平台11而被加熱至特定之溫度為止。加熱溫度係根據表面保護膜兼接著劑層2之接著溫度而設 定。於由熱固性樹脂而構成表面保護膜兼接著劑層2之情形時，加熱至例如B階段之熱固性樹脂加熱流動之溫度為止。然後，一面將搭載於配線基板10上之第1半導體晶片1SA及第1表面保護膜兼接著劑層2A加熱至特定之溫度，一面由吸附筒夾9將第2半導體晶片1SB推壓至第1表面保護膜兼接著劑層2A上，藉此將第2半導體晶片1SB接著於第1半導體晶片1SA上。
在將第1半導體晶片1SA與第2半導體晶片1SB接著時，藉由對第1表面保護膜兼接著劑層2A加熱且加壓，而使第1及第2半導體晶片1SA、1SB間之接著性提高。即，第1表面保護膜兼接著劑層2A相對於第2半導體晶片1SB之潤濕性提高，從而可提高第1及第2半導體晶片1SA、1SB間之接著可靠性。第1表面保護膜兼接著劑層2A之接著時黏度(加熱時黏度)較佳為10~10000Pa‧s之範圍，進而更佳為10~3000Pa‧s之範圍。藉由將第2半導體晶片1SB抵壓於具有此種接著時黏度之第1表面保護膜兼接著劑層2A上，而可提高第1及第2半導體晶片1SA、1SB間之接著可靠性。
於該實施形態之半導體裝置之製造方法中，對配線基板10之正面及半導體晶片1S之正面使用具有感光性之表面保護膜兼接著劑層2、熱硬化型接著膜12，故而於配線基板10上之連接焊墊13及包含複數個晶片區域X之半導體晶圓1之整個表面上形成表面保護膜兼接著劑層2之後，可於曝光‧顯影步驟中形成開口部3而使切割區域D及電極焊墊4露出。藉由使切割區域D露出，而可抑制於後步驟之半導體晶圓1之切割步驟中切割刀片之堵塞或隨之而產生碎屑，進而可抑制產生由樹脂之飛散而導致之不良等。進而，藉由使電極焊墊4露出，而可穩定地實施配線基板10與半導體晶片1S、半導體晶片1S間之電性連接。
圖5中係以曲線C表示對表面保護膜兼接著劑層2A之接著(黏著) 時黏度與黏著溫度(℃)之關係進行測定後之結果。由直線S2表示之黏著時黏度若超過3500(Pa‧s)則潤濕性不足。又，由直線S1表示之黏著時黏度若不滿10(Pa‧s)則會產生位置偏移，或產生發泡空隙。根據圖5而明確瞭解，藉由加熱第1表面保護膜兼接著劑層2A以使接著時黏度為3500Pa‧s以下，而可提高第1表面保護膜兼接著劑層2A相對於半導體晶片1SB之潤濕性，從而可提高半導體晶片1SA、1SB間之接著可靠性。若第1表面保護膜兼接著劑層2A之接著時黏度過低，則溶劑等之揮發成分會發泡而成為空隙，從而有產生半導體晶片1SB之位置偏移等之虞，故而第1表面保護膜兼接著劑層2A之接著時黏度較佳為10Pa‧s以上。第1表面保護膜兼接著劑層2A之接著時黏度係根據JIS K7244-10中規定之黏度測定法而測定者。於該情形時，可使用動態黏彈性測定裝置(平行板振盪流變儀)而測定黏度。
吸附筒夾9之吸附面9a通常係使用橡膠而形成。使橡膠製吸附面9a相對於第2半導體晶片1SB之密接力低於第1及第2半導體晶片1SA、1SB間之密接力時，吸附面9a較佳為使用聚矽氧橡膠而形成。聚矽氧橡膠於脫模性等方面優異，故而可抑制吸附筒夾9之脫離不良之產生。再者，作為形成吸附面9a之其他橡膠材料，可列舉氟系橡膠(聚四氟乙烯等)、丙烯酸酯橡膠、胺基甲酸酯橡膠等。
對吸附筒夾9之吸附面9a實施如聚矽氧樹脂塗佈般使表面能量降低之表面處理亦為有效。作為表面處理，除聚矽氧樹脂塗佈以外，亦可使用氟系樹脂塗佈、tosical塗佈等。
半導體晶片1S之接著步驟係根據半導體晶片1S之積層數而反覆實施。即，反覆實施圖2(a)所示之半導體晶片1S之拾取步驟、與圖2(d)所示之半導體晶片1S之接著步驟，於配線基板10上積層必要數量之半導體晶片1S。圖4表示於配線基板10上積層有第1~第5半導體晶片1SA~1SE之狀態。第1~第5半導體晶片1SA~1SE係以使各自之電 極焊墊4露出之方式，而階梯狀積層於配線基板10上。第1~第5半導體晶片1SA~1SE之電極焊墊4分別與配線基板10之連接焊墊(連接部)13經由金屬製之接合線14而電性連接。電極焊墊4與連接焊墊13之連接亦可代替接合線14而藉由導電性樹脂等所形成之印刷配線層而實施。
在對第1~第5半導體晶片1SA~1SE實施打線接合時，較佳為預先對各第1~第5半導體晶片1SA~1SE上之表面保護膜兼接著劑層2實施固化處理而使其硬化。藉此，可提高打線接合性。表面保護膜兼接著劑層2之固化處理較佳為在將必要數量之半導體晶片例如第1~第5半導體晶片1SA~1SE積層之後統括實施。相對於第1~第5半導體晶片1SA~1SE之打線接合較佳為對將表面保護膜兼接著劑層2實施固化處理後之第1~第5半導體晶片1SA~1SE統括實施。
進而，將升溫速度設為3℃/分鐘而測定升溫且進行回流焊時之回流焊剝離率所得之結果示於圖6中。根據該結果，固化(硬化)處理後之表面保護膜兼接著劑層2較佳為於260℃時之儲存彈性模數為2MPa以上且6MPa以下。下限為260℃之飽和水蒸氣壓。
圖7中表示對回流焊剝離率與晶粒剪切強度之關係進行測定後之結果。根據該結果而繪製回流焊剝離率10%與晶粒剪切強度之95%可靠區間之概率。根據該決定結果而可知，於晶粒剪切強度為0.6MPa以上時，幾乎無回流焊剝離，可獲得充分之可靠性。a表示95%可靠區間，b係剝離不良10%之常態圖。c表示剝離產生區間。此處所謂晶粒剪切強度，係指將與引線框架或基板等之半導體零件晶粒接合之半導體晶片自橫側沿水平方向推壓，將半導體晶片自基板剝離後之負荷值，亦即晶片之剪切強度。
如以上般，260℃時之半導體晶片1S之晶粒剪切強度較佳為0.6MPa以上。又，對於溫度85℃、相對濕度85%之環境下放置有24小時 時之表面保護膜兼接著劑層2之吸水率與回流焊剝離率之關係進行測定。其結果可知，如圖8所示，回流焊吸水率較佳為0.8%以下。根據該等，可提高回流焊接步驟中之表面保護膜兼接著劑層2之可靠性等。即，於評估耐回流焊性之回流焊性試驗(260℃之水蒸氣壓下實施)時，在抑制接著劑與晶片之界面剝離或接著劑之凝聚破壞等方面，較佳為滿足上述3個條件。上述3個條件係根據JIS K7244-4之「塑料‧動態機械特性之試驗方法」而測定者。
又，將對打線接合時之具有感光性之接著劑之於175℃時之儲存彈性模數與彎曲量之關係進行測定後之結果示於圖9中。此處，表面保護膜兼接著劑層2之厚度為10μm，半導體晶片之厚度為40μm。實線a表示對彎曲量與儲存彈性模數之關係進行測定後之結果，虛線b係半導體晶片之彎曲為15μm之線。根據該結果可知，打線接合時之表面保護膜兼接著劑層2之於175℃時之儲存彈性模數較理想的是40MPa以上。
如以上般，固化處理後之表面保護膜兼接著劑層2較佳為於175℃時之儲存彈性模數為40MPa以上。表面保護膜兼接著劑層2於打線接合時受到加壓及加熱而軟化。此時，若175℃時之儲存彈性模數未達40MPa，則存在半導體晶片1S彎曲而產生接合不良或晶片破裂等之虞。即，藉由使用175℃時之儲存彈性模數為40MPa以上之表面保護膜兼接著劑層2，而可提高打線接合之連接可靠性等。表面保護膜兼接著劑層2之於175℃時之儲存彈性模數係根據JIS K7244-4之「塑料‧動態機械特性之試驗方法」而測定者。
然後，將半導體晶片1SA~1SE之電極焊墊4與配線基板10之連接焊墊13電性連接之後，將半導體晶片1SA~1SE與接合線14等一併利用密封樹脂15加以密封，藉此製作半導體裝置16。於配線基板10之下表面側，設置有省略圖示之焊接凸塊等之外部電極。對於半導體裝置 16可使用各種公知之構成。
根據第1實施形態之製造方法，於使用有表面保護膜兼接著劑層2之情形時，亦可使用自半導體晶圓1上依序拾取半導體晶片1S而積層之通常之積層步驟，來良率良好地製作可靠性優異之半導體裝置。即，可一面保持半導體晶片1S間之接著可靠性，一面抑制吸附筒夾9之自半導體晶片1S之脫離不良等之不良產生。進而，藉由使用表面保護膜兼接著劑層2而可減少半導體裝置16之厚度。再者，於第1實施形態中將第1~第5半導體晶片1SA~1SE依序積層於配線基板10上，但半導體晶片1S之積層數並不限定於此，只要係在搭載於電路基材上之第1半導體晶片1SA上至少積層有1個半導體晶片1S之構成即可。
此後，於配線基板10之背面側搭載焊錫球或焊墊等之外部連接端子(BGA(Ball Grid Array，球狀柵格陣列)或LGA(Land Grid Array，平台柵格陣列)(未圖示))。然後，貼合切割帶，進行封裝切割之後，自切割帶上剝離各半導體裝置，並收納於托盤中，進行測試而完成。
如以上說明般，本實施形態中，於連接之步驟之前，於作為基材之配線基板10之形成有端子之面上，貼合具有光硬化性之熱硬化型接著膜12，將半導體晶圓1之與第1面1A對向之第2面1B抵接於該具有光硬化性之熱硬化型接著膜12，藉由光照射而使其半硬化，並暫時固定，之後使其熱硬化。又，於本實施形態之方法中，藉由使用具有感光性之表面保護膜兼接著劑層2，而可大幅地削減成本。可將晶片正面/背面之雙層之晶片層間膜形成為單層，有助於封裝厚度之薄化，若晶片積層數增加則可累計而薄化。於形成有電路之晶圓表面上塗佈感光性樹脂而形成完全硬化之層、與在與電路形成面為相反側之晶圓背面上塗佈或貼附接著劑而進行晶片積層之情形相比，可使成本低廉且簡化組裝步驟。
進而，作為塗佈方式，存在使用有旋轉器之旋轉塗佈、使用有 噴塗機之噴霧塗佈、浸漬、噴墨或網版等之印刷、輥塗佈等，但任一方式中，若感光性接著劑之於25℃時之黏度為1Pa，則均可塗佈。
於使用噴墨法作為使接合劑以膜狀附著之方法之情形時，為了抑制噴出噴嘴之堵塞，較理想的是使接合劑之於25℃時之黏度為0.015Pa‧s以下。於該情形時，接合劑之黏度可根據作為溶質之樹脂之量與溶劑之量進行控制而調整。例如，於使溶質為環氧樹脂、溶劑為γ-丁內酯(GBL，gamma-Butyrolactone)之情形時，若使接合劑中之環氧樹脂之比例為25重量%左右，則可使25℃時之黏度為0.015Pa‧s以下。再者，該黏度係使用B型黏度計(JIS K7117-2)測定後之情形。
又，於使用噴霧方式作為使接合劑以膜狀附著之方法之情形時，較理想的是對噴出噴嘴進行加溫，使接合劑之於50℃之黏度為0.1Pa‧s以下。再者，此處，黏度亦係使用B型黏度計(JIS K7117-2)測定後之情形。
又，於溶劑量超過15%之半硬化狀態下進行曝光‧顯影之情形時，藉由對曝光遮罩之接觸而成為膜厚不均之原因，又，會產生使裝置內腔室污染之不良，但藉由將殘存溶劑量管理為15%以下，而可謀求膜厚不均之降低，並且可防止裝置內腔室之污染，從而可謀求可靠性之提高。
進而，又藉由以較B階段化之溫度高之溫度加熱感光性接著劑，而可獲得特定之接著時黏度。然而，若接著時黏度成為10Pa‧s以下，則會使溶劑發泡而成為空隙，使已積層之晶片自特定之位置偏移。又，若接著時黏度超過3000Pa‧s，則晶片間接著面之潤濕性惡化而產生無法埋入異物之不良。
又，將半導體裝置經由焊錫球而安裝於基板上時，會吸濕而曝露於高溫下(回流焊步驟)。此時，將260℃下之水蒸氣壓施加至半導體裝置上，有尤其會引起接著劑與晶片之界面剝離或接著劑之凝聚破 壞之情形。然而，藉由將260℃時儲存彈性模數設為2MPa以上/將260℃時晶粒剪切強度設為0.6MPa以上/將85℃、85%×24H後吸水率設為0.8%以下，而可避免上述不良。如此，為了避免接著劑與晶片之界面剝離或接著劑之凝聚破壞，60℃時儲存彈性模數/260℃時晶粒剪切強度/85℃、85%×24H後吸水率之3者為重要因素，藉由形成為滿足上述之構造，而可使回流焊性試驗中不進行剝離。再者，此時之儲存彈性模數係利用以下之方法而測定。
根據JIS kK7244-4“塑料‧動態機械特性之試驗方法第4部：拉伸振動-非共振法”：
‧測定項目
：動態儲存彈性模數E'
：動態損失彈性模數E”
：損失正切tanδ
‧測定頻率：1Hz
‧測定溫度：-25℃~300℃
‧升溫速度：3℃/min
‧試驗機：Rheometrics公司黏彈性測定裝置RSA-II
晶粒剪切強度係使用DAGE製造之PC2400而測定。
又，於打線接合時受到加壓、加熱，故而感光性接著劑有產生軟化、晶片彎曲、接合不良或晶片破裂之情形。然而，藉由使打線接合溫度為175℃時之儲存彈性模數為40MPa以上而可防止上述情形。再者，儲存彈性模數與上述同樣地，係利用基於JIS k7244-4“塑料‧動態機械特性之試驗方法第4部：拉伸振動-非共振法”之方法而測定。
再者，關於配線基板-半導體晶片間，於僅以接著功能而無須形成開口之情形時，亦可為熱固性接著劑。但是，為了不使半導體晶片 之第1面側之接著性樹脂硬化而將配線基板-半導體晶片間加以固著，較理想的是使用具有光硬化性之熱固性接著劑，藉由光硬化而實現B階段化，暫時固定。藉此，於進行朝基板之固定時，可抑制被賦予熱歷程後接著性之降低。又，位於折返部之半導體晶片正面之表面保護膜兼接著劑層藉由打線接合而被賦予熱歷程之情形時，亦會藉由光硬化而實現B階段化，以此可防止與積層於其上層之半導體晶片之接著性之降低。
又，晶粒接合步驟較理想的是，於配線基板上使用含有1%以上之光聚合起始劑、且至少一部分含有熱硬化成分之接著劑，將半導體元件接著於經加熱之平台上之基材之特定位置上。所謂光硬化樹脂，係指藉由特定之波長之光而聚合硬化之樹脂。例如藉由將聚合性單體設為環氧樹脂而進行陽離子聚合。首先，將液狀之樹脂塗佈於晶圓背面(第2面)上，且照射特定波長之光，藉此，使液狀樹脂半硬化。於該時間點樹脂之觸黏性消失。將其單片化而進行晶片積層，此時加熱樹脂而使樹脂軟化，持續提供熱以推進交聯反應而硬化。於該情形時，至少光聚合起始劑必須為樹脂組成之1%以上，若低於此，則光照射時間變長，使照射面發熱，由此導致進行不必要之樹脂硬化。
如此，較理想的是，以不對作為半導體晶片-半導體晶片間接著劑用而預先塗敷之感光性接著劑賦予熱歷程之方式，使配線基板-半導體晶片間接著劑含有1%以上之光聚合起始劑，以此藉由UV照射而效率良好地進行半硬化(B-階段化)。作為半硬化之方法，亦有藉由與晶圓背面研削裝置之一體化及連結而達成塗敷及半硬化之方法。於該情形時，若使工站時間(tact)(用以謀求製造中之生產步驟之均等之時序的步驟作業時間)儘可能一致則可提高生產效率。
再者，於上述實施形態中，對將電路形成面設為第1面、將背面側設為第2面、藉由打線接合而連接於作為基體之配線基板之情形進 行了說明，但並不限定於此。例如，於倒裝晶片連接或矽貫通電極構造(TSV，Through Silicon Via)等中，半導體元件相互間亦可另外連接，可應用於中途步驟中必須經過打線接合步驟等之熱步驟之半導體裝置之安裝。
(第2實施形態)
其次對第2實施形態進行說明。圖10係表示使用第2實施形態之半導體裝置之製造方法而製作之半導體裝置之剖面圖。圖10所示之半導體裝置20包含以與第1實施形態相同之方式製作及拾取、並且於配線基板10上依序積層之第1~第4半導體晶片1SA~1SD。但是，第1及第2半導體晶片1SA、1SB與第3及第4半導體晶片1SC、1SD之階梯方向為反向。第1及第2半導體晶片1SA、1SB係以階梯狀依序積層於配線基板10上。第3及第4半導體晶片1SC、1SD係以與第1及第2半導體晶片1SA、1SB之階梯方向為相反之方向而依序積層於第2半導體晶片1SB上。
即，以使形成有連接焊墊13之打線接合區域殘存之方式錯開而將4個第1~第4半導體晶片1SA~1SD以階梯狀積層。將第4半導體晶片1SD相對於該等第1~第3半導體晶片1SA~1SC逆向錯開而積層，構成晶片積層折返部。於該晶片積層折返部上，包含上段側之形成於半導體晶片之第2面上之具有光硬化性之接著劑層、及下段側之形成於上述半導體元件晶片之第1面上之具有感光性且於電性連接部上具有開口之感光性之接著劑層之雙層構造的接著劑層。
第1~第4半導體晶片1SA~1SD之任一者均具有與第1實施形態之半導體晶片1S相同之構成。即，於第1~第4半導體晶片1SA~1SD之電路面上，分別具有第1~第4表面保護膜兼接著劑層2A~2D。表面保護膜兼接著劑層2A~2D之具體之構成等與第1實施形態為相同。進而，於第1~第4表面保護膜兼接著劑層2A~2D上，設置有於晶圓階 段之曝光‧顯影步驟(圖1(a)~(b))中使電極焊墊露出之開口部。
參照圖11對圖10所示之半導體裝置20之製造步驟進行說明。首先，如圖11(a)所示，實施與圖2(a)~(c)相同之步驟，於配線基板10上以階梯狀依序積層第1及第2半導體晶片1SA、1SB。其次，對第1及第2半導體晶片1SA、1SB之電極焊墊4實施打線接合，將電極焊墊4與配線基板10之連接焊墊13經由接合線14而電性連接。此時，為了提高打線接合性，較佳為於打線接合步驟之前對第1表面保護膜兼接著劑層2A進行固化處理而使其硬化。
若於積層第1及第2半導體晶片1SA、1SB之後進行固化處理，則第2表面保護膜兼接著劑層2B亦會硬化而損及接著性。又，即便於打線接合步驟之前不實施固化處理，亦會因打線接合步驟中之熱歷程而推進硬化，從而存在損及接著性之虞。因此，如圖11(b)所示，於第2表面保護膜兼接著劑層2B上形成含有1%以上之光聚合起始劑、且至少一部含有熱硬化成分之接著劑層21之後，積層第3半導體晶片1SC。接著劑層21係藉由於第2表面保護膜兼接著劑層2B上塗佈包含熱固性樹脂之接著劑、或貼附接著劑膜而形成。由於使用接著劑層21，故而不會使接著性降低，即便於使晶片積層體之階梯方向為相反方向之情形時，亦可一面維持打線接合性，一面提高半導體晶片1S間之接著可靠性。
將第3半導體晶片1SC以與圖2(a)所示之步驟相同之方式由吸附筒夾9保持且自支持片材8上拾取之後，配置於第2半導體晶片1SB之特定之位置上。第3半導體晶片1SC係以使電極焊墊4之位置與第2半導體晶片1SB成相反方向之方式而配置。第2半導體晶片1SB與第3半導體晶片1SC之接著係藉由形成於第2表面保護膜兼接著劑層2B上之接著劑層21而實施。接著步驟與第1實施形態為相同，一面將第2半導體晶片1SB加熱至特定之溫度，一面以吸附筒夾9將第3半導體晶片1SC 推壓至接著劑層21上，藉此將第3半導體晶片1SC接著於第2半導體晶片1SB上。
其次，如圖11(c)所示，於第3半導體晶片1SC上接著第4半導體晶片1SD。第3半導體晶片1SC與第4半導體晶片1SD之接著係藉由形成於第3半導體晶片1SC之電路面上之第3表面保護膜兼接著劑層2C而實施。第4半導體晶片1SD係以使電極焊墊4之位置與第3半導體晶片1SC成相同方向之方式而配置。接著步驟與第1實施形態為相同。然後，對第3及第4表面保護膜兼接著劑層2C、2D進行固化處理而使其硬化之後，對第3及第4半導體晶片1SC、1SD之電極焊墊4實施打線接合。
如以上般，於積層時，將基板(於半導體元件搭載部上附有半硬化接著劑、或有半硬化膜單片貼、有液狀接著劑塗佈)經過第1段拾取+晶粒接合；第2段拾取+晶粒接合；打線接合；於下段半導體元件表面之半導體元件搭載部上塗佈半硬化接著劑、或半硬化膜單片貼、或液狀接著劑；第3段拾取+晶粒接合；第4段拾取+晶粒接合；及打線接合而安裝。
再者，亦可於第2段之半導體元件之打線接合前及第4段半導體元件之打線接合前加入熱硬化步驟(固化)。
此後，與圖4所示之半導體裝置16同樣地，將半導體晶片1SA~1SD與接合線14等一併利用密封樹脂15加以密封，藉此製作圖10所示之半導體裝置20。於配線基板10之下表面側，設置有省略圖示之焊接凸塊等之外部電極。圖10及圖11中，表示將2個半導體晶片1S於相同方向上積層而構成晶片積層體，並且將此種2個晶片積層體以使階梯 方向成相反方向之方式而積層之狀態。構成晶片積層體之半導體晶片之數量或晶片積層體之積層數並無特別限定，只要分別為複數即可。
再者，如本實施形態般，於存在折返之情形且經歷高溫之打線接合之熱歷程之情形時，會推進接著劑之硬化，使接著性劣化。因難以避免該劣化防止，故而可塗佈或貼附含有1%以上之光聚合起始劑、且至少一部分含有熱硬化成分之接著劑、或者於感光性接著劑中含有1%以上之光聚合起始劑、且至少一部含有熱硬化成分之接著層以對上述情形進行補償。於本實施形態中，光聚合起始劑亦必須為樹脂組成之1%以上，若低於此則光照射時間變長，照射面發熱，從而推進不必要之樹脂硬化。
(第3實施形態)
其次，對第3實施形態進行說明。圖12係表示使用第3實施形態之半導體裝置之製造方法而製作之半導體裝置之剖面圖。與圖10所示之半導體裝置20為相同，但本實施形態中，形成有焊錫球40作為外部連接端子。本實施形態中，亦包含以與第1實施形態相同之方式製作及拾取、並且於配線基板10上依序積層之第1~第4半導體晶片1SA~1SD。而且，於本實施形態中，第1及第2半導體晶片1SA、1SB與第3及第4半導體晶片1SC、1SD之階梯方向亦同樣地為反向。將形成於配線基板10上之連接焊墊13與第1~第4半導體晶片1SA~1SD之電極焊墊4之間藉由接合線14而連接。
本實施形態中，於晶片積層前於第1~第4半導體晶片1SA~1SD中之下段側之晶片表面上於晶片搭載部上塗佈有半硬化接著劑、或半硬化膜單片貼、或液狀接著劑。其原因在於，晶片積層之折返部之感光性接著劑會藉由打線接合之熱歷程而推進硬化，故而補償接著性之劣化。與上述實施形態2之情形同樣地，亦可於最下段及折返部上另外形成接著劑層，確保用以補償表面保護膜兼接著劑層2A~2D之接 著性降低之接著劑層。
(第4實施形態)
其次，對第4實施形態進行說明。圖13係表示使用第4實施形態之半導體裝置之製造方法而製作之半導體裝置之剖面圖。本實施形態中，使用具有感光性之正型或負型且分別按晶圓級塗佈有保護膜兼接著劑2A~2D之晶圓。代替於絕緣性基板表面形成有配線層之配線基板，使用金屬製之引線框架50。該引線框架包含晶粒焊墊51與引導端子52，於晶粒焊墊51之兩面上分別依序將第1~第4半導體晶片1SA~1SD經由具有感光性之保護膜兼接著劑層2A~2D而積層。然後，將各半導體晶片1SA~1SD之電極焊墊4與引導端子藉由接合線14而連接。15係密封樹脂。
於本實施形態中，亦與上述第2實施形態同樣地將半導體晶片與上述感光性保護膜兼接著劑藉由曝光/顯影而依序積層。此時，尤其作為在積層於第1層上之第1半導體晶片1SA及折返部之第2半導體晶片1SB之電性連接用焊墊及單片化用道(例如切割道)上形成開口之具有感光性之保護膜兼接著劑層，使用UV光硬化+熱硬化型樹脂。於本實施形態之情形時，亦可形成晶片積層體，且將其接著於引線框架上。再者，作為該接著劑層，亦可使用液狀樹脂、膜之任一者。
又，於上述第2~第4實施形態中，亦與第1實施形態之情形同樣地，對將電路形成面設為第1面、將背面側設為第2面、藉由打線接合而連接於作為基材之配線基板上之情形進行了說明，但並不限定於此。例如，於倒裝晶片連接或矽貫通電極構造(TSV)等中，對於將半導體元件相互間另外連接之構造之半導體裝置亦可應用。
以上說明了本發明之若干實施形態，但該等實施形態係作為示例而提示者，並非意圖限定發明之範圍。該等新穎之實施形態可以其他各種形態而實施，於不脫離發明之主旨之範圍內，可進行種種省 略、置換、變更。該等實施形態或其變形包含於發明之範圍或主旨中，並且包含於與申請專利範圍中記載之發明均等之範圍內。
1A‧‧‧第1面
1B‧‧‧第2面
1S、1SA、1SB、1SC‧‧‧半導體晶片
2A、2B、2C‧‧‧具有感光性之表面保護膜兼接著劑層
8‧‧‧支持片材
9‧‧‧吸附筒夾
9a‧‧‧吸附面
10‧‧‧配線基板
11‧‧‧平台
12‧‧‧含有光聚合起始劑且具有光硬化性之熱硬化 型接著膜
13‧‧‧連接焊墊

Claims (8)

  1. 一種半導體裝置之製造方法，其特徵在於：包含以下步驟：於形成有電路之晶圓之第1面上塗佈具有感光性之保護膜兼接著劑層；使上述塗佈保護膜兼接著劑層之步驟中所塗佈之揮發成分乾燥；使用攝影法將上述保護膜兼接著劑層與電性連接部至少在切割區域形成開口；對上述保護膜兼接著劑層加熱，使其硬化；沿著上述切割區域自第1面進行半切割；將上述第1面貼附於保護帶上；超過自與上述第1面對向之第2面進行半切割之深度而對上述第2面進行研削，使上述晶圓單片化，形成半導體元件；將研削後之上述第2面貼附於帶上，剝離形成於上述第1面上之上述保護帶；將上述半導體元件依序接著於經加熱之平台上之基材或下段之半導體元件之特定位置上之晶粒接合步驟；將形成於上述半導體元件之開口部上之端子、與形成於上述基材上之端子藉由接合線而連接；及將上述半導體元件與接合線加以密封；上述晶粒接合步驟係於上述基材或下段之半導體元件之特定位置上，使用半硬化接著劑、半硬化膜、或具有B階段之液狀接著劑進行接著之步驟，上述保護膜兼接著劑層中，含有1%以上之光聚合起始劑，且 至少一部分含有熱硬化成分，硬化之狀態下之於260℃時儲存彈性模數為2MPa以上，於溫度85℃、相對濕度85%之環境下放置24小時時之吸水率為0.8%以下，上述保護膜兼接著劑層與上述半導體元件之於260℃時晶粒剪切強度為0.6MPa以上，且包含以下步驟：將上述半導體元件以使打線接合區域殘存之方式錯開而積層為3層以上階梯狀，且於將上述半導體元件逆向錯開而積層之積層折返部上，於上述積層折返部之上述半導體元件之第2面上，塗佈具有光硬化性之接著劑層，打線接合時之上述保護膜兼接著劑層之於175℃時儲存彈性模數為40MPa以上。
  2. 一種半導體裝置之製造方法，其特徵在於：包含以下步驟：將半導體元件依序接著於經加熱之平台上之基材或下段之半導體元件之特定位置上之晶粒接合步驟；將形成於上述半導體元件之開口部上之端子、與形成於上述基材上之端子藉由接合線而連接；及將上述半導體元件與接合線加以密封；上述晶粒接合步驟係於上述基材或下段之半導體元件之特定位置上，使用半硬化接著劑、半硬化膜、或具有B階段之液狀接著劑進行接著之步驟。
  3. 一種半導體裝置之製造方法，其特徵在於：包含以下步驟：於形成有電路之晶圓之第1面上塗佈具有感光性之接著劑層；使上述塗佈具有感光性之接著劑層之步驟中所塗佈之揮發成分乾燥； 使用曝光‧顯影將上述具有感光性之接著劑層與電性連接部至少在切割區域形成開口；提供熱負載，使上述具有感光性之接著劑層硬化；沿著上述切割區域自上述第1面進行半切割；將上述第1面貼附於保護帶上；超過自與上述第1面對向之第2面進行半切割之深度而對上述第2面進行研削，使上述晶圓單片化，形成半導體元件；將研削後之上述第2面貼附於拾取帶上，剝離形成於上述第1面上之上述保護帶；將上述半導體元件接著於經加熱之平台上之基材或下段之半導體元件之特定位置上之晶粒接合步驟；將形成於上述半導體元件之開口部上之端子、與形成於上述基材上之端子藉由接合線而連接；及將上述半導體元件與接合線加以密封；上述晶粒接合步驟係於上述基材或下段之半導體元件之特定位置上，使用半硬化接著劑、半硬化膜、或具有B階段之液狀接著劑進行接著之步驟。
  4. 如請求項2或3之半導體裝置之製造方法，其中上述具有感光性之接著劑層含有1%以上之光聚合起始劑，且至少一部分含有熱硬化成分。
  5. 如請求項2或3之半導體裝置之製造方法，其中上述具有感光性之接著劑層於硬化之狀態下之於260℃時儲存彈性模數為2MPa以上，於溫度85℃、相對濕度85%之環境下放置24小時時之吸水率為0.8%以下，上述具有感光性之接著劑層與上述半導體元件之於260℃時晶粒剪切強度為0.6MPa以上。
  6. 如請求項2或3之半導體裝置之製造方法，其包含以下步驟：將上述半導體元件以使打線接合區域殘存之方式錯開而積層為3層以上階梯狀，且於將上述半導體元件逆向錯開而積層之積層折返部上，於上述積層折返部之上述半導體元件之第2面上，塗佈具有光硬化性之接著劑層。
  7. 如請求項2或3之半導體裝置之製造方法，其中打線接合時之感光性接著劑之於175℃時儲存彈性模數為40MPa以上。
  8. 一種半導體裝置，其特徵在於：其係以使打線接合區域殘存之方式錯開而將3個以上之半導體元件積層為階梯狀，且包含將上述半導體元件逆向錯開而積層之積層折返部者，於上述積層折返部上，包含上段側之形成於半導體元件之第2面上之具有光硬化性之接著劑層、及下段側之形成於上述半導體元件之第1面上之具有感光性、且於電性連接部上具有開口之感光性之接著劑層之雙層構造的接著劑層。
TW102129170A 2013-03-22 2013-08-14 Semiconductor device and manufacturing method thereof TWI521585B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013060693A JP5902114B2 (ja) 2013-03-22 2013-03-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201438080A TW201438080A (zh) 2014-10-01
TWI521585B true TWI521585B (zh) 2016-02-11

Family

ID=51552141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129170A TWI521585B (zh) 2013-03-22 2013-08-14 Semiconductor device and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP5902114B2 (zh)
CN (1) CN104064483B (zh)
TW (1) TWI521585B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6465339B2 (ja) * 2014-10-16 2019-02-06 日立化成株式会社 感光性接着剤組成物及び、それを用いた半導体装置の製造方法
KR101593833B1 (ko) * 2014-10-17 2016-02-12 세메스 주식회사 기판 히팅 유닛 및 이를 포함하는 다이 본딩 장치
JP6707292B2 (ja) * 2016-10-14 2020-06-10 株式会社ディスコ 積層チップの製造方法
WO2018139612A1 (ja) * 2017-01-30 2018-08-02 三井化学東セロ株式会社 部品製造用フィルム、部品製造用具及び部品製造方法
JP2019046961A (ja) * 2017-09-01 2019-03-22 Tdk株式会社 吸着ノズル及びこれを備える外観検査装置、並びに、回路基板の製造方法
JP2018100423A (ja) * 2018-03-20 2018-06-28 リンテック株式会社 粘着テープおよび半導体装置の製造方法
KR102062693B1 (ko) * 2018-11-13 2020-01-06 주식회사 엘레판트 기판 제조 방법
TWI774936B (zh) 2019-03-08 2022-08-21 台灣愛司帝科技股份有限公司 承載結構及承載設備
TWI746209B (zh) * 2020-10-15 2021-11-11 均華精密工業股份有限公司 生產設備及擷取器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829980B2 (en) * 2007-04-24 2010-11-09 Everspin Technologies, Inc. Magnetoresistive device and method of packaging same
JP5549671B2 (ja) * 2009-06-30 2014-07-16 日立化成株式会社 感光性接着剤、並びにそれを用いたフィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ及び半導体装置
JP5732815B2 (ja) * 2009-10-30 2015-06-10 日立化成株式会社 感光性接着剤組成物、並びにそれを用いたフィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、接着剤層付透明基板、及び半導体装置。
JP5537515B2 (ja) * 2011-09-01 2014-07-02 株式会社東芝 積層型半導体装置の製造方法と製造装置

Also Published As

Publication number Publication date
CN104064483B (zh) 2017-06-06
JP2014187167A (ja) 2014-10-02
TW201438080A (zh) 2014-10-01
JP5902114B2 (ja) 2016-04-13
CN104064483A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
TWI521585B (zh) Semiconductor device and manufacturing method thereof
US8796076B2 (en) Stacked semiconductor devices and fabrication method/equipment for the same
KR101493872B1 (ko) 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법
US7915080B2 (en) Bonding IC die to TSV wafers
US8017439B2 (en) Dual carrier for joining IC die or wafers to TSV wafers
US7192805B2 (en) Semiconductor device and method of manufacturing the same
JP5289484B2 (ja) 積層型半導体装置の製造方法
US20120001328A1 (en) Chip-sized package and fabrication method thereof
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
US20120013006A1 (en) Chip scale package and fabrication method thereof
TWI399817B (zh) 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法
TWI773341B (zh) 半導體裝置的製造方法
JP2012248598A (ja) 半導体装置の製造方法
JP2012114214A (ja) 半導体装置及びその製造方法
TWI630665B (zh) 製作晶片封裝結構之方法
US20100052161A1 (en) Semiconductor wafer with adhesive protection layer
TWI425580B (zh) 製造半導體晶片封裝模組之方法
US20050145328A1 (en) Die molding for flip chip molded matrix array package using UV curable tape
JP6343980B2 (ja) 半導体デバイスの製造方法
TWI751483B (zh) 半導體封裝之製造方法
TW202133697A (zh) 半導體裝置及其製造方法
JP2011066294A (ja) 半導体装置の製造方法
JP2016082018A (ja) 半導体装置の製造方法、半導体素子積層体付ウェハ、半導体素子積層体及び半導体装置