CN104064483B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104064483B
CN104064483B CN201310376382.3A CN201310376382A CN104064483B CN 104064483 B CN104064483 B CN 104064483B CN 201310376382 A CN201310376382 A CN 201310376382A CN 104064483 B CN104064483 B CN 104064483B
Authority
CN
China
Prior art keywords
mentioned
hardening
semiconductor element
face
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310376382.3A
Other languages
English (en)
Other versions
CN104064483A (zh
Inventor
芳村淳
松岛良二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104064483A publication Critical patent/CN104064483A/zh
Application granted granted Critical
Publication of CN104064483B publication Critical patent/CN104064483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

提供半导体元件和基础材料或者半导体装置间的连接时、不会使粘着性恶化、薄型且可靠性高的半导体装置。其特征在于，包括以下步骤：在被加热的台上的基础材料或者下层的半导体元件（10）的预定位置依次粘着半导体元件（1SA）的小片接合步骤；通过接合线连接在上述半导体元件（10）的开口部形成的端子和在上述基础材料上形成的端子（13）的步骤；和，密封上述半导体元件（10）和接合线的步骤；其中，上述小片接合步骤是在上述基础材料或者下层的半导体元件（10）的预定位置使用半硬化粘着剂、半硬化膜或具有B阶段的液状粘着剂（12）粘着的步骤。

Description

半导体装置及其制造方法
关联申请
本申请享受以日本专利申请2013-60693号（申请日：2013年3月22日）作为基础申请的优先权。本申请通过参照这个基础申请而包含基础申请的全部的内容。
技术领域
本发明的实施方式涉及半导体装置及其制造方法。
背景技术
公开一种在半导体芯片的电路元件形成面上使用兼备表面保护和粘着的粘着保护用树脂而层叠半导体芯片的技术（例如日本专利公开公报2002-246539号）。其制造方法包括：将未涂布保护材料的第1半导体芯片背面粘着固定于基板，接着在第1半导体芯片表面使用兼备表面保护膜和粘着的粘着保护用树脂，经由该粘着保护用树脂层叠第2半导体芯片。
然而，在这个场合，存在如下问题：在与第1半导体芯片表面的电连接用焊盘（例如引线接合用）相对应的区域没有开口，无法使用低成本的电连接方法在半导体芯片间或者与基板进行电连接。再者，由于在切割部也有粘着剂，在单片化时引起切割刀片的堵塞，成为碎屑增大的主要原因。
还有，在将在表面涂布有表面保护膜兼粘着剂层的第1半导体芯片的、未涂布表面保护膜兼粘着剂层的背面侧固定在基板时，需要涂布粘着剂膜（DAF）等粘着剂。在第1半导体芯片表面已形成有表面保护膜兼粘着剂层，对基板的固定时，若接受热过程则存在粘着性降低这样的问题。
这个问题，在一边将半导体芯片依次错位接合区域的量一边进行层叠的结构的场合也同样地发生。即，位于折返部的半导体芯片表面的表面保护膜兼粘着剂层，由于接受引线接合的热过程，有与在其上层层叠的半导体芯片之间的粘着性降低这样的问题。
发明内容
本发明的一实施方式的目的在于提供半导体元件和基础材料或者半导体元件间的连接时、抑制粘着性的退化且薄型可靠性高的半导体装置。
根据本发明的一实施方式，其特征在于，包括以下步骤：在被加热的台上的基础材料或者下层的半导体元件的预定位置依次粘着半导体元件的小片接合步骤；通过接合线连接在上述半导体元件的开口部形成的端子和在上述基础材料上形成的端子的步骤；和，密封上述半导体元件和接合线的步骤；其中，上述小片接合步骤是在上述基础材料或者下层的半导体元件的预定位置使用半硬化粘着剂、半硬化膜或具有B阶段的液状粘着剂粘着的步骤。
附图说明
图1（a）～（f）是表示第1实施方式的半导体装置的制造方法中的从感光性表面保护膜兼粘着剂层的形成步骤到半导体晶片的切断步骤的图。
图2是表示第1实施方式的半导体装置的制造方法中的从第1半导体芯片的拾取步骤到第2半导体芯片的粘着步骤的图。
图3是放大表示图1所示的半导体装置的制造方法中的半导体晶片的芯片区域及切割区域的图。
图4是表示适用第1实施方式的制造方法制造的半导体装置的图。
图5是表示测量表面保护膜兼粘着剂层的粘着（安装）时粘度和安装温度（℃）的关系的结果的图。
图6是表示升温并测量进行回流时的回流剥离率的结果的图。
图7是表示测量回流剥离率和小片剪切强度的关系的结果的图。
图8是表示测量吸水率和回流剥离率的关系的结果的图。
图9是表示测量半导体元件的弯曲量和弹性率的关系的结果的图。
图10是表示适用第2实施方式的半导体装置的制造方法制造的半导体装置的截面图。
图11（a）～（c）是表示第2实施方式的半导体装置的制造方法的图。
图12是表示适用第3实施方式的半导体装置的制造方法的制造的半导体装置的截面图。
图13是表示适用第4实施方式的半导体装置的制造方法制造的半导体装置的截面图。
附图标记说明
1：半导体晶片
2、2A、2B、2C、2D：有感光性的表面保护膜兼粘着剂层
3：开口部 4：电极焊盘
5：切割槽 6：保护带
1S、1SA、1SB、1SC、1SD：半导体芯片
8：支撑片 9：吸附夹头
9a：吸附面 10：布线基板
12：含有光聚合作用引发剂并具有光硬化性的热硬化型粘着膜
13：连接焊盘 14：接合线
16、20：半导体装置 21：粘着剂层
具体实施方式
以下参照附图，详细地说明实施方式涉及的半导体装置的制造方法。再者，本发明不限于这些实施方式。
（第1实施方式）
图1（a）～（f）是表示第1实施方式的半导体装置的制造方法中的从感光性的表面保护膜兼粘着剂层的形成步骤到半导体晶片的切断步骤的图，图2是表示第1实施方式的半导体装置的制造方法中的从第1半导体芯片的拾取步骤到第2半导体芯片的粘着步骤的图。图3是放大表示图1所示的半导体装置的制造方法中的半导体晶片的芯片区域及切割区域的图，图4是表示适用第1实施方式的制造方法制造的半导体装置的图。本实施方式的方法中，关于使用具有感光性且按晶片级正型涂布有表面保护膜兼粘着剂的晶片的例子来说明。曝光/显影其感光性的表面保护膜兼粘着剂。此时，使电连接用焊盘区域BP及单片化用通路（在这里为切割通路）开口。在这里，所谓切割通路是指如下区域：在切割区域D及其周边可能由切割而受到损坏，除了与半导体装置的功能无关的电路（例如特性确认用的测试电路和/或图案尺寸确认用的虚电路），应该避开电路形成。在这里，为了简略化，假定切割区域为与切割通路一样的宽度来说明。因此，本实施方式中，其特征在于，包括：在被加热的台上的基础材料或者下层的半导体元件的预定位置依次粘着半导体元件的小片接合步骤；通过接合线连接在半导体元件的开口部形成的端子和在基础材料形成的端子的步骤；密封半导体元件和接合线的步骤，上述小片接合步骤是在上述基础材料或者下层的半导体元件的预定位置使用半硬化粘着剂、半硬化膜、或液状粘着剂（B阶段型粘着剂）来粘着的步骤。
首先，如图1（a）所示，在半导体晶片1的第1面（表面）1A上涂布具有感光性的表面保护膜兼粘着剂层2。并且，在电热板上进行110℃的3分的预烘，使得表面保护膜兼粘着剂层2的残余溶剂量变为10%以下。表面保护膜兼粘着剂层2对半导体晶片1的第1面1A均匀地形成。半导体晶片1具有多个芯片区域X，在各芯片区域X的第1面1A上形成有具有晶体管等的半导体元件和/或线路层等的半导体元件部（未图示）。在多个芯片区域X间，分别设置有切割区域D。如后述，将半导体晶片1沿着切割区域D切断。通过切断半导体晶片1并使芯片区域X单片化，制造与多个芯片区域X相当的多个半导体芯片。
表面保护膜兼粘着剂层2保护芯片区域X的第1面（表面）1A，并且，在将基于芯片区域X的半导体芯片与其他的半导体芯片层叠时作为粘着剂起作用。因为表面保护膜兼粘着剂层2有感光性，所以能使用酚醛树脂和/或聚酰亚胺树脂等热硬化性树脂。酚醛树脂和/或聚酰亚胺树脂等热硬化性树脂能在曝光/显影步骤中图案化。在这样的具有感光性的表面保护膜兼粘着剂层2中，具有能够执行曝光/显影步骤的感光性，并且，具有能够进行半导体芯片间的粘着的粘着性。表面保护膜兼粘着剂层2也可以由具有感光性的热塑性树脂形成。
例如，在半导体晶片1的第1面1A通过喷墨、旋涂等涂布具有感光性、粘着性等的树脂组成物（感光性粘着剂树脂组成物）。使这个树脂组成物的涂布膜干燥而形成表面保护膜兼粘着层2。作为表面保护膜兼粘着剂层2的形成材料，可列举出例如含有20～40%质量的酚醛树脂和10%质量以下的感光剂和10%质量以下的表面活性剂和30～80%质量的溶剂的树脂组成物、含有30～80%质量的酚醛树脂和10%质量以下的感光剂和20～40%质量的交联剂和10%质量以下的表面活性剂的树脂组成物等。
在形成表面保护膜兼粘着剂层2时，优选，感光性粘着剂树脂组成物的粘度（涂布时的粘度）为1Pa·s（25℃）以下。还与感光性粘着剂树脂组成物的涂布方法有关，但是，通过使用25℃的粘度为1Pa·s以下的感光性粘着剂树脂组成物（液状组成物），表面保护膜兼粘着剂层2的形成性提高，并且，能抑制空洞的发生等。液状树脂组成物的粘度表示用B型粘度计（JIS K7117-2）测定的值。在干燥后的表面保护膜兼粘着剂层2中残留的挥发成分量优选为30%质量以下，更优选为15%质量以下。由此，也可抑制表面保护膜兼粘着剂层2中的空洞。还有，在进一步与曝光掩模接触时，可抑制表面保护膜兼粘着剂层2的膜厚不均的发生等。
其次，如图1（b）所示，使用具有希望的图形的光掩膜（未图示）将进行了预烘的表面保护膜兼粘着剂层2曝光后，通过用对应于表面保护膜兼粘着剂层2的种类等的显影液进行显影处理，在表面保护膜兼粘着剂层2上形成开口部3。有感光性的表面保护膜兼粘着剂层2可以是负型及正型的任一个。在使用正型的表面保护膜兼粘着剂层2的场合，显影之后进行后曝光，使表面保护膜兼粘着剂层2硬化。再者，通过反应性离子蚀刻（RIE）除去半导体晶片1面上的金属等的渣滓之后，通过使用氧O2的灰化，除去氟化合物、有机系的渣滓。之后，一边进行85℃的1.5小时的热处理，一边进行探测试验（小片测试）。还有，在适用热硬化性树脂作为表面保护膜兼粘着剂层2的场合，优选，在半导体晶片1的切断步骤前进行热处理（例如120℃×1小时），预先设为半硬化状态（B阶段状态）。
开口部3以使半导体晶片1的切割区域D露出的方式形成。并且，在各芯片区域X的第1面上，如图3所示，设置有电极焊盘4。电极焊盘4成为与其他的半导体芯片和/或布线基板、引线框等电路基础材料的连接部。因此，在表面保护膜兼粘着剂层2上，除了切割区域D之外，还形成使电极焊盘4露出的开口部3。在图3中，电极焊盘4沿着基于芯片区域X的半导体芯片的至少1个的外形边而配置。
这个实施方式的制造方法中，使用具有感光性的表面保护膜兼粘着剂层2。因而，能够在具有多个芯片区域X的半导体晶片1的表面整体上形成表面保护膜兼粘着剂层2之后，在曝光/显影步骤中形成开口部3而使切割区域D及电极焊盘4露出。通过使切割区域D露出，能抑制后面步骤的半导体晶片1的切断步骤中切割刀片的堵塞和/或伴随其的碎屑的发生，进而能抑制树脂的飞散引起的不良发生等。并且，通过使电极焊盘4露出，能稳定地实施与电路基础材料的电连接步骤。
接着，如图1（c）所示，在半导体晶片1上从第1面1A侧形成半切状态的槽5。槽5通过以下方式形成：对通过开口部3除去了表面保护膜兼粘着剂层2的切割区域D，由具有与其宽度对应的刃厚的刀片进行切削。槽5的深度设定为比半导体晶片1的厚度浅，并且比半导体芯片的完成时的厚度深。槽5也可以用蚀刻法等形成。通过在半导体晶片1上形成这样的深度的槽（切割槽）5，多个芯片区域X以与各个半导体芯片的完成厚度相应的状态来区分。
如图1（d）所示，在形成半切状态的槽5的半导体晶片1的第1面（表面）1A上，经由表面保护膜兼粘着剂层2贴合保护带6。保护带6，在后面步骤中研削作为半导体晶片1的非电路面的第2面1B时，保护半导体晶片1的第1面1A，并且，在第2面1B的研磨步骤中维持将芯片区域X单片化之后的半导体晶片1的形状（晶片形状）。作为保护带6，能采用各种树脂带等。
其次，如图1（e）所示，研削及研磨作为由保护带6保持的半导体晶片1的非电路面的第2面1B。半导体晶片1的第2面1B，例如采用研磨（ラッピング）平台机械地研削，接着采用研磨平台研磨（例如干式抛光）。半导体晶片1的第2面1B的研削/研磨步骤以达到从第1面1A侧形成的切割槽5的方式实施。这样，通过研削半导体晶片1的第2面1B，可将各芯片区域X分割并单片化。
如图1（e）所示，将多个芯片区域X分别单片化，由此制作多个半导体芯片1S。但是，因为半导体晶片1的整体形状由保护带6保持，所以维持晶片形状。在单片化的半导体芯片1S的表面，分别设置有表面保护膜兼粘着剂层2。表面保护膜兼粘着剂层2，以使在半导体芯片1S上设置的电极焊盘4露出的方式形成。之后，如图1（f）所示，在具有单片化的半导体芯片1S的半导体晶片1的第2面1B上粘着拾取用的支撑片8之后，剥离保护带6。
如图1（f）所示，多个半导体芯片1S通过在半导体晶片1的第2面1B上粘着的支撑片8维持晶片形状。具有多个半导体芯片1S并且作为整体由支撑片8维持晶片形状的半导体晶片1，被送往下面步骤的拾取步骤。作为支撑片8，可采用例如紫外线硬化型粘着带。紫外线硬化型粘着带是在使用例如聚乙烯和/或聚丙烯那样的聚烯烃树脂、聚氯乙烯树脂等的基础材料片上形成使用紫外线硬化型树脂的粘着层的带。
图1（c）～（f）表示所谓先切割步骤，作为半导体晶片1的切断步骤。半导体晶片1的切断步骤不限于先切割步骤，也可以适用通常的切割步骤。即，在具有形成有开口部3的表面保护膜兼粘着剂层2的半导体晶片1（图1（b））的非电路面即第2面1B上，粘着兼任切割带的支撑片8。接着，从作为半导体晶片1的电路面的第1面1A侧沿着切割区域D，用刀片等切断半导体晶片1。通过这样的切断步骤，也可以切断半导体晶片1而制造多个半导体芯片1S。
其次，如图2（a）所示，准备经过从上述的表面保护膜兼粘着剂层2的形成步骤到切断步骤的半导体晶片1，即具有在支撑片8上粘着的多个半导体芯片1S的半导体晶片1，从支撑片8按顺序拾取多个半导体芯片1S。半导体芯片1S的拾取，例如在向支撑片8照射紫外线而使粘着层硬化而使粘着力降低之后实施。首先，由吸附夹头9保持第1半导体芯片1SA，从支撑片8拾取。吸附夹头9具有吸附并保持半导体芯片1S的吸附面9a。
另一方面，如图2（b）所示，在台（加热台）11上准备布线基板10。并且，贴合含有光聚合作用引发剂、有光硬化性的热硬化型粘着膜（以下，还称为热硬化型粘着膜。DAF）12，以120℃加热1小时，设为B阶段。
从支撑片8拾取的第1半导体芯片1SA，送往下面步骤的安装步骤。在电路基础材料上装载第1半导体芯片1SA时，如图2（c）所示，如布线基板10的电路基础材料被载置在具有加热机构的台11上。装载半导体芯片1S的电路基础材料不仅限于布线基板10，也可以是引线框等。本实施方式中，从支撑片8拾取的第1半导体芯片1SA，被配置在加热台11上所载置的布线基板10的预定的位置。在布线基板10的芯片装载位置，预先形成有热硬化型粘着膜12。这个热硬化型粘着膜12，不限于通过膜的粘着，也可以通过粘着剂的涂布等形成。
在布线基板10上粘着第1半导体芯片1SA时，布线基板10预先通过加热台11加热到预定的温度。加热温度按照热硬化型粘着膜12的粘着温度来设定。因为热硬化型粘着膜12使用热硬化性树脂，所以加热到例如B阶段的热硬化性树脂进行加热流动的温度。并且，通过一边将布线基板10上的热硬化型粘着膜12加热到预定的温度，一边由以吸附夹头9将第1半导体芯片1SA按压到热硬化型粘着膜12上，将第1半导体芯片1SA粘着在布线基板10上。
其次，如图2（d）所示，在第1半导体芯片1SA上粘着第2半导体芯片1SB。首先，与如图2（a）所示的步骤相同，由吸附夹头9保持第2半导体芯片1SB，从支撑片8拾取。从支撑片8拾取的第2半导体芯片1SB，被配置在第1半导体芯片1SA的预定的位置。对于第1半导体芯片1SA和第2半导体芯片1SB的粘着，通过在第1半导体芯片1SA的第1面上形成的第1表面保护膜兼粘着剂层2A来实施。
在第1半导体芯片1SA上粘着第2半导体芯片1SB时，第1半导体芯片1SA经由布线基板10，通过加热台11加热到预定的温度。加热温度，按照表面保护膜兼粘着剂层2的粘着温度来设定。在由热硬化性树脂构成表面保护膜兼粘着剂层2的场合，加热到例如B阶段的热硬化性树脂进行加热流动的温度。并且，通过一边将布线基板10上所装载的第1半导体芯片1SA及第1表面保护膜兼粘着剂层2A加热到预定的温度，一边由吸附夹头9将第2半导体芯片1SB按压到第1表面保护膜兼粘着剂层2A上，将第2半导体芯片1SB粘着在第1半导体芯片1SA上。
在粘着第1半导体芯片1SA和第2半导体芯片1SB时，通过一边加热第1表面保护膜兼粘着剂层2A一边加压，第1及第2半导体芯片1SA、1SB间的粘着性提高。即，第1表面保护膜兼粘着剂层2A的相对于第2半导体芯片1SB的湿润性提高，能提高第1及第2半导体芯片1SA、1SB间的粘着可靠性。第1表面保护膜兼粘着剂层2A的粘着时粘度（加热时粘度）优选为10～10000Pa·s的范围，进而优选为10～3000Pa·s的范围。通过将第2半导体芯片1SB按压到具有这样的粘着时粘度的第1表面保护膜兼粘着剂层2A上，能提高第1及第2半导体芯片1SA、1SB间的粘着可靠性。
这个实施方式的半导体装置的制造方法中，由于在布线基板10表面及半导体芯片1S表面上使用具有感光性的表面保护膜兼粘着剂层2、热硬化型粘着膜12，所以能够在布线基板10上的连接焊盘13及具有多个芯片区域X的半导体晶片1的表面整体上形成表面保护膜兼粘着剂层2之后，在曝光/显影步骤中形成开口部3，使切割区域D及电极焊盘4露出。通过使切割区域D露出，能抑制后面步骤的半导体晶片1的切断步骤中切割刀片的堵塞和/或伴随其的碎屑的发生，进而能抑制树脂的飞散的不良发生等。并且，通过使电极焊盘4露出，能稳定地实施布线基板10和半导体芯片1S、半导体芯片1S间的电连接。
图5中用曲线C表示测量表面保护膜兼粘着剂层2A的粘着（安装）时粘度和安装温度（℃）的关系的结果。若由直线S2表示的安装时粘度超过3500（Pa·s）则湿润性不足。还有，若由直线S1表示的安装时粘度小于10（Pa·s）则产生错位，产生冒泡空洞。从图5明显地，通过加热第1表面保护膜兼粘着剂层2A而将粘着时粘度设为3500Pa·s以下，第1表面保护膜兼粘着剂层2A的相对于半导体芯片1SB的湿润性提高，能提高半导体芯片1SA、1SB间的粘着可靠性。若第1表面保护膜兼粘着剂层2A的粘着时粘度太低，则溶剂等的挥发成分冒泡而成为空洞，有可能产生半导体芯片1SB的错位等，所以优选第1表面保护膜兼粘着剂层2A的粘着时粘度设为10Pa·s以上。第1表面保护膜兼粘着剂层2A的粘着时粘度，根据JISK7244-10确定的粘度测定法测量。这个场合，采用动态粘弹性测量设备（平行平板振动流变计）能测量粘度。
吸附夹头9的吸附面9a，一般用橡胶形成。优选，使橡胶制吸附面9a的相对于第2半导体芯片1SB的粘接力比第1及第2半导体芯片1SA、1SB间的粘接力低，而且吸附面9a用硅橡胶形成。由于硅橡胶的脱模性等出色，可抑制吸附夹头9的脱离不良的发生。再者，作为形成吸附面9a的其他橡胶材料，可列举出氟系橡胶（聚四氟乙烯等）、丙烯酸橡胶、聚氨酯橡胶等。
在吸附夹头9的吸附面9a上实施使如硅树脂涂层那样的使表面能降低的表面处理也有效。作为表面处理，除了硅树脂涂层以外，能适用氟系树脂涂层、黑铬（トシカル）涂层等。
半导体芯片1S的粘着步骤，按照半导体芯片1S的层叠数反复实施。即，反复实施如图2（a）所示的半导体芯片1S的拾取步骤、如图2（d）所示的半导体芯片1S的粘着步骤，在布线基板10上层叠必要数目的半导体芯片1S。图4表示在布线基板10上层叠第1～第5半导体芯片1SA～1SE的状态。第1～第5半导体芯片1SA～1SE，以各自的电极焊盘4露出的方式，在布线基板10上进行台阶状层叠。第1～第5半导体芯片1SA～1SE的电极焊盘4，分别经由布线基板10的连接焊盘（连接部）13和金属制的接合线14电连接。电极焊盘4和连接焊盘13的连接，也可以取代接合线14，通过导电树脂等的印制布线层实施。
对第1～第5半导体芯片1SA～1SE实施引线接合时，优选，预先对各个第1～第5半导体芯片1SA～1SE上的表面保护膜兼粘着剂层2实施固化处理使之硬化。由此，能提高引线接合性。表面保护膜兼粘着剂层2的固化处理，优选，在层叠必要数目的半导体芯片例如第1～第5半导体芯片1SA～1SE后一并实施。相对于第1～第5半导体芯片1SA～1SE的引线接合，优选，与对表面保护膜兼粘着剂层2进行了固化处理的第1～第5半导体芯片1SA～1SE一并实施。
并且，图6表示升温速度为3℃/分进行升温，测量进行回流时的回流剥离率的结果。从其结果，固化（硬化）处理后的表面保护膜兼粘着剂层2，优选，260℃下的储藏弹性率为2MPa以上6MP以下。下限是260℃的饱和水蒸气压力。
图7表示测量回流剥离率和小片剪切强度的关系的结果。从其结果，刻画了回流剥离率10%和小片剪切强度的95%置信区间的概率。从其决定结果可知，小片剪切强度为0.6MPa以上时，几乎没有回流剥离，能得充分的可靠性。a表示95%置信区间，b是剥离不良10%的正态区块。c表示剥离发生区间。在这里，所谓小片剪切强度是指，从横侧向水平方向按压在引线框和/或基板等的半导体部件上小片接合的半导体芯片，半导体芯片从基板剥离的负荷值，即芯片的剪切强度。
如以上，优选，与260℃下的半导体芯片1S的小片剪切强度为0.6MPa以上。还有，测量在温度85℃、相对湿度85%的环境下放置24小时的表面保护膜兼粘着剂层2的吸水率和回流剥离率的关系。其结果，如图8所示，可知优选回流吸水率为0.8%以下。这样，能提高焊锡回流步骤中的表面保护膜兼粘着剂层2的可靠性等。即，在评价耐回流性的回流性试验（在260℃的水蒸气压力下实施）时，优选抑制粘着剂和芯片表面剥离和/或粘着剂的凝集破裂等，而且满足上述3个条件。上述3个条件依据JIS K7244-4“塑料·动态机械特性的试验方法”测量。
还有，图9表示测量引线接合时的具有感光性的粘着剂的175℃下的储藏弹性率和弯曲量的关系的结果。在这里，表面保护膜兼粘着剂层2的厚度为10μm，半导体芯片的厚度为40μm。实线a表示测量弯曲量和储藏弹性率的关系的结果，虚线b是半导体芯片的弯曲为15μm的线。从这个结果可知，引线接合时的表面保护膜兼粘着剂层2的175℃下的储藏弹性率优选为40MPa以上。
如以上地固化处理后的表面保护膜兼粘着剂层2，优选，175℃下的储藏弹性率为40MPa以上。表面保护膜兼粘着剂层2在引线接合时被加压及加热进行软化。这时，若175℃下的储藏弹性率小于40MPa，则半导体芯片1S有可能弯曲而产生连接不良和/或芯片破裂等。即，通过适用175℃下的储藏弹性率为40MPa以上的表面保护膜兼粘着剂层2，能提高引线接合的连接可靠性等。表面保护膜兼粘着剂层2的175℃下的储藏弹性率，依据JISK7244-4“塑料·动态机械特性的试验方法”测量。
并且，通过在半导体芯片1SA～1SE的电极焊盘4和布线基板10的连接焊盘13之后电连接，将半导体芯片1SA～1SE与接合线14等一起由密封树脂15密封，制造半导体装置16。在布线基板10的下面侧，设置有省略图示的焊锡凸块等外部电极。对半导体装置16，能适用各种公知的构成。
根据第1实施方式的制造方法，即使在使用表面保护膜兼粘着剂层2的场合，也能适用从半导体晶片1按顺序拾取半导体芯片1S并层叠的通常的层叠步骤，成品率更好地制造可靠性出色的半导体装置。即，能保持半导体芯片1S间的粘着可靠性，并且抑制吸附夹头9从半导体芯片1S脱离的不良等不良发生。并且，通过使用表面保护膜兼粘着剂层2，能降低半导体装置16的厚度。再者，第1实施方式中，在布线基板10上按顺序层叠第1～第5半导体芯片1SA～1SE，但半导体芯片1S的层叠数不限于此，在电路基础材料上所装载的第1半导体芯片1SA上层叠至少1个半导体芯片1S的构成即可。
之后，在布线基板10的背面侧装载焊锡球或者焊盘等的外部连接端子（BGA或者LGA（未图示））。并且，在粘着切割带、进行封装切割之后，从切割带剥离各半导体装置，收纳于托盘，进行测试而完成。
以上说明的本实施方式中，在连接的步骤之前，在作为基础材料的布线基板10的形成有端子的面上，粘着具有光硬化性的热硬化型粘着膜12，将半导体晶片1的与第1面1A相对的第2面1B抵接于这个具有光硬化性的热硬化型粘着膜12，通过光照射使之半硬化，预先临时接合，然后使之热硬化。还有，本实施方式的方法中，通过使用具有感光性的表面保护膜兼粘着剂层2，能够大幅度削减成本。能将为芯片表面/背面2层的芯片层间膜能设为单层，有助于封装厚度的薄化，若芯片层叠数增加则能累计而薄化。在形成有电路的晶片表面上涂布感光树脂并使其完全硬化的层，与在与电路形成面相反侧的晶片背面上涂布或者贴合粘着剂而芯片层叠相比，能降低成本简化安装步骤。
并且，作为涂布方式，有使用旋涂机的旋转涂布、使用喷涂机的喷雾涂布、浸润、喷墨和/或丝网等印刷、辊涂等，但是在任一个的方式中，只要感光性粘着剂的25℃下的粘度是1Pa，都能涂布。
在作为使接合剂以膜状附着的方法采用喷墨法的场合，为了抑制喷出喷嘴的堵塞，优选，将接合剂的25℃下的粘度设为0.015Pa·s以下。这个场合，接合剂的粘度可通过控制作为溶质的树脂的量和溶媒的量来调整。例如，在溶质为环氧树脂、溶媒为γ—丁内酯（GBL）的场合，如果接合剂中的环氧树脂的比例为25%重量左右，则25℃下的粘度可以设为0.015Pa·s以下。再者，这个粘度是用B型法伯尔粘度计（JIS K7117-2）测量的场合。
还有，在作为使接合剂以膜状附着的方法采用喷雾方式的场合，优选，将喷出喷嘴加温，将接合剂的50℃下的粘度设为0.1Pa·s以下。再者，在这里，粘度也是用B型法伯尔粘度计（JIS K7117-2）测量的场合。
还有，在溶剂量超过15%的半硬化状态下进行曝光/显影的场合，由于向曝光掩模的接触成为膜厚不均原因，再者发生使装置内腔污染的问题，但是通过将残余溶剂量预先管理在15%以下，能谋求膜厚不均的降低，并且防止装置内腔的污染，能得到可靠性的提高。
并且，通过以比B阶段化的温度高的温度加热感光性粘着剂，能得到预定的粘着时粘度。然而，若粘着时粘度变为10Pa·s以下则溶剂量冒泡并成为空洞，层叠的芯片有可能从预定的位置错位。再者，若粘着时粘度超过3000Pa·s，则发生芯片间粘着面的湿润性恶化而无法埋入异物这样的问题。
还有，半导体装置经由焊锡球安装在基板上时，吸湿并在高温下曝晒（回流步骤）。这时，在半导体装置上施加有260℃下的水蒸气压力，特别是存在发生粘着剂和芯片的表面剥离和/或粘着剂的凝集破坏的场合。然而，通过将260℃时储藏弹性率设为2MPa以上/将260℃时小片剪切强度设为0.6MPa以上/将85℃85%×24H后吸水率设为0.8%以下，能回避上述问题。这样，为了回避粘着剂和芯片表面剥离和/或粘着剂的凝集破坏，60℃时储藏弹性率/260℃时小片剪切强度/85℃85%×24H后吸水率这3个是重要因子，通过设为满足这个的结构，能在回流性试验中使其无法剥离。再者，这个时候的储藏弹性率，按以下的方法测量。
依据JIS kK7244-4“塑料·动态机械特性的试验方法第4部：拉伸振动-非共振法”
·测量项目：动态储藏弹性率E’
：动态损失弹性率E"
：损失正切tanδ
·测量频率：1Hz
·测量温度：-25℃～300℃
·升温速度：3℃/min
·试验设备：レオメトリック公司粘弹性测量设备RSA-II
小片剪切强度用DAGE生产PC2400测量。
还有，引线接合时由于加压、加热，存在使感光性粘着剂软化、芯片弯曲、连接不良和/或芯片破裂发生的场合。然而，通过使引线接合温度的175℃时的储藏弹性率为40MPa以上，能防止这个情况。再者，储藏弹性率与上述相同，依据JIS k7244-4“塑料·动态机械特性的试验方法第4部：拉伸振动-非共振法”的方法测量。
再者，关于布线基板-半导体芯片间，在仅用粘着功能而没有必要开口的场合，也可以用热硬化性粘着剂。但是，为了不使半导体芯片的第1面侧的粘着性树脂硬化地，将布线基板-半导体芯片间固定，优选，使用具有光硬化性的热硬化性粘着剂，通过光硬化进行B阶段化，预先临时接合。由此，在对基板的固定时，能抑制在接受热滞时粘着性降低。还有，位于折返部的半导体芯片表面的表面保护膜兼粘着剂层，即使在接受基于引线接合的热过程的场合，也通过光硬化进行B阶段化，由此能防止与在其上层所层叠的半导体芯片的粘着性降低。
还有，小片接合步骤，优选，在布线基板上含有1%以上的光聚合作用引发剂，使用至少部分包含热硬化成分的粘着剂，在被加热的台上的基础材料的预定位置粘着半导体装置。光硬化树脂是通过特定的波长的光聚合硬化的树脂。例如通过将聚合性单体设为环氧树脂而阳离子聚合。首先，在晶片背面（第2面）上涂布液状的树脂，通过照射特定波长的光，液状树脂半硬化。这个时刻，树脂的粘性失去。将其单片化，芯片层叠，但是此时通过加热树脂使树脂软化，通过持续施加热，架桥反应进行，进行硬化。这个场合，至少光聚合作用引发剂需要为树脂组成的1%以上，如果比其低，则光照射时间变长，照射面发热，由此不必要地进行树脂硬化。
这样，为了不向作为半导体芯片-半导体芯片间粘着剂用而预先涂布的感光性粘着剂施加热过程，优选，布线基板-半导体芯片间粘着预先含有1%以上的光聚合作用引发剂，且通过紫外线照射效率很好地使其半硬化（B阶段化）。作为使其半硬化的方法，也有通过与晶片背面研削装置的一体化及连接而达成涂布及半硬化的方法。在这个场合，若使步伐（用于谋求制造中的、生产步骤的均等的定时的步骤工作时间）尽可能一致则生产效率提高。
再者，上述实施方式中，关于将电路形成面设为第1面、将背面侧设为第2面、通过引线接合而连接在作为基体的布线基板上的场合进行了说明，但是不限于此。例如，在倒装芯片连接或者硅贯通电极结构（TSV）等中，半导体元件互相间也可用其他途径连接，在过程中的步骤中，也可以适用于具有经过引线接合步骤等热步骤的需要的半导体装置的安装。
（第2实施方式）
其次，关于第2实施方式进行说明。图10是表示适用第2实施方式的半导体装置的制造方法制造的半导体装置的截面图。图10所示的半导体装置20，与第1实施方式同样制作并拾取，并且具有在布线基板10上按顺序层叠的第1～第4半导体芯片1SA～1SD。但是，第1及第2半导体芯片1SA、1SB和第3及第4半导体芯片1SC、1SD的台阶方向设为反向。第1及第2半导体芯片1SA、1SB在布线基板10上以台阶状按顺序层叠。第3及第4半导体芯片1SC、1SD在第2半导体芯片1SB上，与第1及第2半导体芯片1SA、1SB的台阶方向反方向地按顺序层叠。
即，以使形成有连接焊盘13的引线接合区域残留的方式，错位地将4个第1～第4半导体芯片1SA～1SD以台阶状层叠。相对于这些第1～第3半导体芯片1SA～1SC，使第4半导体芯片1SD反方向地错位地层叠，构成芯片层叠折返部。在这个芯片层叠折返部，具有2层结构的粘着剂层，包括：在上层侧的半导体芯片的第2面上形成的、具有光硬化性的粘着剂层；和在下层侧的上述半导体装置芯片的第1面上形成的、具有感光性、在电连接部具有开口的感光性的粘着剂层。
第1～第4半导体芯片1SA～1SD全都具有与第1实施方式的半导体芯片1S同样的构成。即，在第1～第4半导体芯片1SA～1SD的电路面上，分别具有第1～第4表面保护膜兼粘着剂层2A～2D。表面保护膜兼粘着剂层2A～2D的具体的构成等，与第1实施方式同样。并且，在第1～第4表面保护膜兼粘着剂层2A～2D上，通过晶片阶段的曝光/显影步骤（图1（a）～（b）），设置有使电极焊盘露出的开口部。
关于如图10所示的半导体装置20的制造步骤，参照图11说明。首先，如图11（a）所示，实施与图2（a）～（c）同样的步骤，在基板10上以台阶状按顺序层叠第1及第2半导体芯片1SA、1SB。接着，在第1及第2半导体芯片1SA、1SB的电极焊盘4上实施引线接合，经由接合线14电连接电极焊盘4和布线基板10的连接焊盘13。此时，为了提高引线接合性，优选，在引线接合步骤前固化处理第1表面保护膜兼粘着剂层2A，预先使之硬化。
若层叠第1及第2半导体芯片1SA、1SB后进行固化处理，第2表面保护膜兼粘着剂层2B也硬化，粘着性被损坏。还有，即使在引线接合步骤前不实施固化处理，由于引线接合步骤中的热过程，硬化也进行，有可能粘着性被损坏。因此，如图11（b）所示，在第2表面保护膜兼粘着剂层2B上含有1%以上的光聚合作用引发剂，至少部分形成包含热硬化成分的粘着剂层21之后，将第3半导体芯片1SC层叠。粘着剂层21，通过在第2表面保护膜兼粘着剂层2B上涂布热硬化性树脂组成的粘着剂或贴合粘着剂膜而形成。通过适用粘着剂层21，不会使粘着性降低，即使在将芯片层叠体的台阶方向设为反方向的场合，也能维持引线接合性并提高半导体芯片1S间的粘着可靠性。
第3半导体芯片1SC，与如图2（a）所示的步骤同样，由吸附夹头9保持而从支撑片8拾取之后，配置在第2半导体芯片1SB的预定的位置。第3半导体芯片1SC，以电极焊盘4的位置与第2半导体芯片1SB成为反方向的方式配置。第2半导体芯片1SB和第3半导体芯片1SC的粘着，通过在第2表面保护膜兼粘着剂层2B上形成的粘着剂层21实施。粘着步骤与第1实施方式同样，将第2半导体芯片1SB加热到预定的温度，并且由吸附夹头9将第3半导体芯片1SC按压到粘着剂层21上，由此将第3半导体芯片1SC粘着在第2半导体芯片1SB上。
其次，如图11（c）所示，在第3半导体芯片1SC上粘着第4半导体芯片1SD。第3半导体芯片1SC和第4半导体芯片1SD的粘着，通过在第3半导体芯片1SC的电路面上形成的第3表面保护膜兼粘着剂层2C实施。第4半导体芯片1SD，以电极焊盘4的位置成为与第3半导体芯片1SC同方向的方式配置。粘着步骤与第1实施方式同样。并且，将第3及第4表面保护膜兼粘着剂层2C、2D固化处理而使之硬化之后，在第3及第4半导体芯片1SC、1SD的电极焊盘4上实施引线接合。
如以上，在层叠时，基板（在半导体装置装载部带有半硬化粘着剂，或贴合有半硬化膜单片，涂布有液状粘着剂）经过以下方式安装，
第1层拾取+小片接合
第2层拾取+小片接合
引线接合
在下层半导体装置表面在半导体装置装载部贴合半硬化粘着剂或半硬化膜单片，或者涂布液状粘着剂
第3层拾取+小片接合
第4层拾取+小片接合
引线接合。
还有，也可以在第2层的半导体装置的引线接合前及第4层半导体装置的引线接合前放入热硬化步骤（固化）。
之后，与如图4所示的半导体装置16同样，通过与接合线14等一起由密封树脂15密封半导体芯片1SA～1SD，制造如图10所示的半导体装置20。在布线基板10的下面侧，设置有由省略图示的焊锡凸块等构成的外部电极。图10及图11中，表示将2个半导体芯片1S同方向层叠而构成芯片层叠体、并且将那样的2个芯片层叠体以台阶方向反方向的方式层叠的状态。构成芯片层叠体的半导体芯片的数目和/或芯片层叠体的层叠数目没有特别限定，分别是复数即可。
再者，如本实施方式，在具有折返的场合并且暴露于高温的引线接合的热过程的场合，粘着剂的硬化进行，粘着性恶化。因为避开这个退化防止是困难的，所以涂布或者贴合含有1%以上的光聚合作用引发剂、至少部分包括热硬化成分的粘着剂、或在感光性粘着剂中含有1%以上的光聚合作用引发剂、至少部分包含热硬化成分的粘着层粘料，能对其弥补。在本实施方式中，光聚合作用引发剂需要为树脂组成的1%以上，如果比其低，则光照射时间变长，照射面发热，由此不必要地进行树脂硬化。
（第3实施方式）
其次，关于第3实施方式进行说明。图12是表示适用第3实施方式的半导体装置的制造方法制造的半导体装置的截面图。与如图10所示的半导体装置20同样，但是，本实施方式中，作为外部连接端子形成有焊锡球40。在本实施方式中，也与第1实施方式同样制作并拾取，并且具有在布线基板10上按顺序层叠的第1～第4半导体芯片1SA～1SD。并且，在本实施方式中，第1及第2半导体芯片1SA、1SB和第3及第4半导体芯片1SC、1SD的台阶方向同样设为反向。通过接合线14将在布线基板10上形成的连接焊盘13和第1～第4半导体芯片1SA～1SD的电极焊盘4间连接。
本实施方式中，在芯片层叠前在第1～第4半导体芯片1SA～1SD中下层侧的芯片表面上贴合芯片装载部半硬化粘着剂或半硬化膜单片，或涂布液状粘着剂。这是由于，芯片层叠的折返部的感光性粘着剂通过引线接合的热过程进行硬化，所以弥补粘着性恶化。与上述实施方式2的场合同样，也可以在最下层及折返部另外形成粘着剂层，预先确保用于弥补表面保护膜兼粘着剂层2A～2D的粘着性降低的粘着剂层。
（第4实施方式）
其次，关于第4实施方式进行说明。图13是表示适用第4实施方式的半导体装置的制造方法制造的半导体装置的截面图。本实施方式中，使用具有感光性、正或负型且分别以晶片水平涂布有保护膜兼粘着剂2A～2D的晶片。取代在绝缘性基板表面形成有布线层的布线基板，使用金属制的引线框50。这个引线框具有小片焊盘51和引线端子52，在小片焊盘51的两面经由具有感光性的保护膜兼粘着剂层2A～2D分别按顺序层叠有第1～第4半导体芯片1SA～1SD。并且，各半导体芯片1SA～1SD的电极焊盘4和引线端子通过接合线14连接。15是密封树脂。
在本实施方式中，与上述第2实施方式同样地通过曝光/显影而将半导体芯片及其感光性保护膜兼粘着剂依次层叠。此时，特别地，将在第1层层叠的第1半导体芯片1SA及折返部的第2半导体芯片1SB的电连接用焊盘及单片化用通路（例如切割通路）开口，作为具有感光性的保护膜兼粘着剂层，使用紫外线硬化+热硬化型树脂。在本实施方式的场合，也可以预先形成芯片层叠体，使其与引线框粘着。再者，作为这个粘着剂层，也可以用液状树脂、膜的任一个。
还有，在上述第2～第4实施方式中，也与第1实施方式的场合同样，关于将路形成面设为第1面、将背面侧设为第2面、通过引线接合连接作为基体的布线基板的场合进行了说明，但是不限于此。例如，在倒装芯片连接或者硅贯通电极结构（TSV）等中，对于半导体装置互相间用其他途径连接的结构的半导体装置也可以适用。
虽然说明了本发明的几个实施方式，但是这些实施方式只是作为例示而提出的，而意图不是限定发明的范围。这些新的实施方式能够以其他的各种各样的形态实施，在不脱离发明的要旨的范围内，可进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围、要旨，并且包含于权利要求的范围所述的发明及其均等的范围。

Claims (12)

1.一种半导体装置的制造方法，其特征在于，包括以下步骤：
在被加热的台上的基础材料或者下层的半导体元件的预定位置依次粘着半导体元件而在上述基础材料上层叠多个半导体元件的小片接合步骤；
通过接合线连接在上述半导体元件的开口部形成的端子和在上述基础材料上形成的端子的步骤；和
密封上述半导体元件和接合线的步骤；
其中，上述小片接合步骤包括：在上述基础材料或者下层的半导体元件的预定位置，通过光硬化使具有光硬化性的热硬化性粘着剂进行B阶段化而临时接合上述半导体元件的步骤；和使进行了B阶段化的上述具有光硬化性的热硬化性粘着剂一并硬化的步骤；
上述具有光硬化性的热硬化性粘着剂，硬化的状态下的260℃时储藏弹性率为2MPa以上且6MPa以下。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
上述具有光硬化性的热硬化性粘着剂，含有1％以上的光聚合作用引发剂，至少部分包括热硬化成分。
3.如权利要求1所述的半导体装置的制造方法，其特征在于，包括以下步骤：
在形成有电路的晶片的第1面上涂布上述具有光硬化性的热硬化性粘着剂的步骤；
使在涂布上述具有光硬化性的热硬化性粘着剂的步骤中涂布的挥发成分干燥的步骤；
通过曝光/显影而将上述具有光硬化性的热硬化性粘着剂在电连接部和至少切割区域开口的步骤；
沿着上述切割区域从上述第1面半切切割的步骤；
将上述第1面贴合于保护带的步骤；
超过从与上述第1面相对的第2面半切切割的深度地研削上述第2面、使上述晶片单片化、形成半导体元件的步骤；
将被研削的上述第2面贴合于拾取带、剥下在上述第1面上形成的上述保护带的步骤；
在被加热的台上的基础材料或者下层的半导体元件的预定位置粘着上述半导体元件的小片接合步骤；
通过接合线连接在上述半导体元件的开口部形成的端子和在上述基础材料上形成的端子的步骤；和
密封上述半导体元件和接合线的步骤。
4.如权利要求2所述的半导体装置的制造方法，其特征在于，包括以下步骤：
在形成有电路的晶片的第1面上涂布上述具有光硬化性的热硬化性粘着剂的步骤；
使在涂布上述具有光硬化性的热硬化性粘着剂的步骤中涂布的挥发成分干燥的步骤；
通过曝光/显影而将上述具有光硬化性的热硬化性粘着剂在电连接部和至少切割区域开口的步骤；
沿着上述切割区域从上述第1面半切切割的步骤；
将上述第1面贴合于保护带的步骤；
超过从与上述第1面相对的第2面半切切割的深度地研削上述第2面、使上述晶片单片化、形成半导体元件的步骤；
将被研削的上述第2面贴合于拾取带、剥下在上述第1面上形成的上述保护带的步骤；
在被加热的台上的基础材料或者下层的半导体元件的预定位置粘着上述半导体元件的小片接合步骤；
通过接合线连接在上述半导体元件的开口部形成的端子和在上述基础材料上形成的端子的步骤；和
密封上述半导体元件和接合线的步骤。
5.如权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
上述具有光硬化性的热硬化性粘着剂，在温度85℃、相对湿度85％的环境下放置24小时时的吸水率为0.8％以下；
上述具有光硬化性的热硬化性粘着剂和上述半导体元件的260℃时小片剪切强度为0.6MPa以上。
6.如权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
上述半导体元件，以使引线接合区域残留的方式错位地、以台阶状层叠3个以上，在使上述半导体元件反方向错位地层叠的层叠折返部中，包括在上述层叠折返部的上述半导体元件的第2面上涂布具有光硬化性的热硬化性粘着剂的步骤。
7.如权利要求5所述的半导体装置的制造方法，其特征在于，
上述半导体元件，以使引线接合区域残留的方式错位地、以台阶状层叠3个以上，在使上述半导体元件反方向错位地层叠的层叠折返部中，包括在上述层叠折返部的上述半导体元件的第2面上涂布具有光硬化性的热硬化性粘着剂的步骤。
8.如权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
引线接合时的上述具有光硬化性的热硬化性粘着剂的175℃时储藏弹性率为40MPa以上。
9.如权利要求5所述的半导体装置的制造方法，其特征在于，
引线接合时的上述具有光硬化性的热硬化性粘着剂的175℃时储藏弹性率为40MPa以上。
10.如权利要求6所述的半导体装置的制造方法，其特征在于，
引线接合时的上述具有光硬化性的热硬化性粘着剂的175℃时储藏弹性率为40MPa以上。
11.如权利要求7所述的半导体装置的制造方法，其特征在于，
引线接合时的上述具有光硬化性的热硬化性粘着剂的175℃时储藏弹性率为40MPa以上。
12.一种半导体装置，其特征在于，
上述半导体装置，形成为以使引线接合区域残留的方式以台阶状层叠有3个以上半导体元件、且使上述半导体元件反方向错位而成的层叠构造，具有层叠折返部；
上述层叠折返部中，具有2层结构的粘着剂层，包括：在上层侧的半导体元件的第2面上形成的、具有光硬化性的热硬化性粘着剂层；和在下层侧的上述半导体元件的第1面上形成的、具有光硬化性、在电连接部具有开口的热硬化性粘着剂层；
上述具有光硬化性的热硬化性粘着剂层，硬化的状态下的260℃时储藏弹性率为2MPa以上且6MPa以下。
CN201310376382.3A 2013-03-22 2013-08-26 半导体装置及其制造方法 Active CN104064483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP060693/2013 2013-03-22
JP2013060693A JP5902114B2 (ja) 2013-03-22 2013-03-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN104064483A CN104064483A (zh) 2014-09-24
CN104064483B true CN104064483B (zh) 2017-06-06

Family

ID=51552141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310376382.3A Active CN104064483B (zh) 2013-03-22 2013-08-26 半导体装置及其制造方法

Country Status (3)

Country Link
JP (1) JP5902114B2 (zh)
CN (1) CN104064483B (zh)
TW (1) TWI521585B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6465339B2 (ja) * 2014-10-16 2019-02-06 日立化成株式会社 感光性接着剤組成物及び、それを用いた半導体装置の製造方法
KR101593833B1 (ko) * 2014-10-17 2016-02-12 세메스 주식회사 기판 히팅 유닛 및 이를 포함하는 다이 본딩 장치
JP6707292B2 (ja) * 2016-10-14 2020-06-10 株式会社ディスコ 積層チップの製造方法
CN110235236B (zh) * 2017-01-30 2023-06-30 三井化学东赛璐株式会社 部件制造用膜、部件制造用具及部件制造方法
JP2019046961A (ja) * 2017-09-01 2019-03-22 Tdk株式会社 吸着ノズル及びこれを備える外観検査装置、並びに、回路基板の製造方法
JP2018100423A (ja) * 2018-03-20 2018-06-28 リンテック株式会社 粘着テープおよび半導体装置の製造方法
KR102062693B1 (ko) * 2018-11-13 2020-01-06 주식회사 엘레판트 기판 제조 방법
TWI774936B (zh) * 2019-03-08 2022-08-21 台灣愛司帝科技股份有限公司 承載結構及承載設備
TWI746209B (zh) * 2020-10-15 2021-11-11 均華精密工業股份有限公司 生產設備及擷取器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102471664A (zh) * 2009-06-30 2012-05-23 日立化成工业株式会社 感光性粘接剂、以及使用该粘接剂的膜状粘接剂、粘接片、粘接剂图形、带有粘接剂层的半导体晶片和半导体装置
CN102969264A (zh) * 2011-09-01 2013-03-13 株式会社东芝 层叠型半导体装置的制作方法和制作装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829980B2 (en) * 2007-04-24 2010-11-09 Everspin Technologies, Inc. Magnetoresistive device and method of packaging same
JP5732815B2 (ja) * 2009-10-30 2015-06-10 日立化成株式会社 感光性接着剤組成物、並びにそれを用いたフィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、接着剤層付透明基板、及び半導体装置。

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102471664A (zh) * 2009-06-30 2012-05-23 日立化成工业株式会社 感光性粘接剂、以及使用该粘接剂的膜状粘接剂、粘接片、粘接剂图形、带有粘接剂层的半导体晶片和半导体装置
CN102969264A (zh) * 2011-09-01 2013-03-13 株式会社东芝 层叠型半导体装置的制作方法和制作装置

Also Published As

Publication number Publication date
TWI521585B (zh) 2016-02-11
JP2014187167A (ja) 2014-10-02
CN104064483A (zh) 2014-09-24
JP5902114B2 (ja) 2016-04-13
TW201438080A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
CN104064483B (zh) 半导体装置及其制造方法
TWI587472B (zh) 覆晶晶圓級封裝及其方法
TWI555074B (zh) 半導體裝置及其形成方法
US6689638B2 (en) Substrate-on-chip packaging process
US8796076B2 (en) Stacked semiconductor devices and fabrication method/equipment for the same
US7446407B2 (en) Chip package structure
CN102163603B (zh) 系统级扇出晶圆封装结构
WO2011093955A2 (en) Dual carrier for joining ic die or wafers to tsv wafers
TW201415583A (zh) 晶圓疊層體、元件晶圓及承載晶圓的黏合及剝離處理方法
TWI824412B (zh) 凸塊形成用膜、半導體裝置及其製造方法、以及連接構造體
CN104946147A (zh) 芯片接合膜、切割-芯片接合膜及层叠膜
JP2015195240A5 (zh)
JP2009010057A (ja) 電子素子の実装方法
US20070126097A1 (en) Chip package structure
CN102122646B (zh) 晶圆封装装置的形成方法
CN102176452B (zh) 高密度系统级芯片封装结构
US20100159644A1 (en) Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
TW201703172A (zh) 背面保護膜、薄膜、半導體裝置之製造方法及保護晶片之製造方法
CN101000899A (zh) 晶片封装结构
CN102122624A (zh) 晶圆封装方法
CN202094109U (zh) 晶圆封装的承载装置
CN207977306U (zh) 半导体封装
TWI416641B (zh) 製造一半導體結構之方法
TWI751483B (zh) 半導體封裝之製造方法
CN105874581A (zh) 半导体装置用树脂薄膜及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170804

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220111

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.