CN101000899A - 晶片封装结构 - Google Patents

晶片封装结构 Download PDF

Info

Publication number
CN101000899A
CN101000899A CNA2006100005725A CN200610000572A CN101000899A CN 101000899 A CN101000899 A CN 101000899A CN A2006100005725 A CNA2006100005725 A CN A2006100005725A CN 200610000572 A CN200610000572 A CN 200610000572A CN 101000899 A CN101000899 A CN 101000899A
Authority
CN
China
Prior art keywords
wafer
base plate
chip package
package structure
bonding wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100005725A
Other languages
English (en)
Inventor
林俊宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNA2006100005725A priority Critical patent/CN101000899A/zh
Publication of CN101000899A publication Critical patent/CN101000899A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一种晶片封装结构，包括一第一晶片、一线路基板与一两阶段热固性粘着层。第一晶片具有一第一上表面、一第一侧面与一第一下表面，线路基板具有一基板上表面与一基板下表面，且第一晶片与线路基板相电性连接。此外，两阶段热固性粘着层位于基板上表面上，两阶段热固性粘着层具有一第一粘着面与一第二粘着面，部分第一粘着面与第一下表面相接合，第二粘着面与基板上表面相接合，以使得第一晶片粘着于线路基板的基板上表面上，其中第一粘着面与第二粘着面大致上平行，且两阶段热固性粘着层具有一厚度逐渐减少的边缘。

Description

晶片封装结构
技术领域
本发明是有关于一种半导体元件，且特别是有关于一种晶片封装结构。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产，主要分为三个阶段：晶圆(wafer)的制造、集成电路的制作(IC process)以及集成电路的封装(IC package)等。其中，晶片(chip)系经由晶圆制作、电路设计、光罩(mask)制作以及切割晶圆等步骤而完成，而每一颗由晶圆切割所形成的晶片，在经由晶片上的焊垫(bonding pad)与外部讯号电性连接后，可再以胶体(encapsulant)材料将晶片包覆(encapsulate)。封装的目的在于防止晶片受到湿气、热量、杂讯的影响，并提供晶片与外部电路的间电性连接的媒介，如此即完成集成电路的封装步骤。
请参考图1，其绘示习知的一种晶片封装结构的剖面示意图。习知的晶片封装结构100包括一晶片110、一线路基板(circuit substrate)120、一粘着层(adhesive layer)130、多条焊线(bonding wire)140与一胶体150。结构上，晶片110藉由粘着层130而接合于线路基板120上，而粘着层130的材质例如为环氧树脂(epoxy resin)；电性上，晶片110的上表面112上的多个焊垫114分别藉由这些焊线140而与线路基板120相电性连接。此外，胶体150包覆晶片110、粘着层130与这些焊线140，胶体150的功用为保护这些焊线140以避免受到外界的湿气、热量与杂讯的影响。
详言之，当晶片110以增温且加压的方式藉由粘着层130而粘着于线路基板120上时，因为环氧树脂为流体(fluid)而具有流动性，所以粘着层130会在晶片110的挤压的下而呈现不规则状，甚至会在晶片110的一侧面116与粘着层130的交界处呈现因为毛细现象所产生的爬升现象，此爬升现象会因粘着层130的材质的粘度不同而有所差异。
然而，由于当晶片110藉由粘着层130而粘着于线路基板120上时，粘着层130仍具有流动性，所以对于粘着层130加压将容易使得粘着层130溢流至线路基板120的其他区域，甚至污染线路基板120与这些焊线140相电性连接的区域，如此将降低封装的量率。此外，当粘着层130预先涂敷(spread)于线路基板120上后，无法将这些已经涂敷粘着层130的线路基板120以堆叠方式运输或储存，而必须尽可能地将晶片110立即粘着于线路基板120上，否则线路基板120将遭受污染或附着上其他异物而导致封装制程的失败。
请参考图2，其绘示习知的另一种晶片封装结构的剖面示意图。为了改善上述问题，另一种习知的晶片封装结构200被提出。晶片封装结构200与晶片封装结构100的不同处在于，晶片封装结构200中的晶片210是藉由胶带(tape)230粘着于线路基板220上。由于胶带是经由事先裁切而粘贴(stick)于线路基板220上，因此在晶片210藉由胶带230而粘着于线路基板220上时，纵使经过压合过程(compression process)，胶带230仍可在远离晶片210的外侧维持整齐的边缘，亦即维持事先裁切的边缘外型，且胶带230不会溢流至线路基板220的其他区域，进而污染线路基板220与这些焊线240相电性连接的区域。
然而，当胶带230预先粘贴于线路基板220上后，仍然无法将这些已经粘贴胶带230的线路基板220以堆叠方式运输或储存，而必须尽可能地将晶片210立即粘着于线路基板220上，否则线路基板220将遭受污染或附着上其他异物而导致封装制程的失败。据此，习知的晶片封装结构与封装制程实有改进的必要。
发明内容
本发明的目的是提供一种晶片封装结构，以解决粘着层溢流而污染焊线电性连接区域的问题。
本发明的另一目的是提供一种晶片封装结构，以解决已形成粘着层的线路基板无法以堆叠方式运输或储存的问题。
为达上述或是其他目的，本发明提出一种晶片封装结构，包括一第一晶片、一线路基板与一两阶段热固性粘着层(two-stage thermosettingadhesive layer)。第一晶片具有一第一上表面、一第一侧面与一第一下表面，线路基板具有一基板上表面与一基板下表面，且第一晶片与线路基板相电性连接。此外，两阶段热固性粘着层位于基板上表面上，两阶段热固性粘着层具有一第一粘着面与一第二粘着面，部分第一粘着面与第一下表面相接合，第二粘着面与基板上表面相接合，以使得第一晶片粘着于线路基板的基板上表面上，其中第一粘着面与第二粘着面大致上(substantially)平行，且两阶段热固性粘着层具有一厚度逐渐减少的边缘(tapered edge)。
在本发明的一实施例中，上述的第一晶片包括位于第一上表面上的多个焊垫。
在本发明的一实施例中，上述的第一晶片包括位于第一上表面上的多个焊垫。此外，上述的晶片封装结构更包括多条焊线，这些焊垫的至少一藉由这些焊线的至少一而与基板上表面相电性连接。
在本发明的一实施例中，上述的第一晶片包括位于第一上表面上的多个焊垫。此外，上述的晶片封装结构更包括多条焊线，这些焊垫的至少一藉由这些焊线的至少一而与基板上表面相电性连接。另外，上述的晶片封装结构更包括一胶体，其至少包覆第一晶片与这些焊线。
在本发明的一实施例中，上述的晶片封装结构更包括一第二晶片与一粘着层。第二晶片具有一第二上表面、一第二下表面与位于第二上表面上的多个焊垫。粘着层配置于第一晶片与第二晶片的间，其中第二晶片的第二下表面藉由粘着层与第一晶片的第一上表面接合。
在本发明的一实施例中，上述的晶片封装结构更包括一第二晶片与一粘着层。第二晶片具有一第二上表面、一第二下表面与位于第二上表面上的多个焊垫。粘着层配置于第一晶片与第二晶片的间，其中第二晶片的第二下表面藉由粘着层与第一晶片的第一上表面接合。此外，粘着层的材质与两阶段热固性粘着层的材质可相同。
在本发明的一实施例中，上述的晶片封装结构更包括一第二晶片与一粘着层。第二晶片具有一第二上表面、一第二下表面与位于第二上表面上的多个焊垫。粘着层配置于第一晶片与第二晶片的间，其中第二晶片的第二下表面藉由粘着层与第一晶片的第一上表面接合。此外，上述的晶片封装结构更包括多条焊线，这些焊垫的至少一藉由这些焊线的至少一而与基板上表面相电性连接。
在本发明的一实施例中，上述的晶片封装结构更包括一第二晶片与一粘着层。第二晶片具有一第二上表面、一第二下表面与位于第二上表面上的多个焊垫。粘着层配置于第一晶片与第二晶片的间，其中第二晶片的第二下表面藉由粘着层与第一晶片的第一上表面接合。此外，上述的晶片封装结构更包括多条焊线，这些焊垫的至少一藉由这些焊线的至少一而与基板上表面相电性连接。另外，上述的晶片封装结构更包括一胶体，其至少包覆第一晶片、第二晶片与这些焊线。
在本发明的一实施例中，上述的线路基板包括一贯孔。
在本发明的一实施例中，上述的线路基板包括一贯孔。此外，两阶段热固性粘着层例如是位于贯孔的周围区域。
在本发明的一实施例中，上述的线路基板包括一贯孔。此外，第一晶片包括位于第一下表面上的多个焊垫，且贯孔暴露这些焊垫。
在本发明的一实施例中，上述的线路基板包括一贯孔。此外，第一晶片包括位于第一下表面上的多个焊垫，且贯孔暴露这些焊垫。另外，上述的晶片封装结构更包括多条焊线，各个焊垫藉由这些焊线的至少一而与基板下表面相电性连接，且这些焊线通过贯孔。
在本发明的一实施例中，上述的线路基板包括一贯孔。此外，第一晶片包括位于第一下表面上的多个焊垫，且贯孔暴露这些焊垫。另外，上述的晶片封装结构更包括多条焊线，各个焊垫藉由这些焊线的至少一而与基板下表面相电性连接，且这些焊线通过贯孔。再者，上述的晶片封装结构更包括一胶体，其填入贯孔以至少包覆第一晶片与这些焊线。
在本发明的一实施例中，上述的两阶段热固性粘着层更包括一环形凸起部，环绕于第一侧面外围，且第一侧面与环形凸起部接合，而邻近第一侧面的环形凸起部的一顶面与第一侧面大致上垂直。
在本发明的一实施例中，上述的两阶段热固性粘着层包括溶剂型(solvent type)两阶段热固性粘着层或无溶剂型(non-solvent type)两阶段热固性粘着层。
在本发明的一实施例中，上述的两阶段热固性粘着层的材质包括聚酰亚胺(polyimide)、苯环丁烯(benzocyclobutene，BCB)或聚喹啉(polyquinolin)。
在本发明的一实施例中，上述的两阶段热固性粘着层包括紫外线固化型(UV-cured type)两阶段热固性粘着层或热固化型(heat-cured type)两阶段热固性粘着层。
为达上述或是其他目的，本发明提出一种晶片封装结构，包括一第一晶片、一第二晶片、一两阶段热固性粘着层与一线路基板。第一晶片具有一第一上表面、一第一侧面与一第一下表面，第二晶片具有一第二上表面、一第二侧面与一第二下表面。此外，两阶段热固性粘着层位于第一晶片与第二晶片的间，其中两阶段热固性粘着层具有一第一粘着面与一第二粘着面，至少部分第一粘着面与第二下表面相接合，至少部分第二粘着面与第一上表面相接合，以使得第二晶片粘着于第一晶片的第一上表面上，其中第一粘着面与第二粘着面大致上平行，且两阶段热固性粘着层具有一厚度逐渐减少的边缘。另外，线路基板具有一基板上表面与一基板下表面，且第一晶片配置于基板上表面上，而第一晶片与第二晶片分别与线路基板相电性连接。
在本发明的一实施例中，上述的晶片封装结构更包括一粘着层，配置于第一晶片与线路基板的间，其中第一晶片的第一下表面藉由粘着层与线路基板的基板上表面接合。
在本发明的一实施例中，上述的第一晶片包括位于第一上表面上的多个第一焊垫，且第二晶片包括位于第二上表面上的多个第二焊垫。
在本发明的一实施例中，上述的第一晶片包括位于第一上表面上的多个第一焊垫，且第二晶片包括位于第二上表面上的多个第二焊垫。此外，上述的晶片封装结构更包括多条第一焊线与多条第二焊线。这些第一焊垫的至少一藉由这些第一焊线的至少一而与基板上表面相电性连接，而这些第二焊垫的至少一藉由这些第二焊线的至少一而与基板上表面相电性连接。
在本发明的一实施例中，上述的第一晶片包括位于第一上表面上的多个第一焊垫，且第二晶片包括位于第二上表面上的多个第二焊垫。此外，上述的晶片封装结构更包括多条第一焊线与多条第二焊线。这些第一焊垫的至少一藉由这些第一焊线的至少一而与基板上表面相电性连接，而这些第二焊垫的至少一藉由这些第二焊线的至少一而与基板上表面相电性连接。另外，上述的晶片封装结构更包括一胶体，其至少包覆第一晶片、第二晶片、这些第一焊线与这些第二焊线。
在本发明的一实施例中，上述的第一晶片包括位于第一下表面上的多个第一焊垫，且第二晶片包括位于第二上表面上的多个第二焊垫。
在本发明的一实施例中，上述的第一晶片包括位于第一下表面上的多个第一焊垫，且第二晶片包括位于第二上表面上的多个第二焊垫。此外，上述的晶片封装结构更包括多条焊线与多个焊料凸块。这些第二焊垫的至少一藉由这些焊线的至少一而与基板上表面相电性连接，而各个第一焊垫藉由这些焊料凸块之一而与基板上表面相电性连接。
在本发明的一实施例中，上述的第一晶片包括位于第一下表面上的多个第一焊垫，且第二晶片包括位于第二上表面上的多个第二焊垫。此外，上述的晶片封装结构更包括多条焊线与多个焊料凸块。这些第二焊垫的至少一藉由这些焊线的至少一而与基板上表面相电性连接，而各个第一焊垫藉由这些焊料凸块的一而与基板上表面相电性连接。另外，上述的晶片封装结构更包括一胶体，其至少包覆第一晶片、第二晶片、这些焊线与这些焊料凸块。
在本发明的一实施例中，上述的两阶段热固性粘着层更包括一环形凸起部，环绕于第一侧面外围，且第一侧面与环形凸起部接合，而邻近第一侧面的环形凸起部的一顶面与第一侧面大致上垂直。
在本发明的一实施例中，上述的两阶段热固性粘着层更包括一环形凸起部，环绕于第二侧面外围，且第二侧面与环形凸起部接合，而邻近第二侧面的环形凸起部的一顶面与第二侧面大致上垂直。
在本发明的一实施例中，上述的两阶段热固性粘着层包括溶剂型两阶段热固性粘着层或无溶剂型两阶段热固性粘着层。
在本发明的一实施例中，上述的两阶段热固性粘着层的材质包括聚酰亚胺、苯环丁烯或聚喹啉。
在本发明的一实施例中，上述的两阶段热固性粘着层包括紫外线固化型两阶段热固性粘着层或热固化型两阶段热固性粘着层。
基于上述，由于本发明的晶片封装结构的两阶段热固性粘着层可预先固化为固态或凝胶态的B阶热固性粘着层，因此在进行后续将晶片压合至线路基板或将晶片压合至另一晶片的制程步骤时，两阶段热固性粘着层不会溢流至线路基板或另一晶片的其他区域，进而污染线路基板或另一晶片与焊线电性连接的区域。此外，由于本发明的晶片封装结构的两阶段热固性粘着层可预先固化为在室温下不具粘着性的B阶热固性粘着层，因此已涂敷两阶段热固性粘着层的线路基板或晶片可以堆叠的方式运输或储存。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示习知的一种晶片封装结构的剖面示意图。
图2绘示习知的另一种晶片封装结构的剖面示意图。
图3绘示本发明第一实施例的晶片封装结构的剖面示意图。
图4绘示本发明第二实施例的晶片封装结构的剖面示意图。
图5绘示本发明第三实施例的晶片封装结构的剖面示意图。
图6绘示本发明第四实施例的晶片封装结构的剖面示意图。
图7绘示本发明第五实施例的晶片封装结构的剖面示意图。
图8绘示本发明第六实施例的晶片封装结构的剖面示意图。
100、200、300、400、500、600、700、800：晶片封装结构
110、210：晶片
112：上表面
114、318、566、618：焊垫
116：侧面
120、220、320、420、620、740：线路基板
130、230、570：粘着层
140、240、340、540、580、640、750：焊线
150、350、550、650、770：胶体
310、510、610、710、810：第一晶片
312、512、712：第一上表面
314、414、714、814：第一侧面
316、616、716：第一下表面
322、522、742：基板上表面
324、624、744：基板下表面
330、430、530、630、730、830：两阶段热固性粘着层
332、732：第一粘着面
334、734：第二粘着面
436、836：环形凸起部
436a、836a：顶面
560、720、820：第二晶片
562、722：第二上表面
564、726：第二下表面
626：贯孔
718：第一焊垫
724：第二侧面
728：第二焊垫
760：焊料凸块
d1、d2：宽度
E、E’：边缘
具体实施方式
第一实施例
请参考图3，其绘示本发明第一实施例的晶片封装结构的剖面示意图。第一实施例的晶片封装结构300包括一第一晶片310、一线路基板320与一两阶段热固性粘着层330。第一晶片310具有一第一上表面312、一第一侧面314与一第一下表面316，线路基板320具有一基板上表面322与一基板下表面324，且第一晶片310与线路基板320相电性连接。此外，两阶段热固性粘着层330位于基板上表面322上，两阶段热固性粘着层330具有一第一粘着面332与一第二粘着面334，部分第一粘着面332与第一下表面316相接合，第二粘着面334与基板上表面322相接合，以使得第一晶片310粘着于线路基板320的基板上表面322上，其中第一粘着面332与第二粘着面334大致上平行，且两阶段热固性粘着层330具有一厚度逐渐减少的边缘E。
在第一实施例中，第一晶片310包括位于第一上表面312上的多个焊垫318。此外，晶片封装结构300更包括多条焊线340与一胶体350。这些焊垫318的至少其中之一藉由这些焊线340的至少其中之一而与基板上表面322相电性连接，而胶体350则至少包覆第一晶片310与这些焊线340。胶体350的功用为保护这些焊线340以避免受到外界的湿气、热量与杂讯的影响，并且胶体350可支撑这些焊线340以及提供能够手持的形体。
在第一实施例中，两阶段热固性粘着层330包括溶剂型两阶段热固性粘着层或无溶剂型两阶段热固性粘着层，而两者的差别在于溶剂可增加两阶段热固性粘着层330的流动性，且两阶段热固性粘着层330的材质包括聚酰亚胺、苯环丁烯或聚喹啉。此外，两阶段热固性粘着层330包括紫外线固化型两阶段热固性粘着层或热固化型两阶段热固性粘着层，其分别藉由紫外线照射或加热的方式而固化(cured)。
以下将第一晶片310藉由两阶段热固性粘着层330而粘着于线路基板320的基板上表面322上的制程做一详细说明。首先，将两阶段热固性粘着层330涂敷于基板上表面322上，此时两阶段热固性粘着层330为A阶(A-stage)热固性粘着层，其具有流体的特性，例如为液体(liquid)或胶状体(glue)的特性。此外，涂敷两阶段热固性粘着层330于基板上表面322上的方式可采用模版印刷(stenciling)、涂布(painting)、压印(printing)、喷雾(spraying)、旋转涂布(spin-coating)或浸沾(dipping)等的方式。
接着，将上述已涂敷两阶段热固性粘着层330的线路基板320以紫外线照射或加热的方式而使两阶段热固性粘着层330预先固化(pre-cured)，此时两阶段热固性粘着层320为B阶(B-stage)热固性粘着层，其具有固体(liquid)或凝胶体(gel)的特性，且在室温下其不具有粘着性。因此，线路基板320可以堆叠的方式运输或储存。此外，若需进行后续将第一晶片310粘着于线路基板320的制程步骤时，可将第一晶片310与线路基板320再以紫外线照射或加热的方式相互压合，以使得第一晶片310藉由再度具有粘性的两阶段热固性粘着层310而粘着于线路基板320的基板上表面322上。经由上述可知，在压合的过程中，处于B阶热固性粘着层的状态的两阶段热固性粘着层330，不易因压力而溢流至基板上表面322的其他区域，进而污染基板上表面322与这些焊线340相电性连接的区域。
第二实施例
请参考图4，其绘示本发明第二实施例的晶片封装结构的剖面示意图。第二实施例与第一实施例的主要不同处在于，晶片封装结构400的两阶段热固性粘着层430的外型有所不同。两阶段热固性粘着层430更包括一环形凸起部436，其环绕于第一侧面414外围，且第一侧面414与环形凸起部436接合，而邻近第一侧面414的环形凸起部436的一顶面436a与第一侧面414大致上垂直。
环形凸起部436的形成原因在于两阶段热固性粘着层430由A阶热固性粘着层的状态预先固化为B阶热固性粘着层的状态的进行时间。若在某一设计高温(例如摄氏125度)下的时间较短，由A阶热固性粘着层的状态转变为B阶热固性粘着层的状态的两阶段热固性粘着层430部分固化(partially cured)的程度较少，因此进行后续将第一晶片410加温压合粘着于线路基板420的制程步骤时，位于第一侧面414外围的两阶段热固性粘着层430会因压力而形成环形凸起部436，且环形凸起部436的体积较大。由上述可知，若其余压合条件不变下，环形凸起部430的体积与两阶段热固性粘着层430由A阶热固性粘着层的状态预先固化为B阶热固性粘着层的状态所进行的时间相关，亦即与两阶段热固性粘着层430部分固化的程度相关。
第三实施例
请参考图5，其绘示本发明第三实施例的晶片封装结构的剖面示意图。第三实施例与上述这些实施例的主要不同处在于，晶片封装结构500为一多晶片封装结构，其更包括一第二晶片560与一粘着层570。第二晶片560具有一第二上表面562、一第二下表面564与位于第二上表面562上的多个焊垫566。粘着层570材质与两阶段热固性粘着层530的材质可相同，粘着层570配置于第一晶片510与第二晶片560的间，其中第二晶片560的第二下表面564藉由粘着层570与第一晶片510的第一上表面512接合。此外，晶片封装结构500更包括多条焊线580，这些焊垫566的至少其中的一藉由这些焊线580的至少其中之一而与基板上表面522相电性连接。另外，晶片封装结构500更包括一胶体550，其至少包覆第一晶片510、第二晶片560与这些焊线540、580。
在此必须说明的是，在第三实施例中，两阶段热固性粘着层530也可具有一环形凸起部(未绘示)，其形成原因、外型、位置与接合关系等皆如同第二实施例所述，故于此不再赘述。
第四实施例
请参考图6，其绘示本发明第四实施例的晶片封装结构的剖面示意图。第四实施例与上述这些实施例的主要不同之处在于，第四实施例的晶片封装结构600的线路基板620包括一贯孔626，而两阶段热固性粘着层630例如是位于贯孔626的周围区域。此外，第一晶片610包括位于第一下表面616上的多个焊垫618，且贯孔626暴露这些焊垫618。另外，晶片封装结构600更包括多条焊线640，各个焊垫618藉由这些焊线640的至少其中之一而与基板下表面624相电性连接，且这些焊线640通过贯孔626。再者，晶片封装结构600更包括一胶体650，其填入贯孔626以至少包覆第一晶片610与这些焊线640。由上述可知，第四实施例的晶片封装结构600的体积可比上述实施例的晶片封装结构300、400、500(见图3、图4与图5)的体积更小。
在此必须说明的是，在第四实施例中，两阶段热固性粘着层630也可具有一环形凸起部(未绘示)，其形成原因、外型、位置与接合关系等皆如同第二实施例所述，故于此不再赘述。
第五实施例
请参考图7，其绘示本发明第五实施例的晶片封装结构的剖面示意图。第五实施例的晶片封装结构700为一多晶片封装结构，其包括一第一晶片710、一第二晶片720、一两阶段热固性粘着层730与一线路基板740。第一晶片710具有一第一上表面712、一第一侧面714与一第一下表面716，第二晶片720具有一第二上表面722、一第二侧面724与一第二下表面726。
此外，两阶段热固性粘着层730位于第一晶片710与第二晶片720的间，其中两阶段热固性粘着层730具有一第一粘着面732与一第二粘着面734，至少部分第一粘着面732与第二下表面726相接合，至少部分第二粘着面734与第一上表面712相接合，以使得第二晶片720粘着于第一晶片710的第一上表面712上，其中第一粘着面732与第二粘着面734大致上平行，且两阶段热固性粘着层730具有一厚度逐渐减少的边缘E’。
另外，线路基板740具有一基板上表面742与一基板下表面744，且第一晶片710配置于基板上表面742上，而第一晶片710与第二晶片720分别与线路基板740相电性连接。
在第五实施例中，第一晶片710包括位于第一下表面716上的多个第一焊垫718，且第二晶片720包括位于第二上表面722上的多个第二焊垫728。另外，晶片封装结构700更包括多条焊线750与多个焊料凸块760。这些第二焊垫728的至少其中之一藉由这些焊线750的至少其中之一而与基板上表面742相电性连接，而各个第一焊垫718藉由这些焊料凸块760的其中之一而与基板上表面742相电性连接。再者，晶片封装结构700更包括一胶体770，其至少包覆第一晶片710、第二晶片720、这些焊线750与这些焊料凸块760。
经由上述可知，第五实施例与第三实施例的主要不同之处在于，邻近线路基板740的第一晶片710是藉由覆晶接合技术(flip chip bondingtechnology)而与线路基板740相电性连接。在此必须说明的是，对于晶片封装结构700的两阶段热固性粘着层730的相关描述如同第一实施例所述，故于此不再赘述。此外，在第五实施例中，两阶段热固性粘着层730也可具有一环形凸起部(未绘示)，其环绕于第二侧面724外围且与第二侧面724相接合，而邻近第二侧面724的环形凸起部的一顶面(未绘示)则与第二侧面724大致上垂直。至于环形凸起部的形成原因如同第二实施例所述，故于此也不再赘述。
第六实施例
请参考图8，其绘示本发明第六实施例的晶片封装结构的剖面示意图。
第六实施例与第五实施例的主要不同处在于，晶片封装结构800的第一晶片810的宽度d1大于第二晶片820的宽度d2。此外，在第六实施例中，两阶段热固性粘着层830也可具有一环形凸起部836，其形成原因与外型等皆如同第二实施例所述，故于此不再赘述。然而，在第六实施例中，两阶段热固性粘着层830若具有一环形凸起部836，则环形凸起部836是环绕于第一晶片810的第一侧面814外围，且第一侧面814与环形凸起部836接合，而邻近第一侧面814的环形凸起部836的一顶面836a与第一侧面814大致上垂直。
综上所述，本发明的晶片封装结构至少具有下列优点：
(一)由于本发明的晶片封装结构的两阶段热固性粘着层可以紫外线照射或加热的方式而预先固化为固态或凝胶态的B阶热固性粘着层，因此在进行后续加温并将晶片压合至线路基板或将晶片压合至另一晶片的制程步骤时，两阶段热固性粘着层不会溢流至线路基板或另一晶片的其他区域，进而污染线路基板或另一晶片与焊线电性连接的区域。
(二)由于本发明的晶片封装结构的两阶段热固性粘着层可以紫外线照射或加热的方式而预先固化为在室温下不具粘着性的B阶热固性粘着层，因此已涂敷两阶段热固性粘着层的线路基板或晶片可以堆叠的方式运输或储存。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种晶片封装结构，其特征在于其包括：
一第一晶片，具有一第一上表面、一第一侧面与一第一下表面；
一线路基板，具有一基板上表面与一基板下表面，且该第一晶片与该线路基板相电性连接；以及
一两阶段热固性粘着层，位于该基板上表面上，该两阶段热固性粘着层具有一第一粘着面与一第二粘着面，部分该第一粘着面与该第一下表面相接合，该第二粘着面与该基板上表面相接合，以使得该第一晶片粘着于该线路基板的该基板上表面上，其中该第一粘着面与该第二粘着面大致上平行，且该两阶段热固性粘着层具有一厚度逐渐减少的边缘。
2.根据权利要求1所述的晶片封装结构，其特征在于其更包括：
多条焊线，其中该第一晶片包括位于该第一上表面上的多个焊垫，且该些焊垫的至少一藉由该些焊线的至少一而与该基板上表面相电性连接；以及
一胶体，至少包覆该第一晶片与该些焊线。
3.根据权利要求1所述的晶片封装结构，其特征在于其更包括：
一第二晶片，具有一第二上表面、一第二下表面与位于该第二上表面上的多个焊垫；
一粘着层，配置于该第一晶片与该第二晶片的间，其中该第二晶片的该第二下表面藉由该粘着层与该第一晶片的该第一上表面接合；
多条焊线，该些焊垫的至少一藉由该些焊线的至少一而与该基板上表面相电性连接；以及
一胶体，至少包覆该第一晶片、该第二晶片与该些焊线。
4.根据权利要求1所述的晶片封装结构，其特征在于其中所述的线路基板包括一贯孔，该两阶段热固性粘着层是位于该贯孔的周围区域，该第一晶片包括位于该第一下表面上的多个焊垫，且该贯孔暴露该些焊垫，而该晶片封装结构更包括：
多条焊线，各该焊垫藉由该些焊线的至少一而与该基板下表面相电性连接，且该些焊线通过该贯孔；以及
一胶体，填入该贯孔以至少包覆该第一晶片与该些焊线。
5.根据权利要求1所述的晶片封装结构，其特征在于其中所述的两阶段热固性粘着层更包括一环形凸起部，环绕于该第一侧面外围，且该第一侧面与该环形凸起部接合，而邻近该第一侧面的该环形凸起部的一顶面与该第一侧面大致上垂直。
6.一种晶片封装结构，其特征在于其包括：
一第一晶片，具有一第一上表面、一第一侧面与一第一下表面；
一第二晶片，具有一第二上表面、一第二侧面与一第二下表面；
一两阶段热固性粘着层，位于该第一晶片与该第二晶片的间，其中该两阶段热固性粘着层具有一第一粘着面与一第二粘着面，至少部分该第一粘着面与该第二下表面相接合，至少部分该第二粘着面与该第一上表面相接合，以使得该第二晶片粘着于该第一晶片的该第一上表面上，其中该第一粘着面与该第二粘着面大致上平行，且该两阶段热固性粘着层具有一厚度逐渐减少的边缘；以及
一线路基板，具有一基板上表面与一基板下表面，且该第一晶片配置于该基板上表面上，而该第一晶片与该第二晶片分别与该线路基板相电性连接。
7.根据权利要求6所述的晶片封装结构，其特征在于其中所述的第一晶片包括位于该第一上表面上的多个第一焊垫，且该第二晶片包括位于该第二上表面上的多个第二焊垫，而该晶片封装结构更包括：
多条第一焊线，该些第一焊垫的至少一藉由该些第一焊线的至少一而与该基板上表面相电性连接；
多条第二焊线，该些第二焊垫的至少一藉由该些第二焊线的至少一而与该基板上表面相电性连接；以及
一胶体，至少包覆该第一晶片、该第二晶片、该些第一焊线与该些第二焊线。
8.根据权利要求6所述的晶片封装结构，其特征在于其中所述的第一晶片包括位于该第一下表面上的多个第一焊垫，且该第二晶片包括位于该第二上表面上的多个第二焊垫，而该晶片封装结构更包括：
多条焊线，该些第二焊垫的至少一藉由该些焊线的至少一而与该基板上表面相电性连接；
多个焊料凸块，各该第一焊垫藉由该些焊料凸块之一而与该基板上表面相电性连接；以及
一胶体，至少包覆该第一晶片、该第二晶片、该些焊线与该些焊料凸块。
9.根据权利要求6所述的晶片封装结构，其特征在于其中所述的两阶段热固性粘着层更包括一环形凸起部，环绕于该第一侧面外围，且该第一侧面与该环形凸起部接合，而邻近该第一侧面的该环形凸起部的一顶面与该第一侧面大致上垂直。
10.根据权利要求6所述的晶片封装结构，其特征在于其中所述的两阶段热固性粘着层更包括一环形凸起部，环绕于该第二侧面外围，且该第二侧面与该环形凸起部接合，而邻近该第二侧面的该环形凸起部的一顶面与该第二侧面大致上垂直。
CNA2006100005725A 2006-01-11 2006-01-11 晶片封装结构 Pending CN101000899A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006100005725A CN101000899A (zh) 2006-01-11 2006-01-11 晶片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006100005725A CN101000899A (zh) 2006-01-11 2006-01-11 晶片封装结构

Publications (1)

Publication Number Publication Date
CN101000899A true CN101000899A (zh) 2007-07-18

Family

ID=38692797

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100005725A Pending CN101000899A (zh) 2006-01-11 2006-01-11 晶片封装结构

Country Status (1)

Country Link
CN (1) CN101000899A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104247579A (zh) * 2012-02-03 2014-12-24 艾利丹尼森公司 光伏背板的激光图案化
US9708509B2 (en) 2012-10-09 2017-07-18 Avery Dennison Corporation Adhesives and related methods
US10526511B2 (en) 2016-12-22 2020-01-07 Avery Dennison Corporation Convertible pressure sensitive adhesives comprising urethane (meth)acrylate oligomers
US11049421B2 (en) 2015-02-05 2021-06-29 Avery Dennison Corporation Label assemblies for adverse environments

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104247579B (zh) * 2012-02-03 2017-10-24 艾利丹尼森公司 光伏背板的激光图案化
CN104247579A (zh) * 2012-02-03 2014-12-24 艾利丹尼森公司 光伏背板的激光图案化
US10040973B2 (en) 2012-10-09 2018-08-07 Avery Dennison Corporation Adhesives and related methods
US10040978B2 (en) 2012-10-09 2018-08-07 Avery Dennison Corporation Adhesives and related methods
US9738817B2 (en) 2012-10-09 2017-08-22 Avery Dennison Corporation Adhesives and related methods
US9714365B2 (en) 2012-10-09 2017-07-25 Avery Dennison Corporation Adhesives and related methods
US10035930B2 (en) 2012-10-09 2018-07-31 Avery Dennison Corporation Adhesives and related methods
US10040974B2 (en) 2012-10-09 2018-08-07 Avery Dennison Corporation Adhesives and related methods
US9708509B2 (en) 2012-10-09 2017-07-18 Avery Dennison Corporation Adhesives and related methods
US9725623B2 (en) 2012-10-09 2017-08-08 Avery Dennison Corporation Adhesives and related methods
US10457838B2 (en) 2012-10-09 2019-10-29 Avery Dennison Corporation Adhesives and related methods
US11685841B2 (en) 2012-10-09 2023-06-27 Avery Dennison Corporation Adhesives and related methods
US10533117B2 (en) 2012-10-09 2020-01-14 Avery Dennison Corporation Adhesives and related methods
US10597560B2 (en) 2012-10-09 2020-03-24 Avery Dennison Corporation Adhesives and related methods
US11008483B2 (en) 2012-10-09 2021-05-18 Avery Dennison Corporation Adhesives and related methods
US11292942B2 (en) 2012-10-09 2022-04-05 Avery Dennison Corporation Adhesives and related methods
US11049421B2 (en) 2015-02-05 2021-06-29 Avery Dennison Corporation Label assemblies for adverse environments
US10526511B2 (en) 2016-12-22 2020-01-07 Avery Dennison Corporation Convertible pressure sensitive adhesives comprising urethane (meth)acrylate oligomers

Similar Documents

Publication Publication Date Title
JP4703556B2 (ja) 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法
CN106328631B (zh) 半导体装置封装
JP4998268B2 (ja) 半導体装置及びその製造方法
US10796975B2 (en) Semiconductor package with supported stacked die
JP2023175042A (ja) 電子部品装置の製造方法及び電子部品装置
KR100684169B1 (ko) 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법
JP2010157695A (ja) チップパッケージ化における保護薄膜コーティング
CN104064483B (zh) 半导体装置及其制造方法
US10026679B2 (en) Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
CN102136434A (zh) 在引线键合的芯片上叠置倒装芯片的方法
US20070126097A1 (en) Chip package structure
TW201923985A (zh) 具有多層囊封物之半導體裝置及相關系統、裝置及方法
CN101000899A (zh) 晶片封装结构
TWI582867B (zh) 晶片封裝製程
JPH0745641A (ja) 半導体装置の実装方法
CN102176452B (zh) 高密度系统级芯片封装结构
CN207265062U (zh) 晶圆及晶圆单元
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
CN100561695C (zh) 芯片与承载器的接合方法
JP3610770B2 (ja) 半導体装置の製造方法
WO2023279485A1 (zh) 一种封装方法及其封装结构
CN2896518Y (zh) 晶片封装结构
JP2005101312A (ja) 半導体装置の製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
CN205582933U (zh) 双面扇出型晶圆级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication