CN207265062U - 晶圆及晶圆单元 - Google Patents

晶圆及晶圆单元 Download PDF

Info

Publication number
CN207265062U
CN207265062U CN201721107744.9U CN201721107744U CN207265062U CN 207265062 U CN207265062 U CN 207265062U CN 201721107744 U CN201721107744 U CN 201721107744U CN 207265062 U CN207265062 U CN 207265062U
Authority
CN
China
Prior art keywords
wafer
back side
utility
line
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721107744.9U
Other languages
English (en)
Inventor
郭桂冠
吴云燚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyuexin Semiconductor Suzhou Co ltd
Original Assignee
Suzhou ASEN Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou ASEN Semiconductors Co Ltd filed Critical Suzhou ASEN Semiconductors Co Ltd
Priority to CN201721107744.9U priority Critical patent/CN207265062U/zh
Application granted granted Critical
Publication of CN207265062U publication Critical patent/CN207265062U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型是关于晶圆及晶圆单元。根据一实施例的晶圆单元,其包括:正面;与正面相对的背面;粘结于背面的绝缘胶层;以及粘结至绝缘胶层相对于背面的表面的粘性材料层。本实用新型可以低成本、简化的封装流程提供可靠的产品质量。

Description

晶圆及晶圆单元
技术领域
本实用新型涉及半导体封装领域,特别是涉及晶圆及晶圆单元。
背景技术
在半导体封装领域中,诸如低噪声放大器(Low Noise Amplifier,LNA)芯片及静电释放(Electro-Static discharge,ESD)保护芯片等类似的芯片需要在芯片与载板之间存在一定厚度的绝缘胶,例如厚度大于15um或大于20um的绝缘胶。现有的封装制程需要在半导体晶圆背面涂布绝缘胶再点胶甚至进行二次涂胶,无论哪一种封装制程均较为复杂,且均需要较高的封装成本。
因此,对于需要在芯片与载板之间存在一定厚度的绝缘胶层的封装体的封装制程,业内仍存在相当多的技术问题亟需解决。
实用新型内容
本实用新型的目的之一在于提供晶圆、晶圆单元、半导体封装件及其制造方法,其可以简单的制程和工艺获得低成本高质量的半导体封装件。
本实用新型的一实施例提供一晶圆,其包括:正面;与正面相对的背面;粘结于该背面的绝缘胶层;以及UV(Ultraviolet,紫外线)膜,其包括基材和设置于基材上的粘性材料层,其中该粘性材料层粘结至绝缘胶层相对于该背面的表面。
在本实用新型的另一实施例中,该绝缘胶层是固化的。
本实用新型的另一实施例提供一晶圆单元,其包括:正面;与正面相对的背面;粘结于该背面的绝缘胶层;以及粘结至该绝缘胶层相对于背面的表面的粘性材料层。
本实用新型的又一实施例还提供一半导体封装件的制造方法,其包括:提供晶圆,该晶圆具有相对的正面与背面;在该晶圆的背面上涂布绝缘胶形成绝缘胶层;将该晶圆固定在UV膜上,其中UV膜包括基材和设置于基材上的粘性材料层,其中该UV膜通过粘性材料层粘结至该绝缘胶层相对于该背面的表面;将固定在UV膜上的晶圆切割为若干晶圆单元;以及对晶圆照射紫外线以使得该粘性材料层和该基材之间的粘性降低,然后吸取每一晶圆单元使其与基材分离。
在本实用新型的另一实施例中,将固定在该UV膜上的晶圆切割为若干晶圆单元时的切割深度达到55微米至65um微米的基材厚度。在本实用新型的又一实施例中,进一步包括将若干晶圆单元分别粘结至经加热的机台轨道上的导线框架或封装基板上。
本实用新型的又一实施例还提供通过上述半导体封装件的制造方法而制得的一半导体封装件。
本实用新型实施例提供的晶圆、晶圆单元、半导体封装件及其制造方法不仅具有制造成本低,还具有制造流程简单及生产效率高的优点。
附图说明
图1是根据本实用新型一实施例的晶圆的俯视结构示意图
图2是经涂布绝缘胶层处理的晶圆的纵向剖面示意图
图3是贴UV膜处理的晶圆的纵向剖面示意图
图4是切割时的晶圆的纵向剖面示意图
图5是分离的晶圆单元的纵向剖面示意图
图6是根据本实用新型一实施例的制造半导体封装件的方法得到的半导体封装件的纵向剖面示意图
具体实施方式
为更好的理解本实用新型的精神,以下结合本实用新型的部分优选实施例对其作进一步说明。
为在芯片和导线框架或封装基板间实现一定厚度的绝缘胶,在一封装制程中,首先需要将晶圆减薄至所需厚度,在晶圆的背面涂布一层绝缘胶,待绝缘胶固化后将晶圆粘贴至蓝膜上且将晶圆切割成单颗晶体。随后在机台轨道的导线框架或封装基板上点涂绝缘胶,使用吸嘴吸取单颗晶体,即晶圆单元,并将其放置于机台轨道的导线框架或封装基板上,加热该导线框架或封装基板即可完成贴片。接着可完成焊线等后续封装制程。在另一种封装制程中,首先同样将晶圆减薄至所需厚度,在晶圆的背面涂布一层绝缘胶,固化绝缘胶后,需要再次在晶圆的背面涂布一层绝缘胶且进行半固化。将半固化好的晶圆粘贴至蓝膜上且将晶圆切割成单颗晶体。随后使用吸嘴吸取单颗晶体并将其放置于机台轨道的导线框架或封装基板,对该导线框架或封装基板加热完成贴片。类似的,接着可完成焊线等后续封装制程。
图1-6是根据本实用新型一实施例制造一半导体封装件100的方法的流程示意图。
其中图1是根据本实用新型一实施例的仅作减薄处理的晶圆10的俯视结构示意图。如图1所示,提供减薄至所需厚度的晶圆10,该晶圆10具有相对的正面101与背面103。
在晶圆10的背面103上涂布绝缘胶形成绝缘胶层105。该绝缘胶可为半导体封装制造领域中常用的绝缘胶,并无特别要求。接着,将涂布有绝缘胶层105的晶圆10进行固化从而得到图2所示的晶圆10。图2是经涂布绝缘胶层105处理的晶圆10的纵向剖面示意图。
图3是贴UV膜107处理的晶圆10的纵向剖面示意图。如图3所示,将固化好的晶圆10固定在UV膜107上,其中该UV膜107包括基材108和设置于基材108上的粘性材料层109,其中该UV膜107通过该粘性材料层109粘结至该绝缘胶层105相对于晶圆10的背面103的表面106。根据本实用新型实施例,该粘性材料109的厚度可为该基材108厚度的约1/16至约1/4。例如,该基材108可具有约80微米的厚度,该粘性材料109可具有约5微米至约20微米的厚度。请注意本申请所指的“UV膜”是指本领域常用的UV(Ultraviolet,紫外线)膜,是采用紫外线照射后粘度发生变化的膜。而本申请前述所提及的“蓝膜”是本领域常用的一种经紫外线照射后粘度不变化的膜,一般为蓝色,故名蓝膜。
具体的,如图3所示的晶圆包括:正面101、与正面101相对的背面103、绝缘胶层105及UV膜107。该绝缘胶层105粘结于该晶圆10的背面103且被固化。该绝缘胶层105的材料可为半导体封装制造领域中常用的绝缘胶。
该UV膜107包括基材108和设置于基材108上的粘性材料层109,其中该粘性材料层109粘结至该绝缘胶层105相对于该晶圆10的背面103的表面106。该UV膜107可为半导体封装制造领域中常用的UV膜。
图4是切割时的晶圆10的纵向剖面示意图。如图4所示,将固定在UV膜107上的晶圆10切割为若干晶圆单元20,即单颗晶体或单颗裸片。将固定在UV膜107上的晶圆10切割为若干晶圆单元20时在该基材108上的切割保留深度d可为3/4至2/3的基材108的厚度,例如切割保留深度可为55微米至65微米,即55微米至65微米的基材108没有被切割到。这种切割一方面可使得粘性材料层109切透,保证分割后的粘性材料层109碎片与晶圆单元20保持一致大小。另一方面可实现最佳的切割效果,防止切割过深时,吸取晶圆单元20会使得UV膜107崩裂,或者切割过浅时,后续封装制程中会有破裂的风险。
接着,对晶圆10照射紫外线以使得粘性材料层109和基材108之间的粘性降低,从而在吸取每一晶圆单元20时粘性材料层109可轻易与基材108分离从而得到图5所示分离的晶圆单元20。图5是分离的晶圆单元20的纵向剖面示意图。
如前述,由于根据本实用新型的实施例采用不同于现有封装制程,其可利用UV膜107上的粘性材料层109来代替现有封装制程中的二次涂胶工艺或者点胶工艺而获得晶圆单元20。因而,根据本实用新型实施例的晶圆单元20可以由具有简单、低成本的封装制程而制得。
接着将分离后的晶圆单元20分别粘结至经加热的机台轨道(未示出)上的导线框架或封装基板30上。通过打线接合(Wire Bonding)工艺而使用引线32将晶圆单元20连接至导线框架或封装基板30的上表面,以经配置而实现两者间的电连接,其中打线接合使用的引线32可以是金线或铜线。接着,可注塑形成遮蔽上述器件的绝缘壳体34并经修整等后续处理得到所要的半导体封装件100,如图6所示。图6是根据本实用新型一实施例的制造半导体封装件的方法得到的半导体封装件100的纵向剖面示意图。
本实用新型的技术内容及技术特点已揭示如上,然而熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰。因此,本实用新型的保护范围应不限于实施例所揭示的内容,而应包括各种不背离本实用新型的替换及修饰,并为本专利申请权利要求书所涵盖。

Claims (5)

1.一种晶圆,其特征在于所述晶圆包括:
正面;
与所述正面相对的背面;
绝缘胶层,其粘结于所述背面;以及
UV膜,所述UV膜包括基材和设置于基材上的粘性材料层,其中所述粘性材料层粘结至所述绝缘胶层相对于所述背面的表面。
2.根据权利要求1所述的晶圆,其特征在于所述绝缘胶层是固化的。
3.一种晶圆单元,其特征在于所述晶圆单元包括:
正面;
与所述正面相对的背面;
绝缘胶层,其粘结于所述背面;以及
粘性材料层,所述粘性材料层粘结至所述绝缘胶层相对于所述背面的表面。
4.根据权利要求3所述的晶圆单元,其特征在于所述绝缘胶层是固化的。
5.根据权利要求3所述的晶圆单元,其特征在于所述粘性材料层具有5微米至20微米的厚度。
CN201721107744.9U 2017-08-31 2017-08-31 晶圆及晶圆单元 Active CN207265062U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721107744.9U CN207265062U (zh) 2017-08-31 2017-08-31 晶圆及晶圆单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721107744.9U CN207265062U (zh) 2017-08-31 2017-08-31 晶圆及晶圆单元

Publications (1)

Publication Number Publication Date
CN207265062U true CN207265062U (zh) 2018-04-20

Family

ID=61923106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721107744.9U Active CN207265062U (zh) 2017-08-31 2017-08-31 晶圆及晶圆单元

Country Status (1)

Country Link
CN (1) CN207265062U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564950A (zh) * 2017-08-31 2018-01-09 苏州日月新半导体有限公司 晶圆、半导体封装件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564950A (zh) * 2017-08-31 2018-01-09 苏州日月新半导体有限公司 晶圆、半导体封装件及其制造方法

Similar Documents

Publication Publication Date Title
US8105880B2 (en) Method for attaching a semiconductor die to a leadframe, and a semiconductor device
KR100915491B1 (ko) 접착시트 및 그 제조방법, 및, 반도체장치의 제조방법 및 반도체장치
KR102276498B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TW200816420A (en) Sensor-type package structure and fabrication method thereof
TWI528598B (zh) 發光二極體裝置之製造方法
CN105895540A (zh) 晶圆背面印胶的封装方法
CN101471307B (zh) 半导体封装体及其制造方法
CN207265062U (zh) 晶圆及晶圆单元
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
CN107564950A (zh) 晶圆、半导体封装件及其制造方法
CN112724859B (zh) 柔性芯片粘接膜、制备方法和柔性芯片的封装方法
CN102176452B (zh) 高密度系统级芯片封装结构
CN103762200A (zh) 芯片封装件及其封装方法
CN101000899A (zh) 晶片封装结构
CN214693974U (zh) 柔性芯片粘接膜和柔性芯片的封装结构
CN202094109U (zh) 晶圆封装的承载装置
CN103456649A (zh) 半导体封装方法
CN210778675U (zh) 一种发光元器件
CN105247667A (zh) 密封片材粘贴方法
TW518732B (en) A semiconductor packaging process for ball grid array (BGA)
CN204441273U (zh) 半导体器件以及半导体封装体
TWI382506B (zh) 中央銲墊型晶片之主動面朝上堆疊方法與構造
KR100755127B1 (ko) 다이 접착용 필름, 이를 이용한 반도체 칩 패키징 방법 및 반도체 칩 패키지
WO2022149581A1 (ja) 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
CN109192669B (zh) 一种基于树脂垫片的堆叠芯片封装结构及加工工艺

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Patentee after: Riyuexin semiconductor (Suzhou) Co.,Ltd.

Address before: 215026 No.188 Suhong West Road, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Patentee before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd.