CN109192669B - 一种基于树脂垫片的堆叠芯片封装结构及加工工艺 - Google Patents

一种基于树脂垫片的堆叠芯片封装结构及加工工艺 Download PDF

Info

Publication number
CN109192669B
CN109192669B CN201810922575.7A CN201810922575A CN109192669B CN 109192669 B CN109192669 B CN 109192669B CN 201810922575 A CN201810922575 A CN 201810922575A CN 109192669 B CN109192669 B CN 109192669B
Authority
CN
China
Prior art keywords
chip
resin
gasket
resin gasket
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810922575.7A
Other languages
English (en)
Other versions
CN109192669A (zh
Inventor
杨国宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Delintai Seiko Technology Co ltd
Original Assignee
Suzhou Delintai Seiko Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Delintai Seiko Technology Co ltd filed Critical Suzhou Delintai Seiko Technology Co ltd
Priority to CN201810922575.7A priority Critical patent/CN109192669B/zh
Publication of CN109192669A publication Critical patent/CN109192669A/zh
Application granted granted Critical
Publication of CN109192669B publication Critical patent/CN109192669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及一种基于树脂垫片的堆叠芯片封装结构，包含塑封材料、电路板、树脂垫片、第一芯片、第二芯片及焊线，第一芯片、树脂垫片及第二芯片呈层状依次堆叠在电路板上，所述树脂垫片的面积比第一芯片的面积小，第一芯片、第二芯片分别通过焊线与电路板电性连接，树脂垫片以纤维玻璃布为基材，纤维玻璃布的重量占比为10‑60wt％，其上附着有以下组分，以占树脂垫片3总重量的百分比计：环氧树脂8‑40wt％、石英粉10‑30wt％、氧化铝2‑10wt％、氧化钙1‑8wt％、固化剂1‑8wt％。本发明还提供一种堆叠芯片封装结构的加工工艺：将树脂垫片背面粘贴上粘贴膜、切割，再将粘贴有粘贴膜的树脂垫片进行堆叠式芯片封装。

Description

一种基于树脂垫片的堆叠芯片封装结构及加工工艺
技术领域
本发明涉及一种用种基于树脂垫片的堆叠芯片封装结构及加工工艺，属于芯片封装技术领域。
背景技术
随着现代集成电路的发展，微电子行业芯片封装技术已从二维向三维堆叠封装形式迅速发展,以适应芯片封装结构更轻、更薄、更小、高性能、低功耗、低成本的市场要求。三维堆叠封装技术在不增加封装尺寸的条件下，不但提高了封装密度，降低了成本，加快了封装速度，多功能集成度也大大加强。
目前，三维堆叠芯片封装结构所用的垫片都是硅基晶圆垫片，此类垫片的缺点是加工工艺包括贴膜、减薄、切割等流程，该加工工艺极其占用正常机器产能，且受硅基晶圆垫片的尺寸限制(最大12寸)，导致出产率低，加工工艺长，消耗辅助材料(粘贴膜，磨轮，切割刀具)多，且由于硅基晶圆垫片容易在加工和使用过程中开裂，影响了产品的成品率，提高了生产成本。另外，硅基晶圆垫片越薄越易碎，致使垫片厚度受到了限制，不能因封装尺寸薄而减薄，使堆叠芯片的厚度也受到限制。
发明内容
本发明要解决的技术问题是：为解决现有芯片堆叠封装结构的封装尺寸大，加工工艺长、消耗辅助材料，及现有芯片封装用硅基晶圆垫片易碎、生产成本高、垫片厚度较厚的技术问题，提供一种基于树脂垫片的堆叠芯片封装结构及加工工艺。
本发明为解决其技术问题所采用的技术方案是：
一种基于树脂垫片的堆叠芯片封装结构，包含塑封材料、电路板、树脂垫片、第一芯片、第二芯片及焊线；
所述第一芯片、树脂垫片及第二芯片呈层状依次堆叠在电路板上，所述树脂垫片的面积比第一芯片的面积小；
所述第一芯片、第二芯片分别通过焊线与电路板电性连接；
所述电路板、第一芯片、树脂垫片和第二芯片通过粘贴层粘连在一起；
所述塑封材料将树脂垫片、第一芯片、第二芯片、焊线及粘贴层密封在电路板上；
所述树脂垫片以纤维玻璃布为基材，所述纤维玻璃布的重量占比为10-60wt％，其上附着有以下组分，以占树脂垫片总重量的百分比计：环氧树脂8-40wt％、石英粉10-30wt％、氧化铝2-10wt％、氧化钙1-8wt％、固化剂1-8wt％。
优选地，所述树脂垫片以纤维玻璃布为基材，纤维玻璃布的重量占比为40-60wt％，其上附着有以下组分，以占树脂垫片总重量的百分比计：环氧树脂30-40wt％、石英粉10-20wt％、氧化铝5-10wt％、氧化钙2-8wt％、固化剂4-8wt％。
优选地，用于芯片堆叠封装的树脂垫片还包括颜料，所述颜料的重量占比为1-3wt％，所述颜料优选为白炭黑、珠光粉中的至少一种。
优选地，所述环氧树脂为磷化环氧树脂、联苯型环氧树脂、双酚型环氧树脂、酚醛型环氧树脂、甘油环氧树脂、邻甲基酚醛型环氧树脂、萘酚型环氧树脂、双环戊二烯型环氧树脂中的至少一种。
优选地，所述固化剂为脂肪胺、脂环胺、芳香族胺、聚酰胺、双氰胺、咪唑类化合物中的至少一种。
优选地，所述纤维玻璃布的目数为100-200目，所述石英粉的目数为200-400目，所述氧化铝的目数为400-600目，所述氧化钙的目数为200-400目。
优选地，所述树脂垫片的厚度为0.07-0.13mm。
优选地，所述第二芯片上方呈层状堆叠一层或者多层芯片，相邻两层芯片之间加入一层树脂垫片，树脂垫片面积比下层芯片的面积小，每层芯片通过焊线与电路板电性连接。
本发明还提供一种基于树脂垫片的堆叠芯片封装结构的加工工艺，包括如下步骤：
将树脂垫片背面粘贴上粘贴膜，然后切割，得到所需尺寸的粘贴有粘贴膜的树脂垫片；
提供电路板、第一芯片及第二芯片，将第一芯片、粘贴有粘贴膜的树脂垫片及第二芯片呈层状依次堆叠于电路板上，，并通过粘接膜将电路板、树脂垫片、第一芯片和第二芯片粘连在一起，所述树脂垫片的面积比第一芯片的面积小；
利用焊线将第一芯片、第二芯片分别与电路板电性连接；
利用塑封材料将树脂垫片、第一芯片、第二芯片焊线密封在电路板上。
优选地，所述树脂垫片是由如下方法制备的，包括如下步骤：
S1：调胶：将8-40重量份的环氧树脂、10-30重量份的石英粉、2-10重量份的氧化铝、1-8重量份的氧化钙加入溶剂中，搅拌溶解，加入1-8重量份的固化剂，分散均匀，得树脂胶液；
S2：浸胶：将10-60重量份的纤维玻璃布浸入配好的树脂胶液中，得浸胶布，控制浸胶量为50-70g/m2；
S3：半固化：将浸胶布进行干燥，预固化度控制在30-50％，制成半固化片；
S4：叠构、压合：将多块半固化片层层叠压，然后进行加热，同时进行压合，保温一段时间后停止加热，冷却后得到一定厚度的树脂垫片；；
所述环氧树脂、石英粉、氧化铝、氧化钙、固化剂和纤维玻璃布的总重量份为100份。
优选地，所述S3步骤的干燥温度为70-120℃，所述S4步骤的加热温度为150-180℃，保温时间为8-12h，压合压力为3-10MPa。
优选地，所述溶剂为丙酮、丁酮、乙酸乙酯、乙酸丁酯、乙醇、乙二醇单甲醚、乙二醇二甲醚、N,N-二甲基甲酰胺、N,N-二甲基乙酰胺、N-甲基吡咯烷酮中的至少一种。
本发明的有益效果是：
(1)本发明提供了一种基于树脂垫片的堆叠芯片封装结构及加工工艺，使用一种由特定材料组成的树脂垫片来代替常规的硅基垫片，树脂垫片的厚度可以做的更薄，实现了芯片在基板上的更多层堆叠的可行性，减小了封装尺寸；另外，用于芯片封装的树脂垫片的加工工艺无贴膜、减薄等流程，减低了封装成本，缩短了加工周期。
(2)本发明的用于芯片堆叠封装的树脂垫片柔韧性好，不易破裂、抗老化、易保存，树脂垫片可以预先加工，尺寸、厚薄无限制，且树脂垫片电绝缘性优良，树脂垫片的击穿电压远远大于硅基垫片的击穿电压，另外，本发明的树脂垫片亲水效果好，使用普通胶水即可将其与芯片粘合，在固化体系中的醚基、苯环和脂肪羟基不易受酸碱侵蚀，它能替代目前广泛使用于芯片堆叠封装的硅基垫片。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是实施例1的基于树脂垫片的堆叠芯片封装结构的剖视图；
图中的附图标记为：1-塑封材料，2-电路板，3-树脂垫片，4-第一芯片，5-第二芯片，6-焊线，7-粘结层。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
实施例1
本实施例提供一种基于树脂垫片的堆叠芯片封装结构，如图1所示，包含塑封材料1、电路板2、树脂垫片3、第一芯片4、第二芯片5及焊线6；
所述第一芯片4、树脂垫片3及第二芯片5呈层状依次堆叠在电路板2上，所述树脂垫片3的面积比第一芯片4的面积小，以便于第一芯片4的引线键合；
所述电路板2、第一芯片4及第二芯片5的上表面边缘设有多个焊垫，以分别通过焊线6将第一芯片4、第二芯片5分别与电路板2电性连接；
所述堆叠芯片封装结构还包含数片粘贴层7，分别位于电路板2与第一芯片4之间、第一芯片4与树脂垫片3之间以及树脂垫片3与第二芯片5之间，以将电路板2、树脂垫片3、第一芯片4和第二芯片5粘连在一起。本实施例的数个粘贴层7是一具有粘性且具有绝缘性质的膜片，所述粘贴层7在堆叠组装前即预先分别粘贴于所述树脂垫片3、第一芯片4及第二芯片5的背面，且各所述粘贴层7与其对应组件的背面大致具有相同的长宽尺寸，所述粘贴层7的厚度优选为10～25微米。
所述塑封材料1将树脂垫片3、第一芯片4、第二芯片5、焊线6及粘贴层7密封在电路板2上；
所述树脂垫片3以纤维玻璃布为基材，所述纤维玻璃布的重量占比为10-60wt％，其上附着有以下组分，以占树脂垫片总重量的百分比计：环氧树脂8-40wt％、石英粉10-30wt％、氧化铝2-10wt％、氧化钙1-8wt％、固化剂1-8wt％。
优选地，所述树脂垫片3以纤维玻璃布为基材，纤维玻璃布的重量占比为40-60wt％，其上附着有以下组分，以占树脂垫片3总重量的百分比计：环氧树脂30-40wt％、石英粉10-20wt％、氧化铝5-10wt％、氧化钙2-8wt％、固化剂4-8wt％。
优选地，用于芯片堆叠封装的树脂垫片还包括颜料，所述颜料的重量占比为1-3wt％，所述颜料优选为白炭黑、珠光粉中的至少一种。
优选地，所述环氧树脂为磷化环氧树脂、联苯型环氧树脂、双酚型环氧树脂、酚醛型环氧树脂、甘油环氧树脂、邻甲基酚醛型环氧树脂、萘酚型环氧树脂、双环戊二烯型环氧树脂中的至少一种。
优选地，所述纤维玻璃布的目数为100-200目(如100目，150目，200目)，所述石英粉的目数为200-400目(如200目，300目，400目)，所述氧化铝的目数为400-600目(如400目，500目，600目)，所述氧化钙的目数为200-400目(如200目，300目，400目)。
优选地，所述固化剂为脂肪胺、脂环胺、芳香族胺、聚酰胺、双氰胺、咪唑类化合物中的至少一种。
优选地，所述树脂垫片3的厚度为0.07-0.13mm(如0.07mm、0.1mm、0.13mm)。
优选地，所述第二芯片5的上方呈层状堆叠一层或者多层芯片，相邻两层芯片之间加入一层树脂垫片3，以便于下层芯片的引线键合，树脂垫片3面积比下层芯片的面积小，每层芯片通过焊线6分别与电路板2电性连接。
实施例2
本实施例提供一种基于树脂垫片的堆叠芯片封装结构的加工工艺，包括如下步骤：
将树脂垫片背面粘贴上粘贴膜，然后切割，得到所需尺寸的粘贴有粘贴膜的树脂垫片；
提供电路板、第一芯片及第二芯片，将第一芯片、粘贴有粘贴膜的树脂垫片及第二芯片呈层状依次堆叠于电路板上，并通过粘接膜将电路板、树脂垫片、第一芯片和第二芯片粘连在一起，所述树脂垫片的面积比第一芯片的面积小；
利用焊线将第一芯片、第二芯片分别与电路板电性连接；
利用塑封材料将树脂垫片、第一芯片、第二芯片焊线密封在电路板上。
目前应用于堆叠芯片封装结构的硅基垫片的制备方法是：提供晶圆，在晶圆正面粘贴上保护膜；用抛光机对未贴保护膜的晶圆背面进行减薄到需要的厚度；在晶圆背面贴上粘贴胶带，并将其固定在基板上；把背面的保护膜撕掉，用切割刀切割成需要的尺寸；紫外线照射以固化粘贴胶带。可见，与硅基垫片相比，应用于堆叠芯片封装结构的小尺寸树脂垫片的制备不再使用贴膜机、减薄磨片机这些芯片制造瓶颈设备，因此生产成本低，制作周期短，堆叠封装的可靠性高。
所述树脂垫片的制备方法，包括如下步骤：
S1：调胶：将8-40重量份的环氧树脂、10-30重量份的石英粉、2-10重量份的氧化铝、1-8重量份的氧化钙加入溶剂中，搅拌溶解，加入1-8重量份的固化剂，分散均匀，得树脂胶液；
S2：浸胶：将10-60重量份的纤维玻璃布浸入配好的树脂胶液中，得浸胶布，控制浸胶量为50-70g/m2(如50g/m2、60g/m2、70g/m2)；
S3：半固化：将浸胶布在70-120℃(如70℃、100℃、120℃)温度下进行干燥，预固化度控制在30-50％(如30％、40％、50％)，制成半固化片；
S4：叠构、压合：将多块半固化片层层叠压，然后在150-180℃(如150℃、160℃、180℃)的温度下进行加热，同时在3-10MPa的压力下进行压合，保温8-12h(如8h、10h、12h)后停止加热，冷却后得到一定厚度的树脂垫片。
优选地，所述溶剂为丙酮、丁酮、乙酸乙酯、乙酸丁酯、乙醇、乙二醇单甲醚、乙二醇二甲醚、N,N-二甲基甲酰胺、N,N-二甲基乙酰胺、N-甲基吡咯烷酮中的至少一种。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (10)

1.一种基于树脂垫片的堆叠芯片封装结构，其特征在于，包含塑封材料(1)、电路板(2)、树脂垫片(3)、第一芯片(4)、第二芯片(5)及焊线(6)；
所述第一芯片(4)、树脂垫片(3)及第二芯片(5)呈层状依次堆叠在电路板(2)上，所述树脂垫片(3)的面积比第一芯片(4)的面积小；
所述第一芯片(4)、第二芯片(5)分别通过焊线(6)与电路板(2)电性连接；
所述电路板(2)、第一芯片(4)、树脂垫片(3)和第二芯片(5)通过粘贴层(7)粘连在一起；
所述塑封材料(1)将树脂垫片(3)、第一芯片(4)、第二芯片(5)、焊线(6)及粘贴层(7)密封在电路板(2)上；
所述树脂垫片(3)以纤维玻璃布为基材，所述纤维玻璃布的重量占比为10-60wt％，其上附着有以下组分，以占树脂垫片(3)总重量的百分比计：环氧树脂8-40wt％、石英粉10-30wt％、氧化铝2-10wt％、氧化钙1-8wt％、固化剂1-8wt％。
2.根据权利要求1所述的基于树脂垫片的堆叠芯片封装结构，其特征在于，所述树脂垫片(3)以纤维玻璃布为基材，纤维玻璃布的重量占比为40-60wt％，其上附着有以下组分，以占树脂垫片(3)总重量的百分比计：环氧树脂30-40wt％、石英粉10-20wt％、氧化铝5-10wt％、氧化钙2-8wt％、固化剂4-8wt％。
3.根据权利要求1或2所述的基于树脂垫片的堆叠芯片封装结构，其特征在于，所述环氧树脂为磷化环氧树脂、联苯型环氧树脂、双酚型环氧树脂、酚醛型环氧树脂、甘油环氧树脂、邻甲基酚醛型环氧树脂、萘酚型环氧树脂、双环戊二烯型环氧树脂中的至少一种，所述固化剂为脂肪胺、脂环胺、芳香族胺、聚酰胺、双氰胺、咪唑类化合物中的至少一种。
4.根据权利要求1或2所述的基于树脂垫片的堆叠芯片封装结构，其特征在于，所述树脂垫片(3)的厚度为0.07-0.13mm，所述纤维玻璃布的目数为100-200目，所述石英粉的目数为200-400目，所述氧化铝的目数为400-600目，所述氧化钙的目数为200-400目。
5.根据权利要求1或2所述的基于树脂垫片的堆叠芯片封装结构，其特征在于，所述树脂垫片(3)还包括颜料，所述颜料的重量占比为1-3wt％。
6.根据权利要求5所述的基于树脂垫片的堆叠芯片封装结构，其特征在于，所述颜料为白炭黑、珠光粉中的至少一种。
7.根据权利要求1或2所述的基于树脂垫片的堆叠芯片封装结构，其特征在于，所述第二芯片(5)上方呈层状堆叠一层或者多层芯片，相邻两层芯片之间加入一层树脂垫片(3)，树脂垫片(3)面积比下层芯片的面积小，每层芯片通过焊线(6)与电路板(2)电性连接。
8.一种基于树脂垫片的堆叠芯片封装结构的加工工艺，其特征在于，包括如下步骤：
将树脂垫片背面粘贴上粘贴膜，然后切割，得到所需尺寸的粘贴有粘贴膜的树脂垫片；
提供电路板、第一芯片及第二芯片，将第一芯片、粘贴有粘贴膜的树脂垫片及第二芯片呈层状依次堆叠于电路板上，并通过粘接膜将电路板、树脂垫片、第一芯片和第二芯片粘连在一起，所述树脂垫片的面积比第一芯片的面积小；
利用焊线将第一芯片、第二芯片分别与电路板电性连接；
利用塑封材料将树脂垫片、第一芯片、第二芯片焊线密封在电路板上；
所述树脂垫片的制备步骤如下：
S1：调胶：将8-40重量份的环氧树脂、10-30重量份的石英粉、2-10重量份的氧化铝、1-8重量份的氧化钙加入溶剂中，搅拌溶解，加入1-8重量份的固化剂，分散均匀，得树脂胶液；
S2：浸胶：将10-60重量份的纤维玻璃布浸入配好的树脂胶液中，得浸胶布，控制浸胶量为50-70g/m2；
S3：半固化：将浸胶布进行干燥，预固化度控制在30-50％，制成半固化片；
S4：叠构、压合：将多块半固化片层层叠压，然后进行加热，同时进行压合，保温一段时间后停止加热，冷却后得到一定厚度的树脂垫片；
所述环氧树脂、石英粉、氧化铝、氧化钙、固化剂和纤维玻璃布的总重量份为100份。
9.根据权利要求8所述的基于树脂垫片的堆叠芯片封装结构的加工工艺，其特征在于，所述S3步骤的干燥温度为70-120℃，所述S4步骤的加热温度为150-180℃，保温时间为8-12h，压合压力为3-10MPa。
10.根据权利要求8或9所述的基于树脂垫片的堆叠芯片封装结构的加工工艺，其特征在于，所述溶剂为丙酮、丁酮、乙酸乙酯、乙酸丁酯、乙醇、乙二醇单甲醚、乙二醇二甲醚、N,N-二甲基甲酰胺、N,N-二甲基乙酰胺、N-甲基吡咯烷酮中的至少一种。
CN201810922575.7A 2018-08-14 2018-08-14 一种基于树脂垫片的堆叠芯片封装结构及加工工艺 Active CN109192669B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810922575.7A CN109192669B (zh) 2018-08-14 2018-08-14 一种基于树脂垫片的堆叠芯片封装结构及加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810922575.7A CN109192669B (zh) 2018-08-14 2018-08-14 一种基于树脂垫片的堆叠芯片封装结构及加工工艺

Publications (2)

Publication Number Publication Date
CN109192669A CN109192669A (zh) 2019-01-11
CN109192669B true CN109192669B (zh) 2020-08-25

Family

ID=64921528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810922575.7A Active CN109192669B (zh) 2018-08-14 2018-08-14 一种基于树脂垫片的堆叠芯片封装结构及加工工艺

Country Status (1)

Country Link
CN (1) CN109192669B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030095035A (ko) * 2002-06-11 2003-12-18 주식회사 칩팩코리아 레진 스페이서를 사용한 칩 사이즈 스택 패키지
JP2004158747A (ja) * 2002-11-08 2004-06-03 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
CN103382242B (zh) * 2013-06-25 2015-06-24 江苏雅克科技股份有限公司 含磷阻燃酚醛树脂及以其为原料制备的阻燃环氧树脂固化物
CN106009516A (zh) * 2016-06-21 2016-10-12 江苏士林电气设备有限公司 一种低压母线用树脂组合物

Also Published As

Publication number Publication date
CN109192669A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
CN105666976B (zh) 半导体背面用切割带集成膜在激光标识中的应用
CN102947930B (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
CN106206396B (zh) 半导体器件生产用膜、半导体器件生产用膜的生产方法和半导体器件的生产方法
CN105489510B (zh) 半导体装置的制造方法和半导体装置
CN105339450A (zh) 保护带及使用该保护带的半导体装置的制造方法
CN104064483B (zh) 半导体装置及其制造方法
CN105895540A (zh) 晶圆背面印胶的封装方法
US9669567B2 (en) Manufacturing method of molded article
CN108140570A (zh) 保护带和半导体装置的制造方法
CN109192720B (zh) 一种基于树脂垫片的阶梯式堆叠芯片封装结构及加工工艺
JP5397243B2 (ja) 半導体装置の製造方法及び回路部材接続用接着シート
CN109192669B (zh) 一种基于树脂垫片的堆叠芯片封装结构及加工工艺
JP5811514B2 (ja) フィルム状接着剤
JP2010245191A (ja) フィルム状接着剤
CN109135191B (zh) 一种用于芯片堆叠封装的树脂垫片及其制备方法
CN102376615A (zh) 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
JP5485112B2 (ja) 光半導体装置の製造方法
CN108987381B (zh) 一种基于异形树脂垫片的堆叠芯片封装结构
CN100477140C (zh) 半导体封装元件及制作方法
KR102629865B1 (ko) 필름상 접착제, 접착 시트, 및 반도체 장치와 그 제조 방법
CN207265062U (zh) 晶圆及晶圆单元
CN112510137A (zh) 一体化灯珠生产方法
CN113257976A (zh) 发光二极管芯片封装结构及其制作方法
CN208690253U (zh) 一种基于异形树脂垫片的堆叠芯片封装结构
CN104051451A (zh) 集成电路mcm-3d封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant