CN105489510B - 半导体装置的制造方法和半导体装置 - Google Patents

半导体装置的制造方法和半导体装置 Download PDF

Info

Publication number
CN105489510B
CN105489510B CN201510641550.6A CN201510641550A CN105489510B CN 105489510 B CN105489510 B CN 105489510B CN 201510641550 A CN201510641550 A CN 201510641550A CN 105489510 B CN105489510 B CN 105489510B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor wafer
face
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510641550.6A
Other languages
English (en)
Other versions
CN105489510A (zh
Inventor
森弘就
渡部格
西谷佳典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN105489510A publication Critical patent/CN105489510A/zh
Application granted granted Critical
Publication of CN105489510B publication Critical patent/CN105489510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置的制造方法和半导体装置。半导体装置的制造方法包括：准备构造体的工序，该构造体具备粘附部件和粘贴在粘附部件的粘附面的半导体晶片，半导体晶片的电路形成面粘贴在粘附部件的粘附面；在半导体晶片的电路形成面粘贴有粘附部件的状态下，沿着半导体晶片的切割区域，在半导体晶片的电路形成面的相反侧的面形成多个规定宽度的切槽的工序；使处于流动状态的半导体密封用树脂组合物与半导体晶片接触，将半导体密封用树脂组合物填充到切槽内，并且利用半导体密封用树脂组合物将半导体晶片的电路形成面的相反侧的面覆盖密封的工序；和使半导体密封用树脂组合物固化的工序。

Description

半导体装置的制造方法和半导体装置
技术领域
本发明涉及半导体装置的制造方法和半导体装置。
背景技术
在迄今为止的半导体装置的制造工艺中，进行利用密封树脂将单片化的半导体芯片分别密封的工序。作为这种技术，例如，有专利文献1中记载的技术。该文献中记载有，利用夹头(collet)拾取半导体芯片，在将半导体芯片安装在基板上后，使用半导体密封用环氧树脂，通过传递模塑法将半导体芯片分别密封(专利文献1)。
专利文献2中记载有从半导体晶片使芯片单片化的技术。具体而言，通过半切割在半导体晶片的主面形成槽。通过对背面进行研磨，将由半导体构成的芯片单片化。单片化的芯片以基底的半导体在表面露出的状态被拾取后，进行芯片焊接。
现有技术文献
专利文献
专利文献1：日本特开平9-107046号公报
专利文献2：日本特开2011-210927号公报
发明内容
发明要解决的技术问题
但是，在上述文献中记载的半导体封装件的制造工艺中，将各半导体芯片分别密封，因此，在生产率方面有改善的余地。
另外，发明人研究发现，在利用夹头(collet)拾取芯片时，会产生芯片破裂(剥落)。即，上述文献中记载的技术在可靠性方面有改善的余地。
用于解决技术问题的手段
本发明人进一步研究发现，在拾取半导体芯片时，通过保护半导体芯片的表面，能够抑制剥落。基于这样的见解进一步潜心研究发现，通过将多个半导体芯片一体化的构造体一并密封，并且在相邻芯片之间进行分割，能够得到侧面和背面(电路形成面的相反侧)由密封材料层覆盖的半导体芯片。而且发现在该半导体芯片中，处理时的剥落被抑制，从而完成了本发明。
根据本发明，提供一种半导体装置的制造方法，其包括：
准备构造体的工序，该构造体具备粘附部件和被粘贴在上述粘附部件的粘附面的半导体晶片，上述半导体晶片的电路形成面被粘贴在上述粘附部件的粘附面；
在上述半导体晶片的电路形成面粘贴有上述粘附部件的状态下，沿着上述半导体晶片的切割区域，在上述半导体晶片的电路形成面的相反侧的面形成多个规定宽度的切槽的工序；
使处于流动状态的半导体密封用树脂组合物与上述半导体晶片接触，将上述半导体密封用树脂组合物填充到上述切槽内，并且利用上述半导体密封用树脂组合物将上述半导体晶片的电路形成面的相反侧的面覆盖密封的工序；和
使上述半导体密封用树脂组合物固化的工序。
根据本发明，提供一种半导体装置的制造方法，其包括：
准备在主面形成有电路的半导体晶片的准备工序；
将上述半导体晶片粘贴在粘接层的粘贴工序；
在粘贴在上述粘接层的状态的上述半导体晶片上沿着切割区域形成多个切槽的切槽工序；
在上述半导体晶片的上述主面粘贴在上述粘接层的状态下，将多个上述切槽和上述半导体晶片一并密封，由此，在上述切槽的内部和上述半导体晶片的背面上形成由半导体密封用树脂组合物构成的密封材料层的密封工序；和
通过沿着上述切割区域分割上述密封材料层，得到在侧面和上述背面形成有上述密封材料层的多个半导体芯片的分割工序。
根据本发明，提供一种半导体装置，其具备：
在主面形成有电路的半导体芯片；
在上述主面形成的凸块(bump)；和
覆盖上述半导体芯片的侧面和上述主面的相反侧的背面的密封材料层(密封件层)，
上述半导体芯片的侧壁面的一部分未被上述密封材料层的侧壁面覆盖而露出。
发明效果
根据本发明，能够提供可靠性和生产率优异的半导体装置的制造方法，并且能够提供在可靠性方面得到改善的半导体装置。
附图说明
上述的目的、和其它的目的、特征和优点，通过以下说明的优选实施方式和附随于其的以下的附图将会进一步明确。
图1是表示本实施方式的半导体装置的一个例子的截面图。
图2是表示本实施方式的半导体装置的一个例子的截面图。
图3是表示本实施方式的半导体装置的一个例子的截面图。
图4是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的工序截面图。
图5是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的工序截面图。
图6是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的工序截面图。
图7是表示本实施方式的半导体装置的一个例子的截面图。
图8是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的工序截面图。
图9是表示本实施方式的半导体装置的制造方法的切割区域的俯视概念图。
图10是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的工序截面图。
具体实施方式
以下，使用附图对本发明的实施方式进行说明。另外，在全部的附图中，对于同样的构成要素标注同样的符号，适当省略说明。
＜第一实施方式＞
对本实施方式的半导体装置的制造方法进行说明。
本实施方式的半导体装置8的制造方法能够包括：准备构造体7的工序，该构造体7具备粘附部件10(粘接层)和粘贴在粘附部件10的粘附面的半导体晶片1，半导体晶片1的电路形成面粘贴在粘附部件10的粘附面；在半导体晶片1的电路形成面粘贴有粘附部件10的状态下，沿着半导体晶片1的切割区域，在半导体晶片1的电路形成面的相反侧的面形成多个规定宽度的切槽20的工序；使处于流动状态的半导体密封用树脂组合物49与半导体晶片1接触，将半导体密封用树脂组合物49填充到切槽20内，并且利用半导体密封用树脂组合物49将半导体晶片1的电路形成面的相反侧的面覆盖密封的工序；和使半导体密封用树脂组合物49固化的工序。
在本实施方式的半导体装置的制造方法中，能够得到能够在利用半导体密封用树脂组合物的固化体(密封材料层40)覆盖保护半导体芯片5的电路形成面(主面3)的相反侧的面(背面4)和侧面9的状态下，利用夹头进行拾取的半导体装置8。由此，能够防止在利用夹头等处理装置进行拾取时处理装置直接与半导体芯片5接触，利用半导体密封用树脂组合物的固化体(密封材料层40)缓和在夹头等处理装置接触时对半导体芯片5施加的冲击。因此，根据本实施方式的制造方法，能够事先防止由于利用夹头等处理装置拾取半导体芯片5时施加的冲击而导致半导体芯片5破损(剥落)。因此，能够实现具有可靠性优异的构造的半导体装置。
在此，在专利文献2记载的单片化后的半导体芯片中，其侧面和背面(形成有凸块的面的相反侧的面)未被保护，是基底的半导体材料露出的状态。根据本发明人的研究已判明，当在该表面露出的状态下，实施拾取和搬送等处理时，该半导体芯片产生剥落的可能性高。
而在本实施方式的制造工艺中，能够在半导体芯片5的侧面9和背面4(主面3的相反侧的面)形成有密封材料层40的状态下，处理半导体芯片5。由此，能够抑制在拾取和搬送时产生的剥落。因此，根据本实施方式的半导体装置的制造方法，与以往的制造工艺相比，能够得到可靠性优异的半导体装置8。
另外，根据本实施方式的半导体装置的制造方法，单片化后，能够将多个半导体芯片5一并进行树脂密封。因此，能够提高半导体装置8的生产率。
因此，在本实施方式中，能够实现能够使可靠性和生产率兼得的半导体装置的制造方法。
以下，对半导体装置的制造方法的各工序进行说明。
图4、5是用于对本实施方式的半导体装置8的制造方法的一个例子进行说明的工序截面图。
如上述图4、5所示，本实施方式的半导体装置的制造方法在半导体晶片级工艺中实施。即，本实施方式的半导体装置的制造方法能够包括：准备在主面3形成有电路的半导体晶片1的准备工序；将半导体晶片1粘贴在粘接层(保护膜10)的粘贴工序；在粘贴在粘接层(保护膜10)的状态的半导体晶片1上，沿着切割区域形成多个切槽20的切槽工序；通过在半导体晶片1的主面3粘贴在粘接层(保护膜10)的状态下，将多个切槽20和半导体晶片1一并密封，在切槽20的内部和半导体晶片的背面4上形成由半导体密封用树脂组合物构成的密封材料层40的密封工序；和通过沿着切割区域分割密封材料层40，得到侧面9和背面4形成有密封材料层40的多个半导体芯片5的分割工序。
在本实施方式中，半导体晶片1例如能够使用在硅基板上形成有单层或多层的配线层的半导体晶片。在半导体晶片1中，将形成有配线层的侧的面称为电路形成面(主面3)进行说明。
在本实施方式中，作为上述粘接层，可以使用多个同种或异种的粘接层。例如，作为粘接层，根据各种操作目的，可以使用保护膜10、切割膜30等。粘附部件(例如，保护膜10)可以是粘附带单体，也可以是在支承基材上形成有粘附层的粘附部件。保护膜10能够保护半导体晶片1不受冲击等的影响。转印部件能够在维持半导体芯片5的配置的状态下，将对粘接层的粘接面从主面3变更为背面4、或者从背面4变更为主面3，即变更为相反侧。
另外，在本实施方式的制造方法的各工序中使用的切割膜30、保护膜10和脱模膜50的详细情况将在后面说明。
首先，准备在主面3形成有电路的半导体晶片1。如图4的(a)所示，准备遍及整个电路形成面(主面3)形成有多个外部连接用的凸块(焊锡凸块2)的半导体晶片1。在本实施方式中，晶片在俯视时可以是圆形形状，也可以是矩形形状。该晶片是指薄层的板形状，只要至少具有能切出多个芯片的程度的面积，就没有特别限定。
接着，将半导体晶片1粘贴在粘接层(保护膜10)。如图4的(b)所示，为了保护所准备的半导体晶片1的电路形成面(主面3)，在该电路形成面粘贴保护膜10，利用保护膜10覆盖该电路形成面的整个面。通过这样，在研磨后述的半导体晶片1的电路形成面的相反侧的面时，能够防止由于对电路形成面施加的冲击而使搭载在该电路形成面的电子部件等破损。
接着，如图4的(c)所示，将粘贴有保护膜10的半导体晶片1的电路形成面(主面3)的相反侧的面(背面4)除去。由此，使半导体晶片1的膜厚变薄。例如，能够通过化学机械研磨(CMP)等研磨半导体晶片1的背面4。具体而言，将粘贴有保护膜10的状态的半导体晶片1固定在研磨装置上，对电路形成面的相反侧的面进行研磨，使得该半导体晶片1的厚度成为规定的厚度。
在本实施方式中，使膜厚变薄的工序后的半导体晶片1的膜厚的上限值，例如可以为300μm以下，也可以为200μm以下。由此，能够实现所得到的半导体装置的薄层化。另一方面，该膜厚的下限值没有特别限定，例如，可以为100μm以上，也可以为150μm以上。由此，能够充分得到半导体晶片1或半导体芯片5的机械强度。
近年来，对于搭载半导体装置的电子设备，小型化和轻量化等要求高涨。为了满足这样的要求，进行半导体晶片的薄层化。在近年来的使半导体晶片薄层化的工艺中，由于在利用上述的夹头等处理装置拾取时施加的冲击而导致半导体芯片破损的问题处于更加明显的趋势。
然而，根据本实施方式的制造工艺，即使在使用如上述那样薄层化的半导体晶片1的情况下，也能够充分抑制由于在利用夹头等处理装置拾取时施加的冲击而导致半导体芯片破损。如上所述，这是因为能够在半导体芯片5的侧面9和背面4(主面3的相反侧的面)形成有密封材料层40的状态下，处理半导体芯片5。
另外，在本实施方式的制造方法中，如上所述在粘贴有保护膜10的状态下研磨半导体晶片1的电路形成面的相反侧的面，因此，能够有效地防止由于研磨时产生的应力而导致搭载在半导体晶片1的电路形成面的电子部件等破损。
接着，对半导体晶片的切槽工序进行说明。
图9是表示俯视时的半导体晶片1的切割区域的俯视概念图。该俯视概念图虽然与实际的工艺不同，但是能够出于理解切割区域的目的而使用。图9的半导体晶片1具有圆形形状。第一切割线13位于与第二切割线14正交的方向。能够沿着这些切割线进行切割。另外，由第一切割线13和第二切割线14划分出的区域是成为半导体芯片的半导体芯片区域15。通过使切割区域的宽度变窄，能够提高有效芯片数量。图9中的L1是指切割宽度(分割宽度)。
在本实施方式的切槽工序中，在粘贴在粘接层(保护膜10)的状态的半导体晶片1上沿着切割区域形成多个切槽。换言之，在本实施方式中，对于半导体晶片1的一部分区域，在膜厚方向除去规定深度的量。由此，在半导体晶片1形成切槽20。形成切槽20后，剩余的部分(桥接部6)能够将相邻的半导体芯片接合。即，半导体晶片1的桥接部6是指从切槽20的底面至主面3的区域。桥接部6在俯视时沿着切割区域形成。通过桥接部6，全部的半导体芯片能够相互不分离地一体化。由此，能够不引起半导体芯片的位置偏移地实施一系列的密封工序和分割工序。
对切槽20的形成具体地进行说明。如图4的(d)所示，保持在电路形成面粘贴有保护膜10的状态不变，沿着半导体晶片1的切割区域，在半导体晶片1的电路形成面的相反侧的面形成多个规定宽度的切槽20。即，保持在电路形成面粘贴有保护膜10的状态不变，从半导体晶片1的电路形成面的相反侧的面(背面4)，对该半导体晶片1进行半切割。即，能够在经过薄膜处理后的半导体晶片1的背面4形成切槽20。切槽20的形成能够使用切割刀片、激光等。
另外，在本实施方式中，能够使工艺简化，因此，虽然说明了从半导体晶片1的背面3侧进行切割的工序，但是并不限定于此，也可以从主面3侧进行切割。在该情况下，对半导体晶片1进行薄层化处理后，进行将粘接层从粘贴在半导体晶片1的主面3改换为粘贴在背面4的转印工序。转印工序后，能够在主面3侧形成切槽。
切槽宽度L1的下限值没有特别限定，例如，可以为50μm以上，也可以为60μm以上。由此，能够调整半导体芯片5的侧面9上的密封材料层40的膜厚。另外，切槽宽度L1的上限值没有特别限定，例如，可以为300μm以下，也可以为200μm以下，也可以为100μm以下。由此，能够提高有效芯片数量。
另一方面，切槽深度只要相邻的半导体芯片之间通过半导体芯片5的一部分(桥接部6)接合，就没有特别限定。切槽20的深度的下限值例如可以为薄层化后的半导体晶片1的50％以上，也可以为60％以上。由此，能够扩大半导体芯片5的侧面9上的密封材料层40的形成区域。另一方面，上述切槽深度的上限值没有特别限定，例如，可以为薄层化后的半导体晶片1的80％以下，也可以为70％以下。由此，能够提高桥接部6的强度，从而抑制在处理时半导体芯片5彼此位置偏移。
本实施方式的切槽20优选在剖视时等间隔地形成。该切槽20的宽度和深度一般考虑形成该切槽20后的半导体晶片1的强度和电路配置等条件来设定。因此，切槽20的宽度在半导体装置8的设计阶段，鉴于上述的条件，适当设定为上述数值范围内即可。
在此，切槽20是指保持在电路形成面粘贴有保护膜10的状态不变，沿着半导体晶片1的切割区域，例如，插入切割刀片，停止上述切割刀片的动作使得不将半导体晶片1完全切断而形成的切槽。即，切槽20是指在半导体晶片1的厚度方向，从半导体晶片1的一面(主面3或背面4)对该半导体晶片1进行半切割而形成的槽。另外，上述的对半导体晶片1进行半切割是指不将该半导体晶片1完全切断分离，以留有剩余的方式切削半导体晶片1的厚度的5成至7成左右。这样，通过形成切槽20，能够得到在后述的工序中单片化得到的半导体芯片5与半导体晶片1在形成切槽20时不完全切断而残存的部位相互连结的状态的构造体7。
接着，对半导体晶片一并密封工序进行说明。
在粘接层(保护膜10)粘贴有半导体晶片1的主面3的状态下，将多个切槽20和半导体晶片1一并密封。换言之，能够在相邻的半导体芯片相互通过桥接部6结合的状态下，将多个半导体芯片一体化的构造体一并密封。由此，能够在切槽20的内部和半导体晶片1的背面4上形成由半导体密封用树脂组合物构成的密封材料层40。
具体而言，如图4的(e)所示，在支承基材上准备液态的半导体密封用树脂组合物。例如，在脱模膜50(支承基材)上配置通过熔融而处于流动状态的半导体密封用树脂组合物49。即，使脱模膜50上的处于流动状态的半导体密封用树脂组合物49、和主面3与保护膜10粘接的半导体晶片1的背面4相对配置。
接着，如图5的(a)所示，通过形成为熔融状态等能够流动的状态，将处于流动状态的半导体密封用树脂组合物49压接在半导体晶片1的电路形成面的相反侧的面(背面4)。然后，通过加热处理使半导体密封用树脂组合物49固化，由此能够形成密封材料层40。由此，在切槽20内填充半导体密封用树脂组合物49，并且利用半导体密封用树脂组合物49将半导体晶片1的电路形成面的相反侧的面(背面4)覆盖密封。即，能够利用密封材料层40填埋在半导体晶片1形成的切槽20，并且在半导体晶片1的电路形成面的相反侧的面(背面4)的整面形成密封材料层40。
另外，在半导体晶片1的侧壁面上也形成有密封材料层40。换言之，在俯视时，以覆盖半导体晶片1的侧壁面的外周的方式形成密封材料层40。
在本实施方式中，在利用夹头拾取制作出的半导体芯片5时，能够利用半导体密封用树脂组合物的固化体(密封材料层40)保护由该夹头吸附的部位。由此，能够在利用半导体密封用树脂组合物49的固化体覆盖保护半导体晶片5的电路形成面的相反侧的面和侧面的状态下，利用夹头等处理装置拾取得到的半导体芯片5。因此，根据本实施方式的制造方法，能够事先防止由于在利用夹头等处理装置拾取半导体芯片5时施加的冲击而导致该半导体芯片5破损的可能性。
如以上所述，在本实施方式中，能够在半导体晶片1的一面(例如主面3)粘贴在粘接层(相同的保护膜10)的状态下，实施包括上述的粘贴工序、切槽工序和密封工序的一系列工序。由此，能够简化本实施方式的制造工艺，因此，能够提高生产率。
在此，处于流动状态的半导体密封用树脂组合物49可以是处于熔融状态的热固化性树脂组合物，也可以是液态的树脂组合物，还可以是成形为膜状或片状的树脂组合物处于软化的状态的树脂组合物。作为半导体密封用树脂组合物49的配置方法，可以层叠配置由半导体密封用树脂组合物构成的膜，也可以通过灌注配置由半导体密封用树脂组合物构成的膏。
在此，对于利用半导体密封用树脂组合物49将切槽20和半导体晶片1密封的工序，列举使用固态的颗粒状树脂组合物作为半导体密封用树脂组合物的情况为例进行详细说明。
使用半导体密封用树脂组合物49密封半导体芯片5的方法没有特别限定，可以列举传递成形法、压缩成形法、注入成形法、层压法等，优选难以产生固定的半导体芯片5的位置偏移的压缩成形法。另外，在压缩成形将半导体芯片5密封的情况下，也可以使用粉粒状的树脂组合物进行树脂密封。另外，关于半导体密封用树脂组合物49的详细情况将在后面说明。
具体而言，在压缩成形模具的上模具和下模具之间设置收容有颗粒状的树脂组合物的树脂材料供给容器。接着，利用夹持、吸附那样的固定手段，将粘贴有粘接层(保护膜10)的半导体晶片1固定在压缩成型模具的上模具和下模具中的一个。以下，列举以电路形成面的相反侧的面与树脂材料供给容器面对的方式将半导体晶片1固定在压缩成型模具的上模具的情况为例进行说明。
接着，在减压下，一边使模具的上模具和下模具的间隔变窄，一边通过构成树脂材料供给容器的底面的闸门等树脂材料供给机构，将秤量的颗粒状的树脂组合物向下模具具备的下模腔内供给。在该模具的模腔内需要事前静置脱模膜50。由此，颗粒状的树脂组合物在下模腔内被加热至规定温度，其结果，能够在脱模膜50上准备熔融的处于流动状态的半导体密封用树脂组合物49。接着，通过使模具的上模具和下模具结合，将熔融的处于流动状态的半导体密封用树脂组合物49向固定在上模具的半导体晶片1按压。通过这样，能够利用熔融状态的半导体密封用树脂组合物49填埋在半导体晶片1形成的切槽20，并且能够利用半导体密封用树脂组合物49覆盖半导体晶片1的电路形成面的相反侧的面。然后，一边保持使模具的上模具和下模具结合的状态，一边使半导体密封用树脂组合物49固化。
在此，在进行压缩成形的情况下，优选一边使模具内为减压状态，一边进行树脂密封，进一步优选为真空条件下。通过这样，能够对在相邻的半导体芯片5间形成的间隔，良好地填充半导体密封用树脂组合物49而不剩余未填充部分。
压缩成形的成形温度没有特别限定，优选为50～200℃，特别优选为80～180℃。另外，成形压力没有特别限定，优选为0.5～12MPa，特别优选为1～10MPa。另外，成形时间优选为30秒～15分钟，特别优选为1～10分钟。通过使成形温度、压力、时间为上述范围，能够防止产生未填充熔融状态的半导体密封用树脂组合物49的部分和半导体晶片1位置偏移这两者。
接着，对本实施方式的分割工序进行说明。
作为上述分割工序，通过沿着切割区域分割密封材料层40，能够得到在侧面9和背面4形成有密封材料层40的多个半导体芯片5。
首先，如图5的(b)所示，将脱模膜50剥离。
接着，如图5的(c)所示，在半导体晶片1上粘贴有保护膜10的状态下，将填充在切槽20的半导体密封用树脂组合物49的固化体(密封材料层40)和半导体晶片1切断，单片化为由密封材料层40密封的多个半导体芯片5。此时，保护膜10可以与密封材料层40一起被切断，也可以不被切断而保持跨多个半导体芯片5而粘贴的状态，但是从提高半导体装置8的生产率的观点出发，优选使得在使半导体芯片5单片化时，保护膜10不被切断而能够保持跨半导体芯片5粘贴的状态。另外，上述的半导体芯片5的单片化，能够使用切割刀片、激光等。
接着，如图5的(d)所示，将保护膜10从半导体装置8剥离。通过这样，能够制作本实施方式的半导体装置8。另外，优选在使保护膜10与半导体装置8之间的密合性降低后，将保护膜10从该半导体芯片5剥离。具体而言，可以列举通过对保护膜10与半导体芯片5的粘接部位进行例如紫外线照射或热处理，使形成有该粘接部位的保护膜10的粘附层劣化，从而降低密合性的方法。
另外，得到的半导体装置8根据需要也能够安装在基板上。另外，在将制作出的半导体装置安装在基板上时，能够使用倒装式接合机或芯片贴合机等公知的装置。
通过至此的工序，能够将填充在切槽20的内部的半导体密封用树脂组合物49的固化体(密封材料层40)和半导体晶片1切断，单片化为多个半导体芯片5。由此，能够得到多个半导体芯片5各自的电路形成面(主面3)的相反侧的面(背面4)和侧面9中的至少一部分由半导体密封用树脂组合物49的固化体(密封材料层40)覆盖的半导体装置8。
通过以上工序，能够通过本实施方式的半导体装置的制造方法得到半导体装置8。
根据本实施方式的制造方法，能够得到能够在由半导体密封用树脂组合物的固化体(密封材料层40)覆盖保护半导体芯片5的电路形成面的相反侧的面和侧面的状态下，利用夹头等处理装置拾取的半导体芯片5。由此，能够防止夹头等处理装置直接与半导体芯片5接触，并且能够利用半导体密封用树脂组合物的固化体(密封材料层40)缓和在利用夹头等处理装置拾取时对半导体芯片5施加的冲击。因此，根据本实施方式的制造方法，能够事先防止由于利用夹头等处理装置拾取时施加的冲击而导致半导体芯片5破损的可能性。即，根据本实施方式的制造方法，能够缓和在利用夹头等处理装置吸附进行拾取时对半导体芯片5施加的冲击产生的影响。因此，根据本实施方式的制造方法，与以往的制造方法相比，能够制造可靠性优异的半导体装置8。另外，根据本实施方式的制造方法，在单片化后能够不配置在基板上而将得到的多个半导体芯片5一并进行树脂密封。因此，与以往的制造方法相比，能够使生产效率飞跃性地提高。另外，在将通过本实施方式的制造方法得到的半导体装置8安装在基板上的情况下，因为是密封材料层40与基板分离的构造，所以也能够抑制封材料层40与基板之间产生的密合不良，能够更进一步提高可靠性。
对本实施方式的半导体装置进行说明。
图1～3是表示本实施方式的半导体装置8的一个例子的截面图。
如图1～3所示，本实施方式的半导体装置8具备半导体芯片5、设置在半导体芯片5的下表面(主面3)的焊锡凸块2、和覆盖半导体芯片5的顶面和侧面中的至少一部分的密封材料层40，焊锡凸块2的整体或一部分露出。
具体而言，图1所示的半导体装置8具备：在主面3形成有电路的半导体芯片5；覆盖半导体芯片5的侧面9和背面4的密封材料层40；和在俯视时在半导体芯片5的周围形成有密封材料层40，仅形成在半导体芯片5的主面3区域上的凸块(焊锡凸块2)。如图1所示，半导体芯片5的背面4的整体由密封材料层40覆盖。图1所示的半导体装置8，能够通过在第一实施方式的制造工序的图4的(d)中，在半导体晶片1形成切槽20至不剩余桥接部6的深度而形成。即，作为第一实施方式的变形例，能够形成从半导体晶片1的背面4到达主面3的切槽20。由此，形成单片化的半导体芯片。在该情况下，也可以将切槽形成至保护膜10的内部。另外，也可以在形成切槽20后，实施将相邻的半导体芯片之间扩大的扩张工序。例如，能够使保护膜10在面内方向扩张而将相邻的半导体芯片的间隔扩大至规定的间隔。另外，也可以使保护膜10在面内方向均等地扩张，也可以使保护膜10在加热的状态下扩张。扩张工序例如使用一般的扩张装置。通过扩张工序，能够使半导体装置8的侧面9上的密封材料层40的膜厚进一步变厚，因此，能够实现可靠性优异的构造。
另一方面，在图2所示的半导体装置8中，在剖视时，半导体芯片的右侧侧壁面的一部分可以未被密封材料层40的侧壁面(侧面43)覆盖而露出。半导体芯片5的背面4的整体由密封材料层40覆盖。图2所示的半导体装置8可在第一实施方式的制造工序中的图5的(d)的工序中得到。该半导体装置8形成在与半导体晶片1的外缘部对应的位置。
另一方面，在图3所示的半导体装置8中，在剖视时，半导体芯片的两侧侧壁面的一部分可以未被密封材料层40的侧壁面(侧面43)覆盖而露出。半导体芯片5的背面4的整体由密封材料层40覆盖。图3所示的半导体装置8可在第一实施方式的制造工序中的图5的(d)的工序中得到。该半导体装置8形成在与半导体晶片1的除外缘部以外的内部对应的位置。
这样露出的半导体芯片的壁面(侧面9)与上述桥接部6的分割面(切割面)对应。该桥接部6是比由密封材料层40覆盖的半导体芯片5的侧面9突出的延伸部，能够与主面3形成同一平面。该桥接部6也可以位于半导体芯片5的主面3侧。例如，桥接部6能够形成于在俯视时将主面3中形成有电路的电路形成面的外周围覆盖的位置。另外，桥接部6也可以覆盖主面3的电路形成面的外周围的全周。桥接部6也可以为在主面3不形成电路的构造。通过桥接部6，能够抑制其内侧的电路形成面在处理时剥落。
另外，图2所示的密封材料层40能够覆盖半导体芯片5的左侧侧壁面的整体。该密封材料层40的顶面(面41)的相反侧的面45能够与半导体芯片5的主面3构成同一平面。
本实施方式的半导体装置8具备半导体芯片5的顶面(背面4)的整体和侧面9中的至少一部分由密封材料层40覆盖的半导体芯片5。通过这样，在制造半导体装置8时，即使利用夹头拾取半导体芯片5，也能够事先防止该半导体芯片5破损。因此，通过本实施方式的制造工艺得到的半导体装置8与以往的半导体装置相比，可靠性优异。
另外，在本实施方式中，半导体芯片5的下表面(主面3)整体露出。换言之，半导体芯片5的主面3整体未被密封材料层40覆盖。由此，半导体芯片5的焊锡凸块2能够形成为未被密封材料层40覆盖而露出的构造。在该情况下，例如，半导体芯片5的主面3能够与密封材料层40的顶面(面41)的相反侧的面45形成同一面。在此，同一面是指能够容许工艺上的不可避免的微凹凸的大致同一面。即，在图1的半导体装置8中，具有焊锡凸块2的整体未被密封材料层40覆盖而露出的构造。
图1～3的半导体装置8在安装在基板上时，都能够实现密封材料层40与基板不接触而两者分离的构造。即，在本实施方式中，密封材料层40能够具有未密封至安装半导体芯片5的安装基板的构造。
根据本实施方式的半导体装置8，将该半导体装置8安装在基板上的构造，与基板和密封材料接合的以往的半导体装置的构造不同。即，根据本实施方式，能够实现密封材料层40与安装基板不接触的、两者分离的构造。其结果，能够提供与以往的半导体装置相比小型化的半导体装置8。另外，半导体装置8为与基板和密封材料接合的以往的半导体装置的构造不同的构造，因此，也能够不经由内插板而直接安装在母板上。另外，半导体装置8能够实现密封材料层40与基板不接触、两者分离的构造，因此，能够解决在以往的半导体装置中产生的基板与密封材料的界面的密合不良的问题。因此，与以往的半导体装置相比，能够实现在可靠性方面也优异的半导体装置8。除此以外，半导体装置8具备半导体芯片5的电路形成面的相反侧的面和侧面由半导体密封用树脂组合物的固化体(密封材料层40)覆盖保护的状态的构成，因此，与以往的半导体装置相比，在抗剥落性方面也优异。
另外，本实施方式的半导体装置8中，焊锡凸块2的整体或一部分露出，因此，处理性优异，能够用于各种工艺。具体而言，本实施方式的半导体装置8能够安装在母板、内插板和引线框等各种基板上。
＜第二实施方式＞
对第二实施方式的半导体装置的制造方法进行说明。
图6是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
在第二实施方式中，在实施转印工序这一点上与第一实施方式不同。通过实施转印工序，能够将切割方向改变为相反面侧。即，在第二实施方式中，能够从半导体晶片1的主面3侧实施分割工序。
具体而言，如图6所示，利用流动状态的半导体密封用树脂组合物49填埋在半导体晶片1形成的切槽20，并且利用半导体密封用树脂组合物49将半导体晶片1的电路形成面的相反侧的面密封，在粘贴有保护膜10的状态下，在半导体晶片1的电路形成面的相反侧的面(背面4)的半导体密封用树脂组合物的固化体(密封材料层40)上粘贴切割膜30后，将上述保护膜10剥离后，单片化为多个半导体芯片5，在这一点上与第一实施方式不同。
对各工序进行说明。
首先，与第一实施方式同样，如图5的(a)所示将半导体晶片1一并密封。但是，代替脱模膜50使用切割膜30。由此，得到图6的(a)所示的构造体。即，利用处于流动状态的半导体密封用树脂组合物49填埋在半导体晶片1形成的切槽20，并且利用半导体密封用树脂组合物49将半导体晶片1的电路形成面的相反侧的面密封。然后，在粘贴有保护膜10的状态下，遍及半导体晶片1的电路形成面的相反侧的面的半导体密封用树脂组合物的固化体(密封材料层40)的顶面(面41)的整体，粘贴切割膜30。接着，如图6的(b)所示，将保护膜10从半导体晶片1剥离。这样，能够实施将粘接层的粘贴面从主面3变换为背面4的转印工序。
在本实施方式中，优选在使保护膜10与半导体晶片1之间的密合性降低后，将保护膜10从半导体晶片1剥离。具体而言，可以列举通过对保护膜10与半导体晶片1的粘接部位进行例如紫外线照射或热处理，使形成有该粘接部位的保护膜10的粘附层劣化，从而降低密合性的方法。
接着，如图6的(c)所示，在半导体晶片1粘贴有切割膜30的状态下，将填充在切槽20的半导体密封用树脂组合物49的固化体(密封材料层40)和半导体晶片1切断。在本实施方式中，能够从半导体晶片1的主面3侧进行切割。由此，利用脱模膜50，单片化为侧面9和背面4由密封材料层40覆盖的多个半导体芯片5。
接着，如图6的(d)所示，将切割膜30从半导体装置8剥离。通过这样，能够得到具备与第一实施方式同样的构成的半导体装置8。另外，根据本实施方式也能够得到与第一实施方式同样的效果。
＜第三实施方式＞
对第三实施方式的半导体装置的制造方法进行说明。
图8是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
第三实施方式的半导体装置的制造方法，在露出的主面3上还形成密封树脂层这一点上与第一实施方式不同。即，作为本实施方式的半导体装置的制造方法，能够包括：在密封工序后，将在半导体晶片1的背面4上形成的密封材料层粘贴在不同的粘接层(切割膜30)，并且将半导体晶片1的主面3上的粘接层(保护膜10)除去的工序；和在半导体晶片1的主面3上形成密封材料层44的工序。由此，能够将半导体芯片5的背面4和主面3的整个面分别利用密封材料层40、44覆盖。
对各工序进行说明。
首先，与第二实施方式同样，得到图6的(b)的构造体。在图5的(a)中，半导体晶片1由密封材料层40一并密封。半导体晶片1的主面3与保护膜10接合，其背面4与切割膜30接合。
接着，如图8的(a)所示，将保护膜10从半导体晶片1的主面3剥离。在图8的(a)中，密封材料层40可以已被固化，也可以为B阶段状态。在密封材料层40为B阶段状态的情况下，可以与后述的密封材料层44同时固化。由此，能够简化制造工艺。另一方面，在密封材料层40已固化的情况下，可以实施将半导体晶片1的桥接部6除去的工序。由此，能够抑制单片化的半导体芯片5产生位置偏移。
图8的(a)所示的密封材料层40例如使用完全固化的状态的密封材料层。接着，通过从半导体晶片1的主面3侧实施切割等，除去桥接部6。由此，能够在半导体晶片1的主面3侧形成沿着切割区域的槽。
接着，如图8的(b)所示，在露出的半导体晶片1的主面3上和上述槽内形成由半导体密封用树脂组合物构成的树脂层(密封材料层44)。具体而言，在真空加压条件下，使成形为膜状的半导体密封用树脂组合物成为软化的状态后，将处于软化状态的该半导体密封用树脂组合物的膜按压在半导体晶片1的电路形成面上进行树脂密封，使得半导体晶片1的电路形成面(主面3)的整体由密封材料层44覆盖。然后，使密封材料层44固化。
接着，如图8的(c)所示，从该半导体晶片1的电路形成面侧沿着切割区域，将半导体晶片1完全切断(分割)。即，将填充在切槽20的密封材料层40分割。由此，能够单片化为多个半导体芯片5。
根据本实施方式的半导体装置的制造方法，能够得到除了半导体芯片5的电路形成面的相反侧的面(背面4)和侧面9以外，半导体芯片5的电路形成面(主面3)也由密封材料层40覆盖的半导体装置8(图8的(d))。另外，根据本实施方式，也能够得到与第一和第二实施方式同样的效果。
图7是表示本实施方式的半导体装置8的一个例子的截面图。
图7所示的半导体装置8，在半导体芯片5的下表面(主面3)整体由密封材料层40覆盖这一点上与第一实施方式不同。但是，图7所示的半导体装置8，也与第一实施方式同样，半导体芯片5的顶面和侧面中的至少一部分由密封材料层40覆盖。因此，图7所示的半导体装置8，也与第一实施方式同样，能够解决在以往的半导体装置中产生的、由于在利用夹头拾取半导体芯片时施加的冲击而导致半导体芯片破损的问题。因此，本实施方式的半导体装置8与以往的半导体装置相比，能够使得在可靠性方面也优异。
除此以外，图7所示的半导体装置8，也与第一实施方式同样，焊锡凸块2的一部露出，因此，能够实现在将该半导体装置8安装在基板上时，密封材料层40与基板不接触、两者分离的构造。
＜第四实施方式＞
对第四实施方式的半导体装置的制造方法进行说明。
在第四实施方式中，能够实施分割工序的分割宽度L3比切槽工序的切槽宽度L1窄的切割宽度狭小工序。即，在第四实施方式中，在使切割的分割宽度减小这一点上与第一实施方式等其它方式不同。
首先，如图4的(b)所示，将半导体晶片1的主面3粘贴在保护膜10(粘接层)上。接着，如图4的(d)所示，从半导体晶片1的背面4侧进行半切割。在剖视时，通过切槽形成的切槽20的宽度为切槽宽度L1。然后，如图5的(b)所示，在半导体晶片1的主面3粘贴在保护膜10上的状态下，将多个切槽20的内部和半导体晶片1的背面4一并密封。
在本实施方式中，可以在准备工序中，在半导体晶片1的主面3形成焊锡凸块2，也可以在密封工序后在主面3形成焊锡凸块2。
接着，如图5的(c)所示，将位于相邻的半导体芯片5彼此的间隙11的密封材料层40沿着切割区域进行切割。在剖视时，通过切割形成的间隙的宽度为分割宽度L3。由此，能够得到本实施方式的半导体装置8。
另外，在第四实施方式中，能够在第二实施方式的半导体装置的制造方法中，使相邻的半导体芯片5彼此的间隙的宽度(分割宽度L3)比切槽宽度L1窄(图6的(c))。
在本实施方式中，作为切割方法，能够使用刀片切割或激光切割。另外，作为变更切割宽度的方法，例如能够使用减小刀片宽度，减小激光的照射直径，将切割方法从刀片变更为激光，减少刀片的刃数的方法等。
通过减小切割宽度，能够调整在半导体芯片5的侧面9上残留的密封材料层40的膜厚的厚度。由此，能够使半导体芯片5的侧面9上的密封材料层40的膜厚充分地变厚。因此，能够抑制处理时的剥落，能够实现提高半导体装置的可靠性的构造。另外，出于提高半导体晶片1的有效芯片数量的目的，即使在切槽宽度L1变窄的状态下，也能够减小分割宽度L3。由此，能够在提高有效芯片数量的同时，提高上述可靠性。
在本实施方式中，切槽宽度L1的下限值例如可以为50μm以上，也可以为60μm以上。由此，容易在半导体芯片5之间填充半导体密封用树脂组合物。切槽宽度Ll的上限值例如可以为300μm以下，也可以为150μm以下，也可以为100μm以下。由此，能够提高半导体晶片1的有效芯片数量。
在本实施方式中，作为分割宽度L3，只要比上述切槽宽度L1小就没有特别限定。分割宽度L3的下限值例如可以为10μm以上，也可以为20μm以上。由此，能够提高切割的控制性。分割宽度L3的上限值例如可以为50μm以下，也可以为40μm以下。由此，能够确保半导体芯片5的侧面9上的密封材料层40的膜厚。
＜第五实施方式＞
对第五实施方式的半导体装置的制造方法进行说明。
图10是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
在第五实施方式中，包括在密封工序后，在半导体晶片1的主面3上形成外部连接用的凸块(焊锡凸块2)的工序，这一点与第一实施方式不同。即，在在第一实施方式中，在形成凸块后，实施第一分割工序和一并密封工序，但是，在第五实施方式中，在实施切槽工序和一并密封工序后形成凸块。然后，实施分割工序。由此，能够不仅半导体芯片5的主面3，而且在比该区域更靠外侧的位置形成配线层和凸块。
以下，对各工序进行说明。
首先，如图10的(a)所示，准备在主面3形在有电路的半导体晶片1。为在主面3上未形成(未图示的配线层和)焊锡凸块2的状态的构造。接着，例如，在半导体晶片1的主面3粘贴保护膜10。
接着，如图10的(b)所示，实施上述的切槽工序和一并密封工序。由此，能够在半导体晶片1的背面4和切槽20的内部形成密封材料层40。
然后，剥离保护膜10。此时，多个半导体芯片5的主面3、和密封材料层40的顶面(面41)的相反侧的面45露出。这些主面3和面45能够形成同一平面。
接着，如图10的(c)所示，在这些半导体芯片5的主面3上和密封材料层40的面45上形成未图示的配线层和焊锡凸块2。焊锡凸块2不仅能够在主面3上形成，而且也能够在密封材料层40的面45上形成。由此，能够扩大半导体芯片5的间距宽度。然后，通过实施上述分割工序，单片化。通过以上的工序，得到图10的(d)所示的半导体装置8。
对本实施方式中使用的各部件的详细情况进行说明。
以下，对本实施方式的半导体密封用树脂组合物49、切割膜30、转印部件、保护膜10和脱模膜50的构成进行说明。
＜半导体密封用树脂组合物＞
以下，对半导体密封用树脂组合物49为颗粒状的树脂组合物的方式详细地进行说明，但是并不限定于此。
本实施方式的颗粒状的树脂组合物，作为其构成材料，优选含有环氧树脂。作为环氧树脂，例如是所有在1分子内具有2个以上环氧基的单体、低聚物、聚合物，对其分子量和分子构造没有特别限定。具体而言，可以列举：联苯型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、茋型环氧树脂、对苯二酚型环氧树脂等结晶性环氧树脂；甲酚酚醛型环氧树脂、苯酚酚醛型环氧树脂、萘酚酚醛型环氧树脂等酚醛型环氧树脂；含有亚苯基骨架的苯酚芳烷基型环氧树脂、含有亚联苯基骨架的苯酚芳烷基型环氧树脂、含有亚苯基骨架的萘酚芳烷基型环氧树脂等酚芳烷基型环氧树脂；三酚甲烷型环氧树脂、烷基改性三酚甲烷型环氧树脂等三官能型环氧树脂；二环戊二烯改性苯酚型环氧树脂、萜烯改性苯酚型环氧树脂等改性苯酚型环氧树脂；含有三嗪核的环氧树脂等含杂环的环氧树脂等，能够使用其中的1种或者将2种以上组合使用。
另外，作为得到颗粒状的树脂组合物的方法，没有特别限定，例如，可以列举：向由具有多个小孔的圆筒状外周部和圆盘状的底面构成的转子的内侧供给熔融混炼后的树脂组合物，通过使转子旋转而得到的离心力使该树脂组合物通过小孔而得到的方法(以下，也称为“离心制粉法”)；将各原料成分在混合器中预混合后，利用辊、捏合机或挤出机等混炼机加热混炼后，经过冷却、粉碎工序，将成为粉碎物的原料成分，使用筛进行粗粒和微粉的除去而得到的方法(以下，也称为“粉碎筛分法”)；将各原料成分在混合器中预混合后，使用在螺杆前端部设置有配置有多个小径的模头的挤出机，进行加热混炼，并且利用与模面大致平行地滑动旋转的切割机将从配置在模头的小孔呈线状挤出的熔融树脂切断而得到的方法(以下，也称为“热切法”)等。采用任一种方法，都能够通过选择混炼条件、离心条件、筛分条件、切断条件等，得到期望的粒度分布和颗粒密度。作为特别优选的制法，为离心制粉法，由此得到的颗粒状的树脂组合物能够稳定地表现出期望的粒度分布和颗粒密度，因此，在输送路上的输送性和防止固着方面优选。另外，在离心制粉法中，能够使颗粒表面某种程度地光滑，因此，没有颗粒彼此牵引、或与输送路面的摩擦阻力增大的情况，在防止供给口处的向输送路径的跨接(堵塞)、防止在输送路径上的滞留方面也优选。另外，在离心制粉法中，使用离心力从熔融的状态形成，因此，成为在颗粒内某种程度地含有空隙的状态，能够某种程度地降低颗粒密度，因此，对于压缩成形的输送性有利。
另一方面，粉碎筛分法虽然需要研究通过筛分产生的大量的微粉和粗粒的处理方法，但是筛分装置等是在半导体密封用树脂组合物49的现有制造线上使用的装置，因此，在能够直接使用以往的制造线这一点上优选。另外，粉碎筛分法中，在粉碎前使熔融树脂片材化时的片厚的选择、粉碎时的粉碎条件和筛网的选择、筛分时的筛的选择等，为了表现出本发明的粒度分布而能够独立控制的因素多，因此，用于调整为期望的粒度分布的手段的选项多，在这一点上优选。另外，热切法在例如在挤出机的前端附加热切机构的程度，能够直接使用以往的制造线这一点上优选。
＜切割膜＞
本实施方式的切割膜30，在使半导体晶片1单片化时，能够不被切断而保持粘贴在得到的半导体芯片5的状态。该切割膜30只要与半导体晶片1粘接，与半导体芯片5的位置偏移小，就没有特别限定。作为切割膜30，例如可以具有在支承膜上层叠粘附剂层而得到的多层构造。另外，切割膜30可以具有通过加热或紫外线照射，粘接力变小的功能。由此，能够提高从被粘附体(半导体芯片5)的剥离性。
支承膜的构成材料没有特别限定，例如，可以含有选自聚乙烯、聚丙烯、乙烯丙烯共聚物、聚烯烃、聚丁烯、聚丁二烯、聚甲基戊烯、聚氯乙烯、聚偏二氯乙烯、氯乙烯共聚物、聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯、聚氨酯、乙烯-醋酸乙烯酯共聚物、离聚物、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯共聚物、聚苯乙烯、乙烯基聚异戊二烯、聚碳酸酯、聚苯硫醚、聚醚醚酮、丙烯腈-丁二烯-苯乙烯共聚物、聚酰亚胺、聚醚酰亚胺、聚酰胺、氟树脂等中的1种以上的树脂。
另外，支承膜的表面，为了提高与粘附剂层的密合性，能够实施化学的或物理的表面处理。另外，在不损害发明的效果的范围内，支承膜可以含有各种添加剂(填充材料、增塑剂、抗氧化剂、阻燃剂、防静电剂)。
另外，作为切割带的粘附剂层，能够使用由包含丙烯酸类粘附剂、橡胶类粘附剂、乙烯基烷基醚类粘附剂、硅酮类粘附剂、聚酯类粘附剂等的第一树脂组合物构成的粘附剂层，其中，能够使用丙烯酸类粘附剂。
＜保护膜(粘附部件)＞
接着，保护膜10是对半导体晶片1的电路形成面的相反侧的面进行研磨时，保护电路形成面的部件。该保护膜10只要与半导体晶片1粘接，就没有特别限定，例如，可以是背面研磨带和粘接剂层层叠而成的结构。另外，保护膜10有时也作为使半导体晶片1单片化时的保护部件使用，有时也为了使半导体密封用树脂组合物49固化而加热。因此，优选保护膜10兼具能够耐受为了使半导体密封用树脂组合物49固化而加的热的程度的耐热性、和固定在保护膜10上的半导体芯片5不脱离的程度的粘附性。
保护膜10由背面研磨带和粘接剂层构成。另外，在背面研磨带与粘接剂层之间可以设置有脱模膜50。由此，背面研磨带与粘接剂层之间的剥离变得容易。
粘接剂层由含有能够进行交联反应的树脂和具有熔剂活性的化合物的树脂组合物构成。作为能够进行交联反应的树脂，除了例如分类为环氧树脂、氧杂环丁烷树脂、酚醛树脂、(甲基)丙烯酸酯树脂、不饱和聚酯树脂、邻苯二甲酸二烯丙酯树脂、马来酰亚胺树脂等所谓的热固化性树脂以外，具有羧基、环氧基等官能团的热塑性树脂等也能够作为能够进行交联反应的树脂列举。其中，优选使用固化性和保存性、固化物的耐热性、耐湿性、耐药品性优异的环氧树脂。
具有熔剂活性的化合物，只要具有通过加热等将金属氧化膜除去的效果，就没有特别限定。例如，可以是活性松香、具有羧基的有机化合物等有机酸、胺、酚、醇、吖嗪等自身具有熔剂活性、或具有助长熔剂活性的作用的化合物。
作为该具有熔剂活性的化合物，更具体而言，可以列举分子中至少具有1个以上的羧基及/或酚羟基的化合物，可以为液态也可以为固体。
另外，作为背面研磨带，只要是由例如聚乙烯、聚丙烯等聚烯烃、乙烯-醋酸乙烯共聚物、聚酯、聚酰亚胺、聚对苯二甲酸乙二醇酯、聚氯乙烯、聚酰胺、聚氨酯等制作的耐热性和耐药品性优异的膜，就能够使用。背面研磨带的厚度没有特别限定，通常为30～500μm。
＜脱模膜50＞
接着，本实施方式的脱模膜50只要具有优异的脱模性就没有特别限定，例如，优选具有含有聚酯树脂材料的脱模层。
本实施方式的脱模膜50是具有含有聚酯树脂材料的脱模层(第一脱模层)的脱模膜50。
在本实施方式的脱模膜50中，脱模层是在至少将该脱模膜50配置在对象物上时，形成与对象物接触的面(以下，也称为“脱模面”)的树脂层，聚酯树脂是多元羧酸(二羧酸)与多元醇(二醇)的缩聚物，是具有多个羧基(-COOH)的化合物。
另外，在本实施方式中，聚酯树脂材料没有特别限定，例如，可以列举聚对苯二甲酸乙二醇酯树脂、聚对苯二甲酸丁二醇酯树脂、聚对苯二甲酸丙二醇酯树脂、聚对苯二甲酸亚己基酯树脂等聚对苯二甲酸亚烷基酯树脂。其中优选使用聚对苯二甲酸丁二醇酯树脂。
本实施方式的脱模膜50可以形成单层构造，也可以形成多层构造。
以上，对本发明的实施方式进行了说明，但是这些是本发明的例示，也能够采用上述以外的各种构成。
另外，在上述实施方式中，列举在密封半导体芯片5时，使用颗粒状的半导体密封用树脂组合物49进行压缩成形的情况为例进行了说明，但是也可以通过旋涂法、印刷法、分配法在半导体芯片5的电路形成面的相反侧的面涂敷液态的半导体密封用树脂组合物49后使其干燥，也可以在加压条件下，将成形为膜状的处于软化状态的半导体密封用树脂组合物49按压在半导体芯片5的电路形成面的相反侧的面使其侵入，还可以利用毛细管现象使液态的半导体密封用树脂组合物49流入相邻的半导体芯片5间的间隔。
另外，在上述实施方式中，列举使用在电路形成面安装有多个焊锡凸块2的半导体晶片1制作半导体装置8的情况为例进行了说明，但是也可以在使用在电路形成面没有安装多个焊锡凸块2的半导体晶片1，制造半导体芯片5的下表面的至少一部分未由密封材料层40覆盖的半导体装置8的后工序中，在半导体芯片5的电路形成面安装焊锡凸块2后安装在基板上，也可以通过引线接合将半导体芯片5和基板电连接。
另外，在密封半导体芯片5时，也能够使用由加工成片状的半导体密封用树脂组合物49构成的密封材料(以下，称为片状密封材料)，通过以下的方法进行层压。
首先，将以辊形状准备的片状密封材料安装在真空加压式层压装置的卷出装置上，连接至卷取装置。接着，将粘贴有保护膜10的半导体晶片1输送至隔膜(弹性膜)式层压部。接着，在减压下，开始冲压时，片状密封材料被加热至规定温度，成为熔融状态，然后，通过隔着隔膜冲压熔融状态的片状密封材料，将片状密封材料按压在半导体晶片1上，由此，能够利用该片状密封材料填埋在半导体晶片1形成的切槽20，并且利用片状密封材料将半导体晶片1的电路形成面的相反侧的面覆盖。然后，花费规定时间使片状密封材料固化。通过这样，能够将半导体芯片5密封。
另外，在对片状密封材料要求更高精度的平坦性的情况下，也能够在利用隔膜式层压装置的冲压后，追加利用被调整为高精度的平坦冲压装置进行的冲压工序进行成型。
进行上述的层压成形时，隔膜(弹性膜)式层压部的成形温度优选为50～120℃，更优选为80～110℃。另外，隔膜(弹性膜)式层压部的成形压力优选为0.5～1MPa，更优选为0.6～0.9MPa。此外，隔膜(弹性膜)式层压部的成形时间优选为30秒～5分钟，更优选为1～3分钟。通过使隔膜(弹性膜)式层压部的成形温度、压力、时间为上述范围，能够防止产生未填充处于熔融状态的片状密封材料的部分。
在进行上述的层压成形时，平坦冲压装置的冲压温度优选为80～130℃，更优选为90～120℃。另外，平坦冲压装置的成形压力优选为0.5～2MPa，更优选为0.8～1.5MPa。此外，平坦冲压装置的成形时间优选为30秒～5分钟，更优选为1～3分钟。通过使平坦冲压装置的冲压温度、成形压力、时间为上述范围，能够防止产生未填充处于熔融状态的片状密封材料的部分。
另外，在通过上述的使用片状密封材料的层压成形法对半导体芯片5进行密封成形后实施的后固化温度，优选为150～200℃，更优选为165～185℃。另外，后固化时间优选为1小时～5小时，更优选为2小时～4小时。
该申请以2014年10月2日申请的日本申请特愿2014-203665号为基础主张优先权，在此引入其全部公开内容。

Claims (14)

1.一种半导体装置的制造方法，其特征在于，包括：
准备构造体的工序，该构造体具备粘附部件和被粘贴在所述粘附部件的粘附面的半导体晶片，所述半导体晶片的电路形成面被粘贴在所述粘附部件的粘附面；
研磨工序，在所述准备构造体的工序之后，对所述半导体晶片的所述电路形成面的相反侧的面进行研磨；
在所述研磨工序之后，在所述半导体晶片的电路形成面粘贴有所述粘附部件的状态下，沿着所述半导体晶片的切割区域，在所述半导体晶片的电路形成面的相反侧的面形成多个规定宽度的切槽的工序；
使处于流动状态的半导体密封用树脂组合物与所述半导体晶片接触，将所述半导体密封用树脂组合物填充到所述切槽内，并且利用所述半导体密封用树脂组合物将所述半导体晶片的电路形成面的相反侧的面覆盖密封的工序；和
使所述半导体密封用树脂组合物固化的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
还包括将填充在所述切槽内的所述半导体密封用树脂组合物的固化体和所述半导体晶片切断，单片化为多个半导体芯片的工序，
所述多个半导体芯片各自的电路形成面的相反侧的面和侧面中的至少一部分由所述半导体密封用树脂组合物的固化体覆盖。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
在形成多个所述切槽的工序中，所述切槽的宽度为50μm以上300μm以下。
4.一种半导体装置的制造方法，其特征在于，包括：
准备在主面形成有电路的半导体晶片的准备工序；
将所述半导体晶片粘贴在粘接层的粘贴工序；
研磨工序，在所述粘贴工序之后，对所述半导体晶片的形成有电路的所述主面的相反侧的面进行研磨；
在所述研磨工序之后，在粘贴在所述粘接层的状态的所述半导体晶片上沿着切割区域形成多个切槽的切槽工序；
在所述半导体晶片的所述主面粘贴在所述粘接层的状态下，将多个所述切槽和所述半导体晶片一并密封，由此，在所述切槽的内部和所述半导体晶片的背面上形成由半导体密封用树脂组合物构成的密封材料层的密封工序；和
通过沿着所述切割区域分割所述密封材料层，得到在侧面和所述背面形成有密封材料层的多个半导体芯片的分割工序。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于：
所述粘贴工序包括：
将所述半导体晶片的主面粘贴在所述粘接层的工序；和
通过将所述半导体晶片的背面除去，实施使所述半导体晶片的膜厚变薄的薄膜处理的工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于：
使膜厚变薄的所述工序后的所述半导体晶片的膜厚为100μm以上300μm以下。
7.根据权利要求4～6中任一项所述的半导体装置的制造方法，其特征在于：
在所述切槽工序中，包括在已进行了薄膜处理的所述半导体晶片的所述背面形成所述切槽的工序。
8.根据权利要求4～6中任一项所述的半导体装置的制造方法，其特征在于：
在所述半导体晶片的所述主面粘贴在所述粘接层的状态下实施包括所述粘贴工序、所述切槽工序和密封工序的一系列工序。
9.根据权利要求4～6中任一项所述的半导体装置的制造方法，其特征在于：
所述分割工序的分割宽度比所述切槽工序的切槽宽度窄。
10.根据权利要求4～6中任一项所述的半导体装置的制造方法，其特征在于：
所述切槽宽度为50μm以上300μm以下。
11.根据权利要求4～6中任一项所述的半导体装置的制造方法，其特征在于：
在所述密封工序中，在所述半导体晶片的侧面形成所述密封材料层。
12.根据权利要求8所述的半导体装置的制造方法，其特征在于，包括：
在所述密封工序后，将在所述半导体晶片的背面上形成的所述密封材料层粘贴在不同的粘接层，并且将所述半导体晶片的所述主面上的所述粘接层除去的工序；和
在所述半导体晶片的所述主面上形成所述密封材料层的工序。
13.根据权利要求4～6中任一项所述的半导体装置的制造方法，其特征在于：
在所述准备工序中，在所述半导体晶片的所述主面上形成有外部连接用的凸块。
14.根据权利要求4～6中任一项所述的半导体装置的制造方法，其特征在于：
包括在所述密封工序之后，在所述半导体晶片的主面上形成外部连接用的凸块的工序，
然后，实施所述分割工序。
CN201510641550.6A 2014-10-02 2015-09-30 半导体装置的制造方法和半导体装置 Active CN105489510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014203665 2014-10-02
JP2014-203665 2014-10-02

Publications (2)

Publication Number Publication Date
CN105489510A CN105489510A (zh) 2016-04-13
CN105489510B true CN105489510B (zh) 2019-07-12

Family

ID=55676417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510641550.6A Active CN105489510B (zh) 2014-10-02 2015-09-30 半导体装置的制造方法和半导体装置

Country Status (4)

Country Link
JP (1) JP6459872B2 (zh)
KR (1) KR102276498B1 (zh)
CN (1) CN105489510B (zh)
TW (1) TWI657510B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098625B (zh) * 2016-08-08 2023-05-02 华天科技（昆山）电子有限公司 等离子划片的芯片包封结构及制作方法
JP7031141B2 (ja) * 2017-06-01 2022-03-08 昭和電工マテリアルズ株式会社 半導体加工用テープ
JP7035347B2 (ja) * 2017-10-05 2022-03-15 昭和電工マテリアルズ株式会社 半導体加工用テープ
KR102497370B1 (ko) * 2018-05-28 2023-02-07 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
JP7184458B2 (ja) * 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
TWI687986B (zh) 2018-11-16 2020-03-11 典琦科技股份有限公司 晶片封裝體的製造方法
CN111199906B (zh) * 2018-11-16 2022-06-07 典琦科技股份有限公司 芯片封装体的制造方法
JP7256851B2 (ja) * 2019-12-27 2023-04-12 リンテック株式会社 キット及び半導体チップの製造方法
WO2021132680A1 (ja) * 2019-12-27 2021-07-01 リンテック株式会社 キット及び半導体チップの製造方法
JPWO2021132678A1 (zh) * 2019-12-27 2021-07-01
CN117561588A (zh) * 2021-06-28 2024-02-13 琳得科株式会社 带保护膜的芯片的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416852A (en) * 2003-01-10 2004-09-01 Toshiba Kk Semiconductor device manufacturing apparatus and its manufacturing method
CN1790704A (zh) * 2004-11-11 2006-06-21 雅马哈株式会社 半导体器件,半导体晶片,芯片尺寸封装及制作和检测方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660967B1 (en) * 1992-09-14 2001-04-11 Shellcase Ltd. Method for producing integrated circuit devices
JPH09107046A (ja) * 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
TW478058B (en) * 2001-03-20 2002-03-01 Advanced Semiconductor Eng Method for dicing wafer from the back side
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP4542789B2 (ja) * 2003-01-10 2010-09-15 株式会社東芝 半導体装置の製造装置及びその製造方法
JP4696595B2 (ja) * 2005-02-28 2011-06-08 ヤマハ株式会社 半導体ウェーハ及び半導体素子並びに半導体素子の製造方法
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
JP5004907B2 (ja) * 2008-09-03 2012-08-22 株式会社テラミクロス 半導体装置の製造方法
JP5534594B2 (ja) 2010-03-30 2014-07-02 リンテック株式会社 シート貼付方法およびウエハ加工方法
JP2013258234A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416852A (en) * 2003-01-10 2004-09-01 Toshiba Kk Semiconductor device manufacturing apparatus and its manufacturing method
CN1790704A (zh) * 2004-11-11 2006-06-21 雅马哈株式会社 半导体器件,半导体晶片,芯片尺寸封装及制作和检测方法

Also Published As

Publication number Publication date
KR102276498B1 (ko) 2021-07-12
JP6459872B2 (ja) 2019-01-30
TW201626471A (zh) 2016-07-16
CN105489510A (zh) 2016-04-13
JP2016076694A (ja) 2016-05-12
KR20160040110A (ko) 2016-04-12
TWI657510B (zh) 2019-04-21

Similar Documents

Publication Publication Date Title
CN105489510B (zh) 半导体装置的制造方法和半导体装置
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN105339450A (zh) 保护带及使用该保护带的半导体装置的制造方法
KR102582536B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TW201618179A (zh) 半導體裝置製造用膜、半導體裝置製造用膜之製造方法及半導體裝置之製造方法
CN108140570A (zh) 保护带和半导体装置的制造方法
CN107851627A (zh) 电子器件封装、电子器件封装的制造方法、及电子器件封装用带
KR102629865B1 (ko) 필름상 접착제, 접착 시트, 및 반도체 장치와 그 제조 방법
TWI698962B (zh) 半導體裝置之製造方法
CN113632226A (zh) 具有支石墓结构的半导体装置及其制造方法以及支撑片形成用层叠膜及其制造方法
WO2022149581A1 (ja) 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
TW202339954A (zh) 單片化體形成用積層膜及其製造方法、以及半導體裝置之製造方法
TW202044423A (zh) 具有支石墓結構的半導體裝置及其製造方法
KR20230129992A (ko) 필름상 접착제, 다이싱·다이본딩 일체형 필름, 및 반도체장치 및 그 제조 방법
CN116670829A (zh) 粘接剂用组合物和膜状粘接剂、以及使用了膜状粘接剂的半导体封装及其制造方法
JP2015097233A (ja) 封止樹脂シート及び電子部品パッケージの製造方法
KR20220002258A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
KR20210146908A (ko) 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법, 및 지지편 형성용 적층 필름
JP2015097232A (ja) 電子部品パッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant